/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\
|*                                                                            *|
|* Assembly Writer Source Fragment                                            *|
|*                                                                            *|
|* Automatically generated file, do not edit!                                 *|
|* From: RISCV.td                                                             *|
|*                                                                            *|
\*===----------------------------------------------------------------------===*/

/// getMnemonic - This method is automatically generated by tablegen
/// from the instruction set description.
std::pair<const char *, uint64_t>
RISCVInstPrinter::getMnemonic(const MCInst &MI) const {

#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrs[] = {
  /* 0 */ "mop.r.0\t\000"
  /* 9 */ "mop.rr.0\t\000"
  /* 19 */ "pmul.h.b00\t\000"
  /* 31 */ "pmulu.h.b00\t\000"
  /* 44 */ "pmulsu.h.b00\t\000"
  /* 58 */ "macc.h00\t\000"
  /* 68 */ "mqacc.h00\t\000"
  /* 79 */ "mqracc.h00\t\000"
  /* 91 */ "mul.h00\t\000"
  /* 100 */ "maccu.h00\t\000"
  /* 111 */ "mulu.h00\t\000"
  /* 121 */ "maccsu.h00\t\000"
  /* 133 */ "mulsu.h00\t\000"
  /* 144 */ "pmacc.w.h00\t\000"
  /* 157 */ "pmqacc.w.h00\t\000"
  /* 171 */ "pmqracc.w.h00\t\000"
  /* 186 */ "pmul.w.h00\t\000"
  /* 198 */ "pmaccu.w.h00\t\000"
  /* 212 */ "pmulu.w.h00\t\000"
  /* 225 */ "pmaccsu.w.h00\t\000"
  /* 240 */ "pmulsu.w.h00\t\000"
  /* 254 */ "macc.w00\t\000"
  /* 264 */ "mqacc.w00\t\000"
  /* 275 */ "mqracc.w00\t\000"
  /* 287 */ "mul.w00\t\000"
  /* 296 */ "maccu.w00\t\000"
  /* 307 */ "mulu.w00\t\000"
  /* 317 */ "maccsu.w00\t\000"
  /* 329 */ "mulsu.w00\t\000"
  /* 340 */ "mop.r.10\t\000"
  /* 350 */ "mop.r.20\t\000"
  /* 360 */ "mop.r.30\t\000"
  /* 370 */ "pmhacc.h.b0\t\000"
  /* 383 */ "pmulh.h.b0\t\000"
  /* 395 */ "pmhaccsu.h.b0\t\000"
  /* 410 */ "pmulhsu.h.b0\t\000"
  /* 424 */ "th.ff0\t\000"
  /* 432 */ "sha512sig0\t\000"
  /* 444 */ "sha256sig0\t\000"
  /* 456 */ "mhacc.h0\t\000"
  /* 466 */ "mulh.h0\t\000"
  /* 475 */ "mhaccsu.h0\t\000"
  /* 487 */ "mulhsu.h0\t\000"
  /* 498 */ "pmhacc.w.h0\t\000"
  /* 511 */ "pmulh.w.h0\t\000"
  /* 523 */ "pmhaccsu.w.h0\t\000"
  /* 538 */ "pmulhsu.w.h0\t\000"
  /* 552 */ "sha512sum0\t\000"
  /* 564 */ "sha256sum0\t\000"
  /* 576 */ "sm3p0\t\000"
  /* 583 */ "mop.r.1\t\000"
  /* 592 */ "mop.rr.1\t\000"
  /* 602 */ "qc.cm.mvsa01\t\000"
  /* 616 */ "pmul.h.b01\t\000"
  /* 628 */ "pmulu.h.b01\t\000"
  /* 641 */ "macc.h01\t\000"
  /* 651 */ "mqacc.h01\t\000"
  /* 662 */ "mqracc.h01\t\000"
  /* 674 */ "mul.h01\t\000"
  /* 683 */ "maccu.h01\t\000"
  /* 694 */ "mulu.h01\t\000"
  /* 704 */ "pmacc.w.h01\t\000"
  /* 717 */ "pmqacc.w.h01\t\000"
  /* 731 */ "pmqracc.w.h01\t\000"
  /* 746 */ "pmul.w.h01\t\000"
  /* 758 */ "pmaccu.w.h01\t\000"
  /* 772 */ "pmulu.w.h01\t\000"
  /* 785 */ "macc.w01\t\000"
  /* 795 */ "mqacc.w01\t\000"
  /* 806 */ "mqracc.w01\t\000"
  /* 818 */ "mul.w01\t\000"
  /* 827 */ "maccu.w01\t\000"
  /* 838 */ "mulu.w01\t\000"
  /* 848 */ "mop.r.11\t\000"
  /* 858 */ "pmul.h.b11\t\000"
  /* 870 */ "pmulu.h.b11\t\000"
  /* 883 */ "pmulsu.h.b11\t\000"
  /* 897 */ "macc.h11\t\000"
  /* 907 */ "mqacc.h11\t\000"
  /* 918 */ "mqracc.h11\t\000"
  /* 930 */ "mul.h11\t\000"
  /* 939 */ "maccu.h11\t\000"
  /* 950 */ "mulu.h11\t\000"
  /* 960 */ "maccsu.h11\t\000"
  /* 972 */ "mulsu.h11\t\000"
  /* 983 */ "pmacc.w.h11\t\000"
  /* 996 */ "pmqacc.w.h11\t\000"
  /* 1010 */ "pmqracc.w.h11\t\000"
  /* 1025 */ "pmul.w.h11\t\000"
  /* 1037 */ "pmaccu.w.h11\t\000"
  /* 1051 */ "pmulu.w.h11\t\000"
  /* 1064 */ "pmaccsu.w.h11\t\000"
  /* 1079 */ "pmulsu.w.h11\t\000"
  /* 1093 */ "macc.w11\t\000"
  /* 1103 */ "mqacc.w11\t\000"
  /* 1114 */ "mqracc.w11\t\000"
  /* 1126 */ "mul.w11\t\000"
  /* 1135 */ "maccu.w11\t\000"
  /* 1146 */ "mulu.w11\t\000"
  /* 1156 */ "maccsu.w11\t\000"
  /* 1168 */ "mulsu.w11\t\000"
  /* 1179 */ "mop.r.21\t\000"
  /* 1189 */ "mop.r.31\t\000"
  /* 1199 */ "pmhacc.h.b1\t\000"
  /* 1212 */ "pmulh.h.b1\t\000"
  /* 1224 */ "pmhaccsu.h.b1\t\000"
  /* 1239 */ "pmulhsu.h.b1\t\000"
  /* 1253 */ "th.ff1\t\000"
  /* 1261 */ "cv.ff1\t\000"
  /* 1269 */ "sha512sig1\t\000"
  /* 1281 */ "sha256sig1\t\000"
  /* 1293 */ "mhacc.h1\t\000"
  /* 1303 */ "mulh.h1\t\000"
  /* 1312 */ "mhaccsu.h1\t\000"
  /* 1324 */ "mulhsu.h1\t\000"
  /* 1335 */ "pmhacc.w.h1\t\000"
  /* 1348 */ "pmulh.w.h1\t\000"
  /* 1360 */ "pmhaccsu.w.h1\t\000"
  /* 1375 */ "pmulhsu.w.h1\t\000"
  /* 1389 */ "sf.cdiscard.d.l1\t\000"
  /* 1407 */ "sf.cflush.d.l1\t\000"
  /* 1423 */ "th.dcache.cpal1\t\000"
  /* 1440 */ "th.dcache.cval1\t\000"
  /* 1457 */ "cv.fl1\t\000"
  /* 1465 */ "sha512sum1\t\000"
  /* 1477 */ "sha256sum1\t\000"
  /* 1489 */ "sm3p1\t\000"
  /* 1496 */ "smt.vmadot1\t\000"
  /* 1509 */ "mop.r.2\t\000"
  /* 1518 */ "mop.rr.2\t\000"
  /* 1528 */ "mop.r.12\t\000"
  /* 1538 */ "mop.r.22\t\000"
  /* 1548 */ "sf.vlte32\t\000"
  /* 1559 */ "sf.vste32\t\000"
  /* 1570 */ "qc.brev32\t\000"
  /* 1581 */ "qc.expand2\t\000"
  /* 1593 */ "vsext.vf2\t\000"
  /* 1604 */ "vzext.vf2\t\000"
  /* 1615 */ "sf.mm.e5m2.e5m2\t\000"
  /* 1632 */ "sf.mm.e4m3.e5m2\t\000"
  /* 1649 */ "aes64ks2\t\000"
  /* 1659 */ "qc.compress2\t\000"
  /* 1673 */ "smt.vmadot2\t\000"
  /* 1686 */ "cv.sub.div2\t\000"
  /* 1699 */ "cv.add.div2\t\000"
  /* 1712 */ "cv.cplxmul.i.div2\t\000"
  /* 1731 */ "cv.subrotmj.div2\t\000"
  /* 1749 */ "cv.cplxmul.r.div2\t\000"
  /* 1768 */ "sf.vqmacc.2x8x2\t\000"
  /* 1785 */ "sf.vqmaccus.2x8x2\t\000"
  /* 1804 */ "sf.vqmaccu.2x8x2\t\000"
  /* 1822 */ "sf.vqmaccsu.2x8x2\t\000"
  /* 1841 */ "mop.r.3\t\000"
  /* 1850 */ "mop.rr.3\t\000"
  /* 1860 */ "mop.r.13\t\000"
  /* 1870 */ "mop.r.23\t\000"
  /* 1880 */ "qc.expand3\t\000"
  /* 1892 */ "sf.mm.e5m2.e4m3\t\000"
  /* 1909 */ "sf.mm.e4m3.e4m3\t\000"
  /* 1926 */ "qc.compress3\t\000"
  /* 1940 */ "smt.vmadot3\t\000"
  /* 1953 */ "mop.r.4\t\000"
  /* 1962 */ "mop.rr.4\t\000"
  /* 1972 */ "mop.r.14\t\000"
  /* 1982 */ "mop.r.24\t\000"
  /* 1992 */ "sf.vlte64\t\000"
  /* 2003 */ "sf.vste64\t\000"
  /* 2014 */ "vsext.vf4\t\000"
  /* 2025 */ "vzext.vf4\t\000"
  /* 2036 */ "xperm4\t\000"
  /* 2044 */ "cv.sub.div4\t\000"
  /* 2057 */ "cv.add.div4\t\000"
  /* 2070 */ "cv.cplxmul.i.div4\t\000"
  /* 2089 */ "cv.subrotmj.div4\t\000"
  /* 2107 */ "cv.cplxmul.r.div4\t\000"
  /* 2126 */ "sf.vfwmacc.4x4x4\t\000"
  /* 2144 */ "sf.vqmacc.4x8x4\t\000"
  /* 2161 */ "sf.vqmaccus.4x8x4\t\000"
  /* 2180 */ "sf.vqmaccu.4x8x4\t\000"
  /* 2198 */ "sf.vqmaccsu.4x8x4\t\000"
  /* 2217 */ "mop.r.5\t\000"
  /* 2226 */ "mop.rr.5\t\000"
  /* 2236 */ "mop.r.15\t\000"
  /* 2246 */ "mop.r.25\t\000"
  /* 2256 */ "mop.r.6\t\000"
  /* 2265 */ "mop.rr.6\t\000"
  /* 2275 */ "mop.r.16\t\000"
  /* 2285 */ "sf.vlte16\t\000"
  /* 2296 */ "sf.vste16\t\000"
  /* 2307 */ "nds.fcvt.s.bf16\t\000"
  /* 2324 */ "nds.vfwcvt.s.bf16\t\000"
  /* 2343 */ "rev16\t\000"
  /* 2350 */ "mop.r.26\t\000"
  /* 2360 */ "mop.r.7\t\000"
  /* 2369 */ "mop.rr.7\t\000"
  /* 2379 */ "mop.r.17\t\000"
  /* 2389 */ "mop.r.27\t\000"
  /* 2399 */ "mop.r.8\t\000"
  /* 2408 */ "mop.r.18\t\000"
  /* 2418 */ "mop.r.28\t\000"
  /* 2428 */ "sf.vlte8\t\000"
  /* 2438 */ "sf.vste8\t\000"
  /* 2448 */ "vsext.vf8\t\000"
  /* 2459 */ "vzext.vf8\t\000"
  /* 2470 */ "xperm8\t\000"
  /* 2478 */ "brev8\t\000"
  /* 2485 */ "cv.sub.div8\t\000"
  /* 2498 */ "cv.add.div8\t\000"
  /* 2511 */ "cv.cplxmul.i.div8\t\000"
  /* 2530 */ "cv.subrotmj.div8\t\000"
  /* 2548 */ "cv.cplxmul.r.div8\t\000"
  /* 2567 */ "mop.r.9\t\000"
  /* 2576 */ "mop.r.19\t\000"
  /* 2586 */ "mop.r.29\t\000"
  /* 2596 */ "wsuba\t\000"
  /* 2603 */ "wadda\t\000"
  /* 2610 */ "lga\t\000"
  /* 2615 */ "ssha\t\000"
  /* 2621 */ "th.lbia\t\000"
  /* 2630 */ "th.sbia\t\000"
  /* 2639 */ "th.ldia\t\000"
  /* 2648 */ "th.sdia\t\000"
  /* 2657 */ "th.lhia\t\000"
  /* 2666 */ "th.shia\t\000"
  /* 2675 */ "th.lbuia\t\000"
  /* 2685 */ "th.lhuia\t\000"
  /* 2695 */ "th.lwuia\t\000"
  /* 2705 */ "th.lwia\t\000"
  /* 2714 */ "th.swia\t\000"
  /* 2723 */ "lla\t\000"
  /* 2728 */ "wsla\t\000"
  /* 2734 */ "th.mula\t\000"
  /* 2743 */ "sfence.vma\t\000"
  /* 2755 */ "sinval.vma\t\000"
  /* 2767 */ "hfence.gvma\t\000"
  /* 2780 */ "hinval.gvma\t\000"
  /* 2793 */ "hfence.vvma\t\000"
  /* 2806 */ "hinval.vvma\t\000"
  /* 2819 */ "th.dcache.cpa\t\000"
  /* 2834 */ "th.dcache.ipa\t\000"
  /* 2849 */ "th.icache.ipa\t\000"
  /* 2864 */ "th.dcache.cipa\t\000"
  /* 2880 */ "nsra\t\000"
  /* 2886 */ "th.dcache.cva\t\000"
  /* 2901 */ "th.dcache.iva\t\000"
  /* 2916 */ "th.icache.iva\t\000"
  /* 2931 */ "th.dcache.civa\t\000"
  /* 2947 */ "cv.shuffle2.b\t\000"
  /* 2962 */ "pwsuba.b\t\000"
  /* 2972 */ "pm4adda.b\t\000"
  /* 2983 */ "pwadda.b\t\000"
  /* 2993 */ "cv.sra.b\t\000"
  /* 3003 */ "cv.sub.b\t\000"
  /* 3013 */ "pasub.b\t\000"
  /* 3022 */ "psub.b\t\000"
  /* 3030 */ "pssub.b\t\000"
  /* 3039 */ "pwsub.b\t\000"
  /* 3048 */ "orc.b\t\000"
  /* 3055 */ "cv.sra.sc.b\t\000"
  /* 3068 */ "cv.sub.sc.b\t\000"
  /* 3081 */ "cv.add.sc.b\t\000"
  /* 3094 */ "cv.and.sc.b\t\000"
  /* 3107 */ "cv.cmpge.sc.b\t\000"
  /* 3122 */ "cv.cmple.sc.b\t\000"
  /* 3137 */ "cv.cmpne.sc.b\t\000"
  /* 3152 */ "cv.avg.sc.b\t\000"
  /* 3165 */ "cv.sll.sc.b\t\000"
  /* 3178 */ "cv.srl.sc.b\t\000"
  /* 3191 */ "cv.min.sc.b\t\000"
  /* 3204 */ "cv.dotsp.sc.b\t\000"
  /* 3219 */ "cv.sdotsp.sc.b\t\000"
  /* 3235 */ "cv.dotusp.sc.b\t\000"
  /* 3251 */ "cv.sdotusp.sc.b\t\000"
  /* 3268 */ "cv.dotup.sc.b\t\000"
  /* 3283 */ "cv.sdotup.sc.b\t\000"
  /* 3299 */ "cv.cmpeq.sc.b\t\000"
  /* 3314 */ "cv.or.sc.b\t\000"
  /* 3326 */ "cv.xor.sc.b\t\000"
  /* 3339 */ "cv.cmpgt.sc.b\t\000"
  /* 3354 */ "cv.cmplt.sc.b\t\000"
  /* 3369 */ "cv.cmpgeu.sc.b\t\000"
  /* 3385 */ "cv.cmpleu.sc.b\t\000"
  /* 3401 */ "cv.avgu.sc.b\t\000"
  /* 3415 */ "cv.minu.sc.b\t\000"
  /* 3429 */ "cv.cmpgtu.sc.b\t\000"
  /* 3445 */ "cv.cmpltu.sc.b\t\000"
  /* 3461 */ "cv.maxu.sc.b\t\000"
  /* 3475 */ "cv.max.sc.b\t\000"
  /* 3488 */ "pabd.b\t\000"
  /* 3496 */ "cv.add.b\t\000"
  /* 3506 */ "pm4add.b\t\000"
  /* 3516 */ "paadd.b\t\000"
  /* 3525 */ "amoadd.b\t\000"
  /* 3535 */ "padd.b\t\000"
  /* 3543 */ "psadd.b\t\000"
  /* 3552 */ "pwadd.b\t\000"
  /* 3561 */ "cv.and.b\t\000"
  /* 3571 */ "amoand.b\t\000"
  /* 3581 */ "cv.cmpge.b\t\000"
  /* 3593 */ "cv.shuffle.b\t\000"
  /* 3607 */ "cv.cmple.b\t\000"
  /* 3619 */ "cv.cmpne.b\t\000"
  /* 3631 */ "ppairoe.b\t\000"
  /* 3642 */ "ppaire.b\t\000"
  /* 3652 */ "cv.avg.b\t\000"
  /* 3662 */ "psext.h.b\t\000"
  /* 3673 */ "psext.dh.b\t\000"
  /* 3685 */ "pwslai.b\t\000"
  /* 3695 */ "pnsrai.b\t\000"
  /* 3705 */ "psrai.b\t\000"
  /* 3714 */ "cv.shufflei0.sci.b\t\000"
  /* 3734 */ "cv.shufflei1.sci.b\t\000"
  /* 3754 */ "cv.shufflei2.sci.b\t\000"
  /* 3774 */ "cv.shufflei3.sci.b\t\000"
  /* 3794 */ "cv.sra.sci.b\t\000"
  /* 3808 */ "cv.sub.sci.b\t\000"
  /* 3822 */ "cv.add.sci.b\t\000"
  /* 3836 */ "cv.and.sci.b\t\000"
  /* 3850 */ "cv.cmpge.sci.b\t\000"
  /* 3866 */ "cv.cmple.sci.b\t\000"
  /* 3882 */ "cv.cmpne.sci.b\t\000"
  /* 3898 */ "cv.avg.sci.b\t\000"
  /* 3912 */ "cv.sll.sci.b\t\000"
  /* 3926 */ "cv.srl.sci.b\t\000"
  /* 3940 */ "cv.min.sci.b\t\000"
  /* 3954 */ "cv.dotsp.sci.b\t\000"
  /* 3970 */ "cv.sdotsp.sci.b\t\000"
  /* 3987 */ "cv.dotusp.sci.b\t\000"
  /* 4004 */ "cv.sdotusp.sci.b\t\000"
  /* 4022 */ "cv.dotup.sci.b\t\000"
  /* 4038 */ "cv.sdotup.sci.b\t\000"
  /* 4055 */ "cv.cmpeq.sci.b\t\000"
  /* 4071 */ "cv.or.sci.b\t\000"
  /* 4084 */ "cv.xor.sci.b\t\000"
  /* 4098 */ "cv.cmpgt.sci.b\t\000"
  /* 4114 */ "cv.cmplt.sci.b\t\000"
  /* 4130 */ "cv.cmpgeu.sci.b\t\000"
  /* 4147 */ "cv.cmpleu.sci.b\t\000"
  /* 4164 */ "cv.avgu.sci.b\t\000"
  /* 4179 */ "cv.minu.sci.b\t\000"
  /* 4194 */ "cv.cmpgtu.sci.b\t\000"
  /* 4211 */ "cv.cmpltu.sci.b\t\000"
  /* 4228 */ "cv.maxu.sci.b\t\000"
  /* 4243 */ "cv.max.sci.b\t\000"
  /* 4257 */ "cv.packhi.b\t\000"
  /* 4270 */ "pslli.b\t\000"
  /* 4279 */ "pwslli.b\t\000"
  /* 4289 */ "pli.b\t\000"
  /* 4296 */ "pnsrli.b\t\000"
  /* 4306 */ "psrli.b\t\000"
  /* 4315 */ "pnclipi.b\t\000"
  /* 4326 */ "pnsari.b\t\000"
  /* 4336 */ "pnclipri.b\t\000"
  /* 4348 */ "cv.sll.b\t\000"
  /* 4358 */ "cv.srl.b\t\000"
  /* 4368 */ "pwmul.b\t\000"
  /* 4377 */ "cv.min.b\t\000"
  /* 4387 */ "amomin.b\t\000"
  /* 4397 */ "pmin.b\t\000"
  /* 4405 */ "ppaireo.b\t\000"
  /* 4416 */ "cv.packlo.b\t\000"
  /* 4429 */ "ppairo.b\t\000"
  /* 4439 */ "amoswap.b\t\000"
  /* 4450 */ "cv.dotsp.b\t\000"
  /* 4462 */ "cv.sdotsp.b\t\000"
  /* 4475 */ "cv.dotusp.b\t\000"
  /* 4488 */ "cv.sdotusp.b\t\000"
  /* 4502 */ "cv.dotup.b\t\000"
  /* 4514 */ "cv.sdotup.b\t\000"
  /* 4527 */ "cv.cmpeq.b\t\000"
  /* 4539 */ "pmseq.b\t\000"
  /* 4548 */ "cv.or.b\t\000"
  /* 4557 */ "amoor.b\t\000"
  /* 4566 */ "cv.xor.b\t\000"
  /* 4576 */ "amoxor.b\t\000"
  /* 4586 */ "amocas.b\t\000"
  /* 4596 */ "cv.abs.b\t\000"
  /* 4606 */ "psabs.b\t\000"
  /* 4615 */ "cv.extract.b\t\000"
  /* 4629 */ "cv.cmpgt.b\t\000"
  /* 4641 */ "cv.cmplt.b\t\000"
  /* 4653 */ "pmslt.b\t\000"
  /* 4662 */ "cv.insert.b\t\000"
  /* 4675 */ "c.sext.b\t\000"
  /* 4685 */ "c.zext.b\t\000"
  /* 4695 */ "pwsubau.b\t\000"
  /* 4706 */ "pm4addau.b\t\000"
  /* 4718 */ "pwaddau.b\t\000"
  /* 4729 */ "pabdsumau.b\t\000"
  /* 4742 */ "pasubu.b\t\000"
  /* 4752 */ "pssubu.b\t\000"
  /* 4762 */ "pwsubu.b\t\000"
  /* 4772 */ "pabdu.b\t\000"
  /* 4781 */ "pm4addu.b\t\000"
  /* 4792 */ "paaddu.b\t\000"
  /* 4802 */ "psaddu.b\t\000"
  /* 4812 */ "pwaddu.b\t\000"
  /* 4822 */ "cv.cmpgeu.b\t\000"
  /* 4835 */ "cv.cmpleu.b\t\000"
  /* 4848 */ "cv.avgu.b\t\000"
  /* 4859 */ "pnclipiu.b\t\000"
  /* 4871 */ "pnclipriu.b\t\000"
  /* 4884 */ "pwmulu.b\t\000"
  /* 4894 */ "pabdsumu.b\t\000"
  /* 4906 */ "cv.minu.b\t\000"
  /* 4917 */ "amominu.b\t\000"
  /* 4928 */ "pminu.b\t\000"
  /* 4937 */ "pm4addasu.b\t\000"
  /* 4950 */ "pm4addsu.b\t\000"
  /* 4962 */ "pwmulsu.b\t\000"
  /* 4973 */ "cv.extractu.b\t\000"
  /* 4988 */ "cv.cmpgtu.b\t\000"
  /* 5001 */ "cv.cmpltu.b\t\000"
  /* 5014 */ "pmsltu.b\t\000"
  /* 5024 */ "cv.maxu.b\t\000"
  /* 5035 */ "amomaxu.b\t\000"
  /* 5046 */ "pmaxu.b\t\000"
  /* 5055 */ "hlv.b\t\000"
  /* 5062 */ "hsv.b\t\000"
  /* 5069 */ "psext.w.b\t\000"
  /* 5080 */ "psext.dw.b\t\000"
  /* 5092 */ "cv.max.b\t\000"
  /* 5102 */ "amomax.b\t\000"
  /* 5112 */ "pmax.b\t\000"
  /* 5120 */ "pasub.db\t\000"
  /* 5130 */ "psub.db\t\000"
  /* 5139 */ "pssub.db\t\000"
  /* 5149 */ "pabd.db\t\000"
  /* 5158 */ "paadd.db\t\000"
  /* 5168 */ "padd.db\t\000"
  /* 5177 */ "psadd.db\t\000"
  /* 5187 */ "ppairoe.db\t\000"
  /* 5199 */ "ppaire.db\t\000"
  /* 5210 */ "psrai.db\t\000"
  /* 5220 */ "pslli.db\t\000"
  /* 5230 */ "pli.db\t\000"
  /* 5238 */ "psrli.db\t\000"
  /* 5248 */ "pmin.db\t\000"
  /* 5257 */ "ppaireo.db\t\000"
  /* 5269 */ "ppairo.db\t\000"
  /* 5280 */ "pmseq.db\t\000"
  /* 5290 */ "psabs.db\t\000"
  /* 5300 */ "pmslt.db\t\000"
  /* 5310 */ "pasubu.db\t\000"
  /* 5321 */ "pssubu.db\t\000"
  /* 5332 */ "pabdu.db\t\000"
  /* 5342 */ "paaddu.db\t\000"
  /* 5353 */ "psaddu.db\t\000"
  /* 5364 */ "pminu.db\t\000"
  /* 5374 */ "pmsltu.db\t\000"
  /* 5385 */ "pmaxu.db\t\000"
  /* 5395 */ "pmax.db\t\000"
  /* 5404 */ "nds.ffb\t\000"
  /* 5413 */ "th.lbib\t\000"
  /* 5422 */ "th.sbib\t\000"
  /* 5431 */ "th.ldib\t\000"
  /* 5440 */ "th.sdib\t\000"
  /* 5449 */ "th.lhib\t\000"
  /* 5458 */ "th.shib\t\000"
  /* 5467 */ "th.lbuib\t\000"
  /* 5477 */ "th.lhuib\t\000"
  /* 5487 */ "th.lwuib\t\000"
  /* 5497 */ "th.lwib\t\000"
  /* 5506 */ "th.swib\t\000"
  /* 5515 */ "qc.e.lb\t\000"
  /* 5524 */ "cv.lb\t\000"
  /* 5531 */ "cv.clb\t\000"
  /* 5539 */ "qc.lrb\t\000"
  /* 5547 */ "th.lrb\t\000"
  /* 5555 */ "qc.srb\t\000"
  /* 5563 */ "th.srb\t\000"
  /* 5571 */ "th.lurb\t\000"
  /* 5580 */ "th.surb\t\000"
  /* 5589 */ "qk.c.sb\t\000"
  /* 5598 */ "qc.e.sb\t\000"
  /* 5607 */ "cv.sb\t\000"
  /* 5614 */ "qc.insb\t\000"
  /* 5623 */ "c.sub\t\000"
  /* 5630 */ "asub\t\000"
  /* 5636 */ "ssub\t\000"
  /* 5642 */ "wsub\t\000"
  /* 5648 */ "cv.mac\t\000"
  /* 5656 */ "nds.bbc\t\000"
  /* 5665 */ "mhacc\t\000"
  /* 5672 */ "wmacc\t\000"
  /* 5679 */ "mhracc\t\000"
  /* 5687 */ "pmqwacc\t\000"
  /* 5696 */ "pmqrwacc\t\000"
  /* 5706 */ "nds.bnec\t\000"
  /* 5716 */ "vt.maskc\t\000"
  /* 5726 */ "qc.c.sync\t\000"
  /* 5737 */ "qc.sync\t\000"
  /* 5746 */ "auipc\t\000"
  /* 5753 */ "nds.beqc\t\000"
  /* 5763 */ "csrrc\t\000"
  /* 5770 */ "la.tlsdesc\t\000"
  /* 5782 */ "nds.lea.d\t\000"
  /* 5793 */ "fsub.d\t\000"
  /* 5801 */ "fmsub.d\t\000"
  /* 5810 */ "fnmsub.d\t\000"
  /* 5820 */ "sc.d\t\000"
  /* 5826 */ "fadd.d\t\000"
  /* 5834 */ "fmadd.d\t\000"
  /* 5843 */ "fnmadd.d\t\000"
  /* 5853 */ "amoadd.d\t\000"
  /* 5863 */ "amoand.d\t\000"
  /* 5873 */ "fround.d\t\000"
  /* 5883 */ "fle.d\t\000"
  /* 5890 */ "fcvt.h.d\t\000"
  /* 5900 */ "fli.d\t\000"
  /* 5907 */ "fsgnj.d\t\000"
  /* 5916 */ "fcvt.l.d\t\000"
  /* 5926 */ "fmul.d\t\000"
  /* 5934 */ "fminm.d\t\000"
  /* 5943 */ "fmaxm.d\t\000"
  /* 5952 */ "fmin.d\t\000"
  /* 5960 */ "amomin.d\t\000"
  /* 5970 */ "fsgnjn.d\t\000"
  /* 5980 */ "ssamoswap.d\t\000"
  /* 5993 */ "fcvt.q.d\t\000"
  /* 6003 */ "feq.d\t\000"
  /* 6010 */ "fleq.d\t\000"
  /* 6018 */ "fltq.d\t\000"
  /* 6026 */ "lr.d\t\000"
  /* 6032 */ "amoor.d\t\000"
  /* 6041 */ "amoxor.d\t\000"
  /* 6051 */ "fcvt.s.d\t\000"
  /* 6061 */ "amocas.d\t\000"
  /* 6071 */ "fclass.d\t\000"
  /* 6081 */ "flt.d\t\000"
  /* 6088 */ "fsqrt.d\t\000"
  /* 6097 */ "fcvt.lu.d\t\000"
  /* 6108 */ "amominu.d\t\000"
  /* 6119 */ "fcvt.wu.d\t\000"
  /* 6130 */ "amomaxu.d\t\000"
  /* 6141 */ "fdiv.d\t\000"
  /* 6149 */ "hlv.d\t\000"
  /* 6156 */ "hsv.d\t\000"
  /* 6163 */ "fcvtmod.w.d\t\000"
  /* 6176 */ "fcvt.w.d\t\000"
  /* 6186 */ "fmvh.x.d\t\000"
  /* 6196 */ "fmv.x.d\t\000"
  /* 6205 */ "fmax.d\t\000"
  /* 6213 */ "amomax.d\t\000"
  /* 6223 */ "fsgnjx.d\t\000"
  /* 6233 */ "froundnx.d\t\000"
  /* 6245 */ "subd\t\000"
  /* 6251 */ "c.add\t\000"
  /* 6258 */ "sh1add\t\000"
  /* 6266 */ "sh2add\t\000"
  /* 6274 */ "sh3add\t\000"
  /* 6282 */ "aadd\t\000"
  /* 6288 */ "qc.c.muliadd\t\000"
  /* 6302 */ "qc.muliadd\t\000"
  /* 6314 */ "qc.shladd\t\000"
  /* 6325 */ "ssh1sadd\t\000"
  /* 6335 */ "wadd\t\000"
  /* 6341 */ "addd\t\000"
  /* 6347 */ "th.ldd\t\000"
  /* 6355 */ "th.sdd\t\000"
  /* 6363 */ "sm4ed\t\000"
  /* 6370 */ "la.tls.gd\t\000"
  /* 6381 */ "c.ld\t\000"
  /* 6387 */ "c.fld\t\000"
  /* 6394 */ "c.and\t\000"
  /* 6401 */ "th.lrd\t\000"
  /* 6409 */ "th.flrd\t\000"
  /* 6418 */ "th.srd\t\000"
  /* 6426 */ "th.fsrd\t\000"
  /* 6435 */ "th.lurd\t\000"
  /* 6444 */ "th.flurd\t\000"
  /* 6454 */ "th.surd\t\000"
  /* 6463 */ "th.fsurd\t\000"
  /* 6473 */ "c.sd\t\000"
  /* 6479 */ "c.fsd\t\000"
  /* 6486 */ "qc.extd\t\000"
  /* 6495 */ "th.lwud\t\000"
  /* 6504 */ "th.lwd\t\000"
  /* 6512 */ "th.swd\t\000"
  /* 6520 */ "fence\t\000"
  /* 6527 */ "bge\t\000"
  /* 6532 */ "qc.lige\t\000"
  /* 6541 */ "merge\t\000"
  /* 6548 */ "qc.mvge\t\000"
  /* 6557 */ "la.tls.ie\t\000"
  /* 6568 */ "cv.sle\t\000"
  /* 6576 */ "bne\t\000"
  /* 6581 */ "qc.selectiine\t\000"
  /* 6596 */ "qc.line\t\000"
  /* 6605 */ "qc.selectine\t\000"
  /* 6619 */ "qc.mvne\t\000"
  /* 6628 */ "nds.lea.b.ze\t\000"
  /* 6642 */ "nds.lea.d.ze\t\000"
  /* 6656 */ "nds.lea.h.ze\t\000"
  /* 6670 */ "nds.lea.w.ze\t\000"
  /* 6684 */ "sf.mm.f.f\t\000"
  /* 6695 */ "vfmv.s.f\t\000"
  /* 6705 */ "vfmv.v.f\t\000"
  /* 6715 */ "mips.pref\t\000"
  /* 6726 */ "sf.vfnrclip.xu.f.qf\t\000"
  /* 6747 */ "sf.vfnrclip.x.f.qf\t\000"
  /* 6767 */ "vfwmaccbf16.vf\t\000"
  /* 6783 */ "nds.vfpmadb.vf\t\000"
  /* 6799 */ "vfsub.vf\t\000"
  /* 6809 */ "vfmsub.vf\t\000"
  /* 6820 */ "vfnmsub.vf\t\000"
  /* 6832 */ "vfrsub.vf\t\000"
  /* 6843 */ "vfwsub.vf\t\000"
  /* 6854 */ "vfmsac.vf\t\000"
  /* 6865 */ "vfnmsac.vf\t\000"
  /* 6877 */ "vfwnmsac.vf\t\000"
  /* 6890 */ "vfwmsac.vf\t\000"
  /* 6902 */ "vfmacc.vf\t\000"
  /* 6913 */ "vfnmacc.vf\t\000"
  /* 6925 */ "vfwnmacc.vf\t\000"
  /* 6938 */ "vfwmacc.vf\t\000"
  /* 6950 */ "vfadd.vf\t\000"
  /* 6960 */ "vfmadd.vf\t\000"
  /* 6971 */ "vfnmadd.vf\t\000"
  /* 6983 */ "vfwadd.vf\t\000"
  /* 6994 */ "vmfge.vf\t\000"
  /* 7004 */ "vmfle.vf\t\000"
  /* 7014 */ "vmfne.vf\t\000"
  /* 7024 */ "vfsgnj.vf\t\000"
  /* 7035 */ "vfmul.vf\t\000"
  /* 7045 */ "vfwmul.vf\t\000"
  /* 7056 */ "vfmin.vf\t\000"
  /* 7066 */ "vfsgnjn.vf\t\000"
  /* 7078 */ "vfslide1down.vf\t\000"
  /* 7095 */ "vfslide1up.vf\t\000"
  /* 7110 */ "vmfeq.vf\t\000"
  /* 7120 */ "nds.vfpmadt.vf\t\000"
  /* 7136 */ "vmfgt.vf\t\000"
  /* 7146 */ "vmflt.vf\t\000"
  /* 7156 */ "vfdiv.vf\t\000"
  /* 7166 */ "vfrdiv.vf\t\000"
  /* 7177 */ "vfmax.vf\t\000"
  /* 7187 */ "vfsgnjx.vf\t\000"
  /* 7199 */ "vfwsub.wf\t\000"
  /* 7210 */ "vfwadd.wf\t\000"
  /* 7221 */ "qc.c.syncwf\t\000"
  /* 7234 */ "qc.syncwf\t\000"
  /* 7245 */ "cv.shuffle2.h\t\000"
  /* 7260 */ "pm2suba.h\t\000"
  /* 7271 */ "pm2wsuba.h\t\000"
  /* 7283 */ "pwsuba.h\t\000"
  /* 7293 */ "pm2adda.h\t\000"
  /* 7304 */ "pmq2adda.h\t\000"
  /* 7316 */ "pmqr2adda.h\t\000"
  /* 7329 */ "pm4adda.h\t\000"
  /* 7340 */ "pm2wadda.h\t\000"
  /* 7352 */ "pwadda.h\t\000"
  /* 7362 */ "nds.lea.h\t\000"
  /* 7373 */ "cv.sra.h\t\000"
  /* 7383 */ "cv.sub.h\t\000"
  /* 7393 */ "pm2sub.h\t\000"
  /* 7403 */ "pasub.h\t\000"
  /* 7412 */ "fsub.h\t\000"
  /* 7420 */ "fmsub.h\t\000"
  /* 7429 */ "fnmsub.h\t\000"
  /* 7439 */ "psub.h\t\000"
  /* 7447 */ "pssub.h\t\000"
  /* 7456 */ "pm2wsub.h\t\000"
  /* 7467 */ "pwsub.h\t\000"
  /* 7476 */ "pmhacc.h\t\000"
  /* 7486 */ "pwmacc.h\t\000"
  /* 7496 */ "pmhracc.h\t\000"
  /* 7507 */ "pmqwacc.h\t\000"
  /* 7518 */ "pmqrwacc.h\t\000"
  /* 7530 */ "cv.sra.sc.h\t\000"
  /* 7543 */ "cv.sub.sc.h\t\000"
  /* 7556 */ "cv.add.sc.h\t\000"
  /* 7569 */ "cv.and.sc.h\t\000"
  /* 7582 */ "cv.cmpge.sc.h\t\000"
  /* 7597 */ "cv.cmple.sc.h\t\000"
  /* 7612 */ "cv.cmpne.sc.h\t\000"
  /* 7627 */ "cv.avg.sc.h\t\000"
  /* 7640 */ "cv.sll.sc.h\t\000"
  /* 7653 */ "cv.srl.sc.h\t\000"
  /* 7666 */ "cv.min.sc.h\t\000"
  /* 7679 */ "cv.dotsp.sc.h\t\000"
  /* 7694 */ "cv.sdotsp.sc.h\t\000"
  /* 7710 */ "cv.dotusp.sc.h\t\000"
  /* 7726 */ "cv.sdotusp.sc.h\t\000"
  /* 7743 */ "cv.dotup.sc.h\t\000"
  /* 7758 */ "cv.sdotup.sc.h\t\000"
  /* 7774 */ "cv.cmpeq.sc.h\t\000"
  /* 7789 */ "cv.or.sc.h\t\000"
  /* 7801 */ "cv.xor.sc.h\t\000"
  /* 7814 */ "cv.cmpgt.sc.h\t\000"
  /* 7829 */ "cv.cmplt.sc.h\t\000"
  /* 7844 */ "cv.cmpgeu.sc.h\t\000"
  /* 7860 */ "cv.cmpleu.sc.h\t\000"
  /* 7876 */ "cv.avgu.sc.h\t\000"
  /* 7890 */ "cv.minu.sc.h\t\000"
  /* 7904 */ "cv.cmpgtu.sc.h\t\000"
  /* 7920 */ "cv.cmpltu.sc.h\t\000"
  /* 7936 */ "cv.maxu.sc.h\t\000"
  /* 7950 */ "cv.max.sc.h\t\000"
  /* 7963 */ "fcvt.d.h\t\000"
  /* 7973 */ "pabd.h\t\000"
  /* 7981 */ "cv.add.h\t\000"
  /* 7991 */ "psh1add.h\t\000"
  /* 8002 */ "pm2add.h\t\000"
  /* 8012 */ "pmq2add.h\t\000"
  /* 8023 */ "pmqr2add.h\t\000"
  /* 8035 */ "pm4add.h\t\000"
  /* 8045 */ "paadd.h\t\000"
  /* 8054 */ "fadd.h\t\000"
  /* 8062 */ "fmadd.h\t\000"
  /* 8071 */ "fnmadd.h\t\000"
  /* 8081 */ "amoadd.h\t\000"
  /* 8091 */ "padd.h\t\000"
  /* 8099 */ "pssh1sadd.h\t\000"
  /* 8112 */ "pm2sadd.h\t\000"
  /* 8123 */ "psadd.h\t\000"
  /* 8132 */ "pm2wadd.h\t\000"
  /* 8143 */ "pwadd.h\t\000"
  /* 8152 */ "cv.and.h\t\000"
  /* 8162 */ "amoand.h\t\000"
  /* 8172 */ "fround.h\t\000"
  /* 8182 */ "cv.cmpge.h\t\000"
  /* 8194 */ "cv.shuffle.h\t\000"
  /* 8208 */ "cv.cmple.h\t\000"
  /* 8220 */ "cv.cmpne.h\t\000"
  /* 8232 */ "ppairoe.h\t\000"
  /* 8243 */ "ppaire.h\t\000"
  /* 8253 */ "cv.avg.h\t\000"
  /* 8263 */ "pmulh.h\t\000"
  /* 8272 */ "psslai.h\t\000"
  /* 8282 */ "pwslai.h\t\000"
  /* 8292 */ "pnsrai.h\t\000"
  /* 8302 */ "psrai.h\t\000"
  /* 8311 */ "cv.sra.sci.h\t\000"
  /* 8325 */ "cv.sub.sci.h\t\000"
  /* 8339 */ "cv.add.sci.h\t\000"
  /* 8353 */ "cv.and.sci.h\t\000"
  /* 8367 */ "cv.cmpge.sci.h\t\000"
  /* 8383 */ "cv.shuffle.sci.h\t\000"
  /* 8401 */ "cv.cmple.sci.h\t\000"
  /* 8417 */ "cv.cmpne.sci.h\t\000"
  /* 8433 */ "cv.avg.sci.h\t\000"
  /* 8447 */ "cv.sll.sci.h\t\000"
  /* 8461 */ "cv.srl.sci.h\t\000"
  /* 8475 */ "cv.min.sci.h\t\000"
  /* 8489 */ "cv.dotsp.sci.h\t\000"
  /* 8505 */ "cv.sdotsp.sci.h\t\000"
  /* 8522 */ "cv.dotusp.sci.h\t\000"
  /* 8539 */ "cv.sdotusp.sci.h\t\000"
  /* 8557 */ "cv.dotup.sci.h\t\000"
  /* 8573 */ "cv.sdotup.sci.h\t\000"
  /* 8590 */ "cv.cmpeq.sci.h\t\000"
  /* 8606 */ "cv.or.sci.h\t\000"
  /* 8619 */ "cv.xor.sci.h\t\000"
  /* 8633 */ "cv.cmpgt.sci.h\t\000"
  /* 8649 */ "cv.cmplt.sci.h\t\000"
  /* 8665 */ "cv.cmpgeu.sci.h\t\000"
  /* 8682 */ "cv.cmpleu.sci.h\t\000"
  /* 8699 */ "cv.avgu.sci.h\t\000"
  /* 8714 */ "cv.minu.sci.h\t\000"
  /* 8729 */ "cv.cmpgtu.sci.h\t\000"
  /* 8746 */ "cv.cmpltu.sci.h\t\000"
  /* 8763 */ "cv.maxu.sci.h\t\000"
  /* 8778 */ "cv.max.sci.h\t\000"
  /* 8792 */ "fli.h\t\000"
  /* 8799 */ "pslli.h\t\000"
  /* 8808 */ "pwslli.h\t\000"
  /* 8818 */ "pli.h\t\000"
  /* 8825 */ "pnsrli.h\t\000"
  /* 8835 */ "psrli.h\t\000"
  /* 8844 */ "pnclipi.h\t\000"
  /* 8855 */ "psrari.h\t\000"
  /* 8865 */ "pnsari.h\t\000"
  /* 8875 */ "pnclipri.h\t\000"
  /* 8887 */ "psati.h\t\000"
  /* 8896 */ "pusati.h\t\000"
  /* 8906 */ "plui.h\t\000"
  /* 8914 */ "fsgnj.h\t\000"
  /* 8923 */ "cv.pack.h\t\000"
  /* 8934 */ "fcvt.l.h\t\000"
  /* 8944 */ "cv.sll.h\t\000"
  /* 8954 */ "cv.srl.h\t\000"
  /* 8964 */ "fmul.h\t\000"
  /* 8972 */ "pwmul.h\t\000"
  /* 8981 */ "fminm.h\t\000"
  /* 8990 */ "fmaxm.h\t\000"
  /* 8999 */ "cv.min.h\t\000"
  /* 9009 */ "fmin.h\t\000"
  /* 9017 */ "amomin.h\t\000"
  /* 9027 */ "pmin.h\t\000"
  /* 9035 */ "fsgnjn.h\t\000"
  /* 9045 */ "ppaireo.h\t\000"
  /* 9056 */ "ppairo.h\t\000"
  /* 9066 */ "amoswap.h\t\000"
  /* 9077 */ "cv.dotsp.h\t\000"
  /* 9089 */ "cv.sdotsp.h\t\000"
  /* 9102 */ "cv.dotusp.h\t\000"
  /* 9115 */ "cv.sdotusp.h\t\000"
  /* 9129 */ "cv.dotup.h\t\000"
  /* 9141 */ "cv.sdotup.h\t\000"
  /* 9154 */ "feq.h\t\000"
  /* 9161 */ "fleq.h\t\000"
  /* 9169 */ "cv.cmpeq.h\t\000"
  /* 9181 */ "pmseq.h\t\000"
  /* 9190 */ "pmulq.h\t\000"
  /* 9199 */ "fltq.h\t\000"
  /* 9207 */ "pmulhr.h\t\000"
  /* 9217 */ "cv.or.h\t\000"
  /* 9226 */ "amoor.h\t\000"
  /* 9235 */ "cv.xor.h\t\000"
  /* 9245 */ "amoxor.h\t\000"
  /* 9255 */ "pmulqr.h\t\000"
  /* 9265 */ "fcvt.s.h\t\000"
  /* 9275 */ "amocas.h\t\000"
  /* 9285 */ "cv.abs.h\t\000"
  /* 9295 */ "psabs.h\t\000"
  /* 9304 */ "fclass.h\t\000"
  /* 9314 */ "cv.extract.h\t\000"
  /* 9328 */ "cv.cmpgt.h\t\000"
  /* 9340 */ "flt.h\t\000"
  /* 9347 */ "cv.cmplt.h\t\000"
  /* 9359 */ "pmslt.h\t\000"
  /* 9368 */ "cv.insert.h\t\000"
  /* 9381 */ "fsqrt.h\t\000"
  /* 9390 */ "c.sext.h\t\000"
  /* 9400 */ "c.zext.h\t\000"
  /* 9410 */ "pwsubau.h\t\000"
  /* 9421 */ "pm2addau.h\t\000"
  /* 9433 */ "pm4addau.h\t\000"
  /* 9445 */ "pm2waddau.h\t\000"
  /* 9458 */ "pwaddau.h\t\000"
  /* 9469 */ "pasubu.h\t\000"
  /* 9479 */ "pssubu.h\t\000"
  /* 9489 */ "pwsubu.h\t\000"
  /* 9499 */ "pmhaccu.h\t\000"
  /* 9510 */ "pwmaccu.h\t\000"
  /* 9521 */ "pmhraccu.h\t\000"
  /* 9533 */ "pabdu.h\t\000"
  /* 9542 */ "pm2addu.h\t\000"
  /* 9553 */ "pm4addu.h\t\000"
  /* 9564 */ "paaddu.h\t\000"
  /* 9574 */ "psaddu.h\t\000"
  /* 9584 */ "pm2waddu.h\t\000"
  /* 9596 */ "pwaddu.h\t\000"
  /* 9606 */ "cv.cmpgeu.h\t\000"
  /* 9619 */ "cv.cmpleu.h\t\000"
  /* 9632 */ "cv.avgu.h\t\000"
  /* 9643 */ "pmulhu.h\t\000"
  /* 9653 */ "pnclipiu.h\t\000"
  /* 9665 */ "pnclipriu.h\t\000"
  /* 9678 */ "fcvt.lu.h\t\000"
  /* 9689 */ "pwmulu.h\t\000"
  /* 9699 */ "cv.minu.h\t\000"
  /* 9710 */ "amominu.h\t\000"
  /* 9721 */ "pminu.h\t\000"
  /* 9730 */ "pmulhru.h\t\000"
  /* 9741 */ "pm2addasu.h\t\000"
  /* 9754 */ "pm4addasu.h\t\000"
  /* 9767 */ "pm2waddasu.h\t\000"
  /* 9781 */ "pmhaccsu.h\t\000"
  /* 9793 */ "pwmaccsu.h\t\000"
  /* 9805 */ "pmhraccsu.h\t\000"
  /* 9818 */ "pm2addsu.h\t\000"
  /* 9830 */ "pm4addsu.h\t\000"
  /* 9842 */ "pm2waddsu.h\t\000"
  /* 9855 */ "pmulhsu.h\t\000"
  /* 9866 */ "pwmulsu.h\t\000"
  /* 9877 */ "pmulhrsu.h\t\000"
  /* 9889 */ "cv.extractu.h\t\000"
  /* 9904 */ "cv.cmpgtu.h\t\000"
  /* 9917 */ "cv.cmpltu.h\t\000"
  /* 9930 */ "pmsltu.h\t\000"
  /* 9940 */ "fcvt.wu.h\t\000"
  /* 9951 */ "cv.maxu.h\t\000"
  /* 9962 */ "amomaxu.h\t\000"
  /* 9973 */ "pmaxu.h\t\000"
  /* 9982 */ "fdiv.h\t\000"
  /* 9990 */ "hlv.h\t\000"
  /* 9997 */ "hsv.h\t\000"
  /* 10004 */ "fcvt.w.h\t\000"
  /* 10014 */ "psext.w.h\t\000"
  /* 10025 */ "psext.dw.h\t\000"
  /* 10037 */ "fmv.x.h\t\000"
  /* 10046 */ "cv.max.h\t\000"
  /* 10056 */ "fmax.h\t\000"
  /* 10064 */ "amomax.h\t\000"
  /* 10074 */ "pmax.h\t\000"
  /* 10082 */ "fsgnjx.h\t\000"
  /* 10092 */ "froundnx.h\t\000"
  /* 10104 */ "sha512sig0h\t\000"
  /* 10117 */ "sha512sig1h\t\000"
  /* 10130 */ "th.mulah\t\000"
  /* 10140 */ "qc.insbh\t\000"
  /* 10150 */ "pasub.dh\t\000"
  /* 10160 */ "psub.dh\t\000"
  /* 10169 */ "pssub.dh\t\000"
  /* 10179 */ "pabd.dh\t\000"
  /* 10188 */ "psh1add.dh\t\000"
  /* 10200 */ "paadd.dh\t\000"
  /* 10210 */ "padd.dh\t\000"
  /* 10219 */ "pssh1sadd.dh\t\000"
  /* 10233 */ "psadd.dh\t\000"
  /* 10243 */ "ppairoe.dh\t\000"
  /* 10255 */ "ppaire.dh\t\000"
  /* 10266 */ "psslai.dh\t\000"
  /* 10277 */ "psrai.dh\t\000"
  /* 10287 */ "pslli.dh\t\000"
  /* 10297 */ "pli.dh\t\000"
  /* 10305 */ "psrli.dh\t\000"
  /* 10315 */ "psrari.dh\t\000"
  /* 10326 */ "psati.dh\t\000"
  /* 10336 */ "pusati.dh\t\000"
  /* 10347 */ "plui.dh\t\000"
  /* 10356 */ "pmin.dh\t\000"
  /* 10365 */ "ppaireo.dh\t\000"
  /* 10377 */ "ppairo.dh\t\000"
  /* 10388 */ "pmseq.dh\t\000"
  /* 10398 */ "psabs.dh\t\000"
  /* 10408 */ "pmslt.dh\t\000"
  /* 10418 */ "pasubu.dh\t\000"
  /* 10429 */ "pssubu.dh\t\000"
  /* 10440 */ "pabdu.dh\t\000"
  /* 10450 */ "paaddu.dh\t\000"
  /* 10461 */ "psaddu.dh\t\000"
  /* 10472 */ "pminu.dh\t\000"
  /* 10482 */ "pmsltu.dh\t\000"
  /* 10493 */ "pmaxu.dh\t\000"
  /* 10503 */ "pmax.dh\t\000"
  /* 10512 */ "packh\t\000"
  /* 10519 */ "c.lh\t\000"
  /* 10525 */ "qc.e.lh\t\000"
  /* 10534 */ "cv.lh\t\000"
  /* 10541 */ "flh\t\000"
  /* 10546 */ "clmulh\t\000"
  /* 10554 */ "qc.lrh\t\000"
  /* 10562 */ "th.lrh\t\000"
  /* 10570 */ "qc.insbprh\t\000"
  /* 10582 */ "qc.extdprh\t\000"
  /* 10594 */ "qc.extduprh\t\000"
  /* 10607 */ "qc.srh\t\000"
  /* 10615 */ "th.srh\t\000"
  /* 10623 */ "th.lurh\t\000"
  /* 10632 */ "th.surh\t\000"
  /* 10641 */ "qk.c.sh\t\000"
  /* 10650 */ "qc.e.sh\t\000"
  /* 10659 */ "cv.sh\t\000"
  /* 10666 */ "fsh\t\000"
  /* 10671 */ "th.mulsh\t\000"
  /* 10681 */ "cbo.flush\t\000"
  /* 10692 */ "qc.cm.push\t\000"
  /* 10704 */ "c.sspush\t\000"
  /* 10714 */ "sf.vc.i\t\000"
  /* 10723 */ "prefetch.i\t\000"
  /* 10735 */ "cv.cplxmul.i\t\000"
  /* 10749 */ "sf.vc.v.i\t\000"
  /* 10760 */ "vmv.v.i\t\000"
  /* 10769 */ "aes64ks1i\t\000"
  /* 10780 */ "qc.e.addai\t\000"
  /* 10792 */ "qc.e.andai\t\000"
  /* 10804 */ "sslai\t\000"
  /* 10811 */ "wslai\t\000"
  /* 10818 */ "qc.e.orai\t\000"
  /* 10829 */ "qc.e.xorai\t\000"
  /* 10841 */ "c.srai\t\000"
  /* 10849 */ "nsrai\t\000"
  /* 10856 */ "qc.insbi\t\000"
  /* 10866 */ "csrrci\t\000"
  /* 10874 */ "qc.pputci\t\000"
  /* 10885 */ "c.addi\t\000"
  /* 10893 */ "qc.e.addi\t\000"
  /* 10904 */ "c.andi\t\000"
  /* 10912 */ "qc.e.andi\t\000"
  /* 10923 */ "qc.bgei\t\000"
  /* 10932 */ "qc.e.bgei\t\000"
  /* 10943 */ "qc.ligei\t\000"
  /* 10953 */ "qc.mvgei\t\000"
  /* 10963 */ "qc.bnei\t\000"
  /* 10972 */ "qc.e.bnei\t\000"
  /* 10983 */ "qc.linei\t\000"
  /* 10993 */ "qc.selectinei\t\000"
  /* 11008 */ "qc.selectnei\t\000"
  /* 11022 */ "qc.mvnei\t\000"
  /* 11032 */ "qc.li\t\000"
  /* 11039 */ "qc.e.li\t\000"
  /* 11048 */ "c.slli\t\000"
  /* 11056 */ "wslli\t\000"
  /* 11063 */ "c.srli\t\000"
  /* 11071 */ "nsrli\t\000"
  /* 11078 */ "vsetivli\t\000"
  /* 11088 */ "vsetvli\t\000"
  /* 11097 */ "aes32dsmi\t\000"
  /* 11108 */ "aes32esmi\t\000"
  /* 11119 */ "qc.lwmi\t\000"
  /* 11128 */ "qc.swmi\t\000"
  /* 11137 */ "qc.setwmi\t\000"
  /* 11148 */ "qc.wrapi\t\000"
  /* 11158 */ "nclipi\t\000"
  /* 11166 */ "qc.beqi\t\000"
  /* 11175 */ "qc.e.beqi\t\000"
  /* 11186 */ "qc.lieqi\t\000"
  /* 11196 */ "qc.selectieqi\t\000"
  /* 11211 */ "qc.selecteqi\t\000"
  /* 11225 */ "qc.mveqi\t\000"
  /* 11235 */ "srari\t\000"
  /* 11242 */ "nsari\t\000"
  /* 11249 */ "qc.insbri\t\000"
  /* 11260 */ "bclri\t\000"
  /* 11267 */ "qc.e.ori\t\000"
  /* 11277 */ "rori\t\000"
  /* 11283 */ "qc.e.xori\t\000"
  /* 11294 */ "nclipri\t\000"
  /* 11303 */ "th.srri\t\000"
  /* 11312 */ "qc.csrrwri\t\000"
  /* 11324 */ "aes32dsi\t\000"
  /* 11334 */ "aes32esi\t\000"
  /* 11344 */ "csrrsi\t\000"
  /* 11352 */ "usati\t\000"
  /* 11359 */ "qc.c.bseti\t\000"
  /* 11371 */ "qc.blti\t\000"
  /* 11380 */ "qc.e.blti\t\000"
  /* 11391 */ "qc.lilti\t\000"
  /* 11401 */ "slti\t\000"
  /* 11407 */ "qc.mvlti\t\000"
  /* 11417 */ "qc.clrinti\t\000"
  /* 11429 */ "qc.setinti\t\000"
  /* 11441 */ "qc.c.bexti\t\000"
  /* 11453 */ "qc.bgeui\t\000"
  /* 11463 */ "qc.e.bgeui\t\000"
  /* 11475 */ "qc.ligeui\t\000"
  /* 11486 */ "qc.mvgeui\t\000"
  /* 11497 */ "c.lui\t\000"
  /* 11504 */ "qc.bltui\t\000"
  /* 11514 */ "qc.e.bltui\t\000"
  /* 11526 */ "qc.liltui\t\000"
  /* 11537 */ "qc.mvltui\t\000"
  /* 11548 */ "vaeskf1.vi\t\000"
  /* 11560 */ "vaeskf2.vi\t\000"
  /* 11572 */ "vssra.vi\t\000"
  /* 11582 */ "vsra.vi\t\000"
  /* 11591 */ "vrsub.vi\t\000"
  /* 11601 */ "vsm3c.vi\t\000"
  /* 11611 */ "vmadc.vi\t\000"
  /* 11621 */ "vsadd.vi\t\000"
  /* 11631 */ "vadd.vi\t\000"
  /* 11640 */ "vand.vi\t\000"
  /* 11649 */ "vmsge.vi\t\000"
  /* 11659 */ "vmsle.vi\t\000"
  /* 11669 */ "vmsne.vi\t\000"
  /* 11679 */ "vsm4k.vi\t\000"
  /* 11689 */ "vsll.vi\t\000"
  /* 11698 */ "vwsll.vi\t\000"
  /* 11708 */ "vssrl.vi\t\000"
  /* 11718 */ "vsrl.vi\t\000"
  /* 11727 */ "vslidedown.vi\t\000"
  /* 11742 */ "vslideup.vi\t\000"
  /* 11755 */ "vmseq.vi\t\000"
  /* 11765 */ "vrgather.vi\t\000"
  /* 11778 */ "vror.vi\t\000"
  /* 11787 */ "vor.vi\t\000"
  /* 11795 */ "vxor.vi\t\000"
  /* 11804 */ "vmsgt.vi\t\000"
  /* 11814 */ "vmslt.vi\t\000"
  /* 11824 */ "vsaddu.vi\t\000"
  /* 11835 */ "vmsgeu.vi\t\000"
  /* 11846 */ "vmsleu.vi\t\000"
  /* 11857 */ "vmsgtu.vi\t\000"
  /* 11868 */ "vmsltu.vi\t\000"
  /* 11879 */ "binvi\t\000"
  /* 11886 */ "vnsra.wi\t\000"
  /* 11896 */ "vnsrl.wi\t\000"
  /* 11906 */ "vnclip.wi\t\000"
  /* 11917 */ "vnclipu.wi\t\000"
  /* 11929 */ "csrrwi\t\000"
  /* 11937 */ "c.j\t\000"
  /* 11942 */ "qc.e.j\t\000"
  /* 11950 */ "cv.subrotmj\t\000"
  /* 11963 */ "cv.cplxconj\t\000"
  /* 11976 */ "cv.pack\t\000"
  /* 11985 */ "c.sspopchk\t\000"
  /* 11997 */ "sf.vsettk\t\000"
  /* 12008 */ "fcvt.d.l\t\000"
  /* 12018 */ "fcvt.h.l\t\000"
  /* 12028 */ "fcvt.q.l\t\000"
  /* 12038 */ "fcvt.s.l\t\000"
  /* 12048 */ "sha512sig0l\t\000"
  /* 12061 */ "sha512sig1l\t\000"
  /* 12074 */ "c.jal\t\000"
  /* 12081 */ "qc.e.jal\t\000"
  /* 12091 */ "cbo.inval\t\000"
  /* 12102 */ "tail\t\000"
  /* 12108 */ "call\t\000"
  /* 12114 */ "wsll\t\000"
  /* 12120 */ "rol\t\000"
  /* 12125 */ "amoadd.b.rl\t\000"
  /* 12138 */ "amoand.b.rl\t\000"
  /* 12151 */ "amomin.b.rl\t\000"
  /* 12164 */ "amoswap.b.rl\t\000"
  /* 12178 */ "amoor.b.rl\t\000"
  /* 12190 */ "amoxor.b.rl\t\000"
  /* 12203 */ "amocas.b.rl\t\000"
  /* 12216 */ "amominu.b.rl\t\000"
  /* 12230 */ "amomaxu.b.rl\t\000"
  /* 12244 */ "amomax.b.rl\t\000"
  /* 12257 */ "sb.rl\t\000"
  /* 12264 */ "sc.d.rl\t\000"
  /* 12273 */ "amoadd.d.rl\t\000"
  /* 12286 */ "amoand.d.rl\t\000"
  /* 12299 */ "amomin.d.rl\t\000"
  /* 12312 */ "ssamoswap.d.rl\t\000"
  /* 12328 */ "lr.d.rl\t\000"
  /* 12337 */ "amoor.d.rl\t\000"
  /* 12349 */ "amoxor.d.rl\t\000"
  /* 12362 */ "amocas.d.rl\t\000"
  /* 12375 */ "amominu.d.rl\t\000"
  /* 12389 */ "amomaxu.d.rl\t\000"
  /* 12403 */ "amomax.d.rl\t\000"
  /* 12416 */ "sd.rl\t\000"
  /* 12423 */ "amoadd.h.rl\t\000"
  /* 12436 */ "amoand.h.rl\t\000"
  /* 12449 */ "amomin.h.rl\t\000"
  /* 12462 */ "amoswap.h.rl\t\000"
  /* 12476 */ "amoor.h.rl\t\000"
  /* 12488 */ "amoxor.h.rl\t\000"
  /* 12501 */ "amocas.h.rl\t\000"
  /* 12514 */ "amominu.h.rl\t\000"
  /* 12528 */ "amomaxu.h.rl\t\000"
  /* 12542 */ "amomax.h.rl\t\000"
  /* 12555 */ "sh.rl\t\000"
  /* 12562 */ "amocas.q.rl\t\000"
  /* 12575 */ "sc.w.rl\t\000"
  /* 12584 */ "amoadd.w.rl\t\000"
  /* 12597 */ "amoand.w.rl\t\000"
  /* 12610 */ "amomin.w.rl\t\000"
  /* 12623 */ "ssamoswap.w.rl\t\000"
  /* 12639 */ "lr.w.rl\t\000"
  /* 12648 */ "amoor.w.rl\t\000"
  /* 12660 */ "amoxor.w.rl\t\000"
  /* 12673 */ "amocas.w.rl\t\000"
  /* 12686 */ "amominu.w.rl\t\000"
  /* 12700 */ "amomaxu.w.rl\t\000"
  /* 12714 */ "amomax.w.rl\t\000"
  /* 12727 */ "sw.rl\t\000"
  /* 12734 */ "amoadd.b.aqrl\t\000"
  /* 12749 */ "amoand.b.aqrl\t\000"
  /* 12764 */ "amomin.b.aqrl\t\000"
  /* 12779 */ "amoswap.b.aqrl\t\000"
  /* 12795 */ "amoor.b.aqrl\t\000"
  /* 12809 */ "amoxor.b.aqrl\t\000"
  /* 12824 */ "amocas.b.aqrl\t\000"
  /* 12839 */ "amominu.b.aqrl\t\000"
  /* 12855 */ "amomaxu.b.aqrl\t\000"
  /* 12871 */ "amomax.b.aqrl\t\000"
  /* 12886 */ "lb.aqrl\t\000"
  /* 12895 */ "sb.aqrl\t\000"
  /* 12904 */ "sc.d.aqrl\t\000"
  /* 12915 */ "amoadd.d.aqrl\t\000"
  /* 12930 */ "amoand.d.aqrl\t\000"
  /* 12945 */ "amomin.d.aqrl\t\000"
  /* 12960 */ "ssamoswap.d.aqrl\t\000"
  /* 12978 */ "lr.d.aqrl\t\000"
  /* 12989 */ "amoor.d.aqrl\t\000"
  /* 13003 */ "amoxor.d.aqrl\t\000"
  /* 13018 */ "amocas.d.aqrl\t\000"
  /* 13033 */ "amominu.d.aqrl\t\000"
  /* 13049 */ "amomaxu.d.aqrl\t\000"
  /* 13065 */ "amomax.d.aqrl\t\000"
  /* 13080 */ "ld.aqrl\t\000"
  /* 13089 */ "sd.aqrl\t\000"
  /* 13098 */ "amoadd.h.aqrl\t\000"
  /* 13113 */ "amoand.h.aqrl\t\000"
  /* 13128 */ "amomin.h.aqrl\t\000"
  /* 13143 */ "amoswap.h.aqrl\t\000"
  /* 13159 */ "amoor.h.aqrl\t\000"
  /* 13173 */ "amoxor.h.aqrl\t\000"
  /* 13188 */ "amocas.h.aqrl\t\000"
  /* 13203 */ "amominu.h.aqrl\t\000"
  /* 13219 */ "amomaxu.h.aqrl\t\000"
  /* 13235 */ "amomax.h.aqrl\t\000"
  /* 13250 */ "lh.aqrl\t\000"
  /* 13259 */ "sh.aqrl\t\000"
  /* 13268 */ "amocas.q.aqrl\t\000"
  /* 13283 */ "sc.w.aqrl\t\000"
  /* 13294 */ "amoadd.w.aqrl\t\000"
  /* 13309 */ "amoand.w.aqrl\t\000"
  /* 13324 */ "amomin.w.aqrl\t\000"
  /* 13339 */ "ssamoswap.w.aqrl\t\000"
  /* 13357 */ "lr.w.aqrl\t\000"
  /* 13368 */ "amoor.w.aqrl\t\000"
  /* 13382 */ "amoxor.w.aqrl\t\000"
  /* 13397 */ "amocas.w.aqrl\t\000"
  /* 13412 */ "amominu.w.aqrl\t\000"
  /* 13428 */ "amomaxu.w.aqrl\t\000"
  /* 13444 */ "amomax.w.aqrl\t\000"
  /* 13459 */ "lw.aqrl\t\000"
  /* 13468 */ "sw.aqrl\t\000"
  /* 13477 */ "nsrl\t\000"
  /* 13483 */ "th.addsl\t\000"
  /* 13493 */ "c.mul\t\000"
  /* 13500 */ "clmul\t\000"
  /* 13507 */ "wmul\t\000"
  /* 13513 */ "vsetvl\t\000"
  /* 13521 */ "qc.c.syncwl\t\000"
  /* 13534 */ "qc.syncwl\t\000"
  /* 13545 */ "viota.m\t\000"
  /* 13554 */ "vmsbf.m\t\000"
  /* 13563 */ "vmsif.m\t\000"
  /* 13572 */ "vmsof.m\t\000"
  /* 13581 */ "vcpop.m\t\000"
  /* 13590 */ "vfirst.m\t\000"
  /* 13600 */ "rem\t\000"
  /* 13605 */ "vfmerge.vfm\t\000"
  /* 13618 */ "aes64im\t\000"
  /* 13627 */ "vmadc.vim\t\000"
  /* 13638 */ "vadc.vim\t\000"
  /* 13648 */ "vmerge.vim\t\000"
  /* 13660 */ "vmand.mm\t\000"
  /* 13670 */ "vmnand.mm\t\000"
  /* 13681 */ "vmandn.mm\t\000"
  /* 13692 */ "vmorn.mm\t\000"
  /* 13702 */ "vmor.mm\t\000"
  /* 13711 */ "vmnor.mm\t\000"
  /* 13721 */ "vmxnor.mm\t\000"
  /* 13732 */ "vmxor.mm\t\000"
  /* 13742 */ "cv.bneimm\t\000"
  /* 13753 */ "cv.beqimm\t\000"
  /* 13764 */ "qc.norm\t\000"
  /* 13773 */ "aes64dsm\t\000"
  /* 13783 */ "aes64esm\t\000"
  /* 13793 */ "nds.ffmism\t\000"
  /* 13805 */ "nds.flmism\t\000"
  /* 13817 */ "nds.ffzmism\t\000"
  /* 13830 */ "sf.vsettm\t\000"
  /* 13841 */ "vcompress.vm\t\000"
  /* 13855 */ "mvm\t\000"
  /* 13860 */ "vmsbc.vvm\t\000"
  /* 13871 */ "vsbc.vvm\t\000"
  /* 13881 */ "vmadc.vvm\t\000"
  /* 13892 */ "vadc.vvm\t\000"
  /* 13902 */ "vmerge.vvm\t\000"
  /* 13914 */ "qc.lwm\t\000"
  /* 13922 */ "qc.swm\t\000"
  /* 13930 */ "qc.setwm\t\000"
  /* 13940 */ "vmsbc.vxm\t\000"
  /* 13951 */ "vsbc.vxm\t\000"
  /* 13961 */ "vmadc.vxm\t\000"
  /* 13972 */ "vadc.vxm\t\000"
  /* 13982 */ "vmerge.vxm\t\000"
  /* 13994 */ "cbo.clean\t\000"
  /* 14005 */ "cv.subn\t\000"
  /* 14014 */ "vt.maskcn\t\000"
  /* 14025 */ "cv.addn\t\000"
  /* 14034 */ "andn\t\000"
  /* 14040 */ "cv.min\t\000"
  /* 14048 */ "mvmn\t\000"
  /* 14054 */ "c.addi4spn\t\000"
  /* 14066 */ "cv.subrn\t\000"
  /* 14076 */ "cv.addrn\t\000"
  /* 14086 */ "orn\t\000"
  /* 14091 */ "cv.macsrn\t\000"
  /* 14102 */ "cv.machhsrn\t\000"
  /* 14115 */ "cv.mulhhsrn\t\000"
  /* 14128 */ "cv.mulsrn\t\000"
  /* 14139 */ "cv.suburn\t\000"
  /* 14150 */ "cv.macurn\t\000"
  /* 14161 */ "cv.addurn\t\000"
  /* 14172 */ "cv.machhurn\t\000"
  /* 14185 */ "cv.mulhhurn\t\000"
  /* 14198 */ "cv.mulurn\t\000"
  /* 14209 */ "cv.macsn\t\000"
  /* 14219 */ "cv.machhsn\t\000"
  /* 14231 */ "cv.mulhhsn\t\000"
  /* 14243 */ "cv.mulsn\t\000"
  /* 14253 */ "sf.vsettn\t\000"
  /* 14264 */ "cv.subun\t\000"
  /* 14274 */ "cv.macun\t\000"
  /* 14284 */ "cv.addun\t\000"
  /* 14294 */ "cv.machhun\t\000"
  /* 14306 */ "cv.mulhhun\t\000"
  /* 14318 */ "cv.mulun\t\000"
  /* 14328 */ "qc.clo\t\000"
  /* 14336 */ "cbo.zero\t\000"
  /* 14346 */ "qc.cto\t\000"
  /* 14354 */ "unzip16p\t\000"
  /* 14364 */ "wzip16p\t\000"
  /* 14373 */ "unzip8p\t\000"
  /* 14382 */ "wzip8p\t\000"
  /* 14390 */ "qc.wrap\t\000"
  /* 14399 */ "mips.ldp\t\000"
  /* 14409 */ "ssrdp\t\000"
  /* 14416 */ "mips.sdp\t\000"
  /* 14426 */ "qc.cm.pushfp\t\000"
  /* 14440 */ "nds.lbgp\t\000"
  /* 14450 */ "nds.sbgp\t\000"
  /* 14460 */ "nds.ldgp\t\000"
  /* 14470 */ "nds.sdgp\t\000"
  /* 14480 */ "nds.lhgp\t\000"
  /* 14490 */ "nds.shgp\t\000"
  /* 14500 */ "nds.addigp\t\000"
  /* 14512 */ "nds.lbugp\t\000"
  /* 14523 */ "nds.lhugp\t\000"
  /* 14534 */ "nds.lwugp\t\000"
  /* 14545 */ "nds.lwgp\t\000"
  /* 14555 */ "nds.swgp\t\000"
  /* 14565 */ "unzip16hp\t\000"
  /* 14576 */ "unzip8hp\t\000"
  /* 14586 */ "cv.clip\t\000"
  /* 14595 */ "nclip\t\000"
  /* 14602 */ "unzip\t\000"
  /* 14609 */ "jump\t\000"
  /* 14615 */ "c.nop\t\000"
  /* 14622 */ "qc.cm.pop\t\000"
  /* 14633 */ "cpop\t\000"
  /* 14639 */ "c.addi16sp\t\000"
  /* 14651 */ "qk.c.sbsp\t\000"
  /* 14662 */ "c.ldsp\t\000"
  /* 14670 */ "c.fldsp\t\000"
  /* 14679 */ "c.sdsp\t\000"
  /* 14687 */ "c.fsdsp\t\000"
  /* 14696 */ "qk.c.shsp\t\000"
  /* 14707 */ "qk.c.lbusp\t\000"
  /* 14719 */ "qk.c.lhusp\t\000"
  /* 14731 */ "c.lwsp\t\000"
  /* 14739 */ "c.flwsp\t\000"
  /* 14748 */ "c.swsp\t\000"
  /* 14756 */ "c.fswsp\t\000"
  /* 14765 */ "mips.lwp\t\000"
  /* 14775 */ "mips.swp\t\000"
  /* 14785 */ "fsub.q\t\000"
  /* 14793 */ "fmsub.q\t\000"
  /* 14802 */ "fnmsub.q\t\000"
  /* 14812 */ "fcvt.d.q\t\000"
  /* 14822 */ "fadd.q\t\000"
  /* 14830 */ "fmadd.q\t\000"
  /* 14839 */ "fnmadd.q\t\000"
  /* 14849 */ "fround.q\t\000"
  /* 14859 */ "fle.q\t\000"
  /* 14866 */ "vfncvt.sat.f.f.q\t\000"
  /* 14884 */ "vfncvt.f.f.q\t\000"
  /* 14898 */ "fli.q\t\000"
  /* 14905 */ "fsgnj.q\t\000"
  /* 14914 */ "fcvt.l.q\t\000"
  /* 14924 */ "fmul.q\t\000"
  /* 14932 */ "fminm.q\t\000"
  /* 14941 */ "fmaxm.q\t\000"
  /* 14950 */ "fmin.q\t\000"
  /* 14958 */ "fsgnjn.q\t\000"
  /* 14968 */ "feq.q\t\000"
  /* 14975 */ "fleq.q\t\000"
  /* 14983 */ "fltq.q\t\000"
  /* 14991 */ "fcvt.s.q\t\000"
  /* 15001 */ "amocas.q\t\000"
  /* 15011 */ "fclass.q\t\000"
  /* 15021 */ "flt.q\t\000"
  /* 15028 */ "fsqrt.q\t\000"
  /* 15037 */ "fcvt.lu.q\t\000"
  /* 15048 */ "fcvt.wu.q\t\000"
  /* 15059 */ "fdiv.q\t\000"
  /* 15067 */ "fcvt.w.q\t\000"
  /* 15077 */ "fmvh.x.q\t\000"
  /* 15087 */ "fmax.q\t\000"
  /* 15095 */ "fsgnjx.q\t\000"
  /* 15105 */ "froundnx.q\t\000"
  /* 15117 */ "amoadd.b.aq\t\000"
  /* 15130 */ "amoand.b.aq\t\000"
  /* 15143 */ "amomin.b.aq\t\000"
  /* 15156 */ "amoswap.b.aq\t\000"
  /* 15170 */ "amoor.b.aq\t\000"
  /* 15182 */ "amoxor.b.aq\t\000"
  /* 15195 */ "amocas.b.aq\t\000"
  /* 15208 */ "amominu.b.aq\t\000"
  /* 15222 */ "amomaxu.b.aq\t\000"
  /* 15236 */ "amomax.b.aq\t\000"
  /* 15249 */ "lb.aq\t\000"
  /* 15256 */ "sc.d.aq\t\000"
  /* 15265 */ "amoadd.d.aq\t\000"
  /* 15278 */ "amoand.d.aq\t\000"
  /* 15291 */ "amomin.d.aq\t\000"
  /* 15304 */ "ssamoswap.d.aq\t\000"
  /* 15320 */ "lr.d.aq\t\000"
  /* 15329 */ "amoor.d.aq\t\000"
  /* 15341 */ "amoxor.d.aq\t\000"
  /* 15354 */ "amocas.d.aq\t\000"
  /* 15367 */ "amominu.d.aq\t\000"
  /* 15381 */ "amomaxu.d.aq\t\000"
  /* 15395 */ "amomax.d.aq\t\000"
  /* 15408 */ "ld.aq\t\000"
  /* 15415 */ "amoadd.h.aq\t\000"
  /* 15428 */ "amoand.h.aq\t\000"
  /* 15441 */ "amomin.h.aq\t\000"
  /* 15454 */ "amoswap.h.aq\t\000"
  /* 15468 */ "amoor.h.aq\t\000"
  /* 15480 */ "amoxor.h.aq\t\000"
  /* 15493 */ "amocas.h.aq\t\000"
  /* 15506 */ "amominu.h.aq\t\000"
  /* 15520 */ "amomaxu.h.aq\t\000"
  /* 15534 */ "amomax.h.aq\t\000"
  /* 15547 */ "lh.aq\t\000"
  /* 15554 */ "amocas.q.aq\t\000"
  /* 15567 */ "sc.w.aq\t\000"
  /* 15576 */ "amoadd.w.aq\t\000"
  /* 15589 */ "amoand.w.aq\t\000"
  /* 15602 */ "amomin.w.aq\t\000"
  /* 15615 */ "ssamoswap.w.aq\t\000"
  /* 15631 */ "lr.w.aq\t\000"
  /* 15640 */ "amoor.w.aq\t\000"
  /* 15652 */ "amoxor.w.aq\t\000"
  /* 15665 */ "amocas.w.aq\t\000"
  /* 15678 */ "amominu.w.aq\t\000"
  /* 15692 */ "amomaxu.w.aq\t\000"
  /* 15706 */ "amomax.w.aq\t\000"
  /* 15719 */ "lw.aq\t\000"
  /* 15726 */ "beq\t\000"
  /* 15731 */ "qc.selectiieq\t\000"
  /* 15746 */ "qc.lieq\t\000"
  /* 15755 */ "qc.selectieq\t\000"
  /* 15769 */ "mseq\t\000"
  /* 15775 */ "qc.mveq\t\000"
  /* 15784 */ "flq\t\000"
  /* 15789 */ "mulq\t\000"
  /* 15795 */ "fsq\t\000"
  /* 15800 */ "prefetch.r\t\000"
  /* 15812 */ "cv.cplxmul.r\t\000"
  /* 15826 */ "sha512sum0r\t\000"
  /* 15839 */ "sha512sum1r\t\000"
  /* 15852 */ "sshar\t\000"
  /* 15859 */ "nsrar\t\000"
  /* 15866 */ "qc.insbr\t\000"
  /* 15876 */ "qc.c.syncr\t\000"
  /* 15888 */ "qc.syncr\t\000"
  /* 15898 */ "qc.extdr\t\000"
  /* 15908 */ "qc.insbhr\t\000"
  /* 15919 */ "mulhr\t\000"
  /* 15926 */ "qc.c.dir\t\000"
  /* 15936 */ "qc.c.eir\t\000"
  /* 15946 */ "c.jr\t\000"
  /* 15952 */ "c.jalr\t\000"
  /* 15960 */ "cv.bclr\t\000"
  /* 15969 */ "clmulr\t\000"
  /* 15977 */ "cv.subnr\t\000"
  /* 15987 */ "cv.addnr\t\000"
  /* 15997 */ "cv.subrnr\t\000"
  /* 16008 */ "cv.addrnr\t\000"
  /* 16019 */ "cv.suburnr\t\000"
  /* 16031 */ "cv.addurnr\t\000"
  /* 16043 */ "cv.subunr\t\000"
  /* 16054 */ "cv.addunr\t\000"
  /* 16065 */ "c.or\t\000"
  /* 16071 */ "xnor\t\000"
  /* 16077 */ "cv.ror\t\000"
  /* 16085 */ "c.xor\t\000"
  /* 16092 */ "qc.insbpr\t\000"
  /* 16103 */ "qc.extdpr\t\000"
  /* 16114 */ "cv.clipr\t\000"
  /* 16124 */ "nclipr\t\000"
  /* 16132 */ "qc.extdupr\t\000"
  /* 16144 */ "mulqr\t\000"
  /* 16151 */ "cv.bclrr\t\000"
  /* 16161 */ "cv.extractr\t\000"
  /* 16174 */ "cv.bsetr\t\000"
  /* 16184 */ "cv.insertr\t\000"
  /* 16196 */ "qc.extdur\t\000"
  /* 16207 */ "cv.clipur\t\000"
  /* 16218 */ "cv.extractur\t\000"
  /* 16232 */ "qc.csrrwr\t\000"
  /* 16243 */ "nds.fcvt.bf16.s\t\000"
  /* 16260 */ "nds.vfncvt.bf16.s\t\000"
  /* 16279 */ "fsub.s\t\000"
  /* 16287 */ "fmsub.s\t\000"
  /* 16296 */ "fnmsub.s\t\000"
  /* 16306 */ "fcvt.d.s\t\000"
  /* 16316 */ "fadd.s\t\000"
  /* 16324 */ "fmadd.s\t\000"
  /* 16333 */ "fnmadd.s\t\000"
  /* 16343 */ "fround.s\t\000"
  /* 16353 */ "fle.s\t\000"
  /* 16360 */ "vfmv.f.s\t\000"
  /* 16370 */ "fcvt.h.s\t\000"
  /* 16380 */ "fli.s\t\000"
  /* 16387 */ "fsgnj.s\t\000"
  /* 16396 */ "fcvt.l.s\t\000"
  /* 16406 */ "fmul.s\t\000"
  /* 16414 */ "fminm.s\t\000"
  /* 16423 */ "fmaxm.s\t\000"
  /* 16432 */ "fmin.s\t\000"
  /* 16440 */ "fsgnjn.s\t\000"
  /* 16450 */ "fcvt.q.s\t\000"
  /* 16460 */ "feq.s\t\000"
  /* 16467 */ "fleq.s\t\000"
  /* 16475 */ "fltq.s\t\000"
  /* 16483 */ "sf.mm.s.s\t\000"
  /* 16494 */ "fclass.s\t\000"
  /* 16504 */ "flt.s\t\000"
  /* 16511 */ "fsqrt.s\t\000"
  /* 16520 */ "sf.mm.u.s\t\000"
  /* 16531 */ "fcvt.lu.s\t\000"
  /* 16542 */ "fcvt.wu.s\t\000"
  /* 16553 */ "fdiv.s\t\000"
  /* 16561 */ "fcvt.w.s\t\000"
  /* 16571 */ "vmv.x.s\t\000"
  /* 16580 */ "fmax.s\t\000"
  /* 16588 */ "fsgnjx.s\t\000"
  /* 16598 */ "froundnx.s\t\000"
  /* 16610 */ "qc.cm.mva01s\t\000"
  /* 16624 */ "th.sfence.vmas\t\000"
  /* 16640 */ "pwsla.bs\t\000"
  /* 16650 */ "pnsra.bs\t\000"
  /* 16660 */ "psra.bs\t\000"
  /* 16669 */ "padd.bs\t\000"
  /* 16678 */ "psll.bs\t\000"
  /* 16687 */ "pwsll.bs\t\000"
  /* 16697 */ "pnsrl.bs\t\000"
  /* 16707 */ "psrl.bs\t\000"
  /* 16716 */ "predsum.bs\t\000"
  /* 16728 */ "pnclip.bs\t\000"
  /* 16739 */ "pnsrar.bs\t\000"
  /* 16750 */ "pnclipr.bs\t\000"
  /* 16762 */ "predsumu.bs\t\000"
  /* 16775 */ "pnclipu.bs\t\000"
  /* 16787 */ "pnclipru.bs\t\000"
  /* 16800 */ "cv.abs\t\000"
  /* 16808 */ "nds.bbs\t\000"
  /* 16817 */ "psra.dbs\t\000"
  /* 16827 */ "padd.dbs\t\000"
  /* 16837 */ "psll.dbs\t\000"
  /* 16847 */ "psrl.dbs\t\000"
  /* 16857 */ "predsum.dbs\t\000"
  /* 16870 */ "predsumu.dbs\t\000"
  /* 16884 */ "cv.extbs\t\000"
  /* 16894 */ "aes64ds\t\000"
  /* 16903 */ "aes64es\t\000"
  /* 16912 */ "pssha.hs\t\000"
  /* 16922 */ "pwsla.hs\t\000"
  /* 16932 */ "pnsra.hs\t\000"
  /* 16942 */ "psra.hs\t\000"
  /* 16951 */ "padd.hs\t\000"
  /* 16960 */ "psll.hs\t\000"
  /* 16969 */ "pwsll.hs\t\000"
  /* 16979 */ "pnsrl.hs\t\000"
  /* 16989 */ "psrl.hs\t\000"
  /* 16998 */ "predsum.hs\t\000"
  /* 17010 */ "pnclip.hs\t\000"
  /* 17021 */ "psshar.hs\t\000"
  /* 17032 */ "pnsrar.hs\t\000"
  /* 17043 */ "pnclipr.hs\t\000"
  /* 17055 */ "predsumu.hs\t\000"
  /* 17068 */ "pnclipu.hs\t\000"
  /* 17080 */ "pnclipru.hs\t\000"
  /* 17093 */ "pssha.dhs\t\000"
  /* 17104 */ "psra.dhs\t\000"
  /* 17114 */ "padd.dhs\t\000"
  /* 17124 */ "psll.dhs\t\000"
  /* 17134 */ "psrl.dhs\t\000"
  /* 17144 */ "predsum.dhs\t\000"
  /* 17157 */ "psshar.dhs\t\000"
  /* 17169 */ "predsumu.dhs\t\000"
  /* 17183 */ "cv.exths\t\000"
  /* 17193 */ "sm4ks\t\000"
  /* 17200 */ "cls\t\000"
  /* 17205 */ "th.muls\t\000"
  /* 17214 */ "nds.bfos\t\000"
  /* 17224 */ "csrrs\t\000"
  /* 17231 */ "smt.vmadot1us\t\000"
  /* 17246 */ "smt.vmadot2us\t\000"
  /* 17261 */ "smt.vmadot3us\t\000"
  /* 17276 */ "smt.vmadotus\t\000"
  /* 17290 */ "vredand.vs\t\000"
  /* 17302 */ "vaesdf.vs\t\000"
  /* 17313 */ "vaesef.vs\t\000"
  /* 17324 */ "vghsh.vs\t\000"
  /* 17334 */ "vgmul.vs\t\000"
  /* 17344 */ "vaesdm.vs\t\000"
  /* 17355 */ "vaesem.vs\t\000"
  /* 17366 */ "vredsum.vs\t\000"
  /* 17378 */ "vwredsum.vs\t\000"
  /* 17391 */ "vfredosum.vs\t\000"
  /* 17405 */ "vfwredosum.vs\t\000"
  /* 17420 */ "vfredusum.vs\t\000"
  /* 17434 */ "vfwredusum.vs\t\000"
  /* 17449 */ "vfredmin.vs\t\000"
  /* 17462 */ "vredmin.vs\t\000"
  /* 17474 */ "vsm4r.vs\t\000"
  /* 17484 */ "vredor.vs\t\000"
  /* 17495 */ "vredxor.vs\t\000"
  /* 17507 */ "vwredsumu.vs\t\000"
  /* 17521 */ "vredminu.vs\t\000"
  /* 17534 */ "vredmaxu.vs\t\000"
  /* 17547 */ "vfredmax.vs\t\000"
  /* 17560 */ "vredmax.vs\t\000"
  /* 17572 */ "vaesz.vs\t\000"
  /* 17582 */ "pssha.ws\t\000"
  /* 17592 */ "psra.ws\t\000"
  /* 17601 */ "padd.ws\t\000"
  /* 17610 */ "psll.ws\t\000"
  /* 17619 */ "psrl.ws\t\000"
  /* 17628 */ "predsum.ws\t\000"
  /* 17640 */ "psshar.ws\t\000"
  /* 17651 */ "predsumu.ws\t\000"
  /* 17664 */ "pssha.dws\t\000"
  /* 17675 */ "psra.dws\t\000"
  /* 17685 */ "padd.dws\t\000"
  /* 17695 */ "psll.dws\t\000"
  /* 17705 */ "psrl.dws\t\000"
  /* 17715 */ "psshar.dws\t\000"
  /* 17727 */ "sf.vtzero.t\t\000"
  /* 17740 */ "sf.vtmv.v.t\t\000"
  /* 17753 */ "qc.subsat\t\000"
  /* 17764 */ "qc.addsat\t\000"
  /* 17775 */ "qc.shlsat\t\000"
  /* 17786 */ "qc.subusat\t\000"
  /* 17798 */ "qc.addusat\t\000"
  /* 17810 */ "qc.shlusat\t\000"
  /* 17822 */ "cv.extract\t\000"
  /* 17834 */ "qc.cm.popret\t\000"
  /* 17848 */ "cv.bset\t\000"
  /* 17857 */ "cm.jt\t\000"
  /* 17864 */ "cm.jalt\t\000"
  /* 17873 */ "blt\t\000"
  /* 17878 */ "qc.lilt\t\000"
  /* 17887 */ "mslt\t\000"
  /* 17893 */ "qc.mvlt\t\000"
  /* 17902 */ "cv.cnt\t\000"
  /* 17910 */ "qc.c.clrint\t\000"
  /* 17923 */ "qc.c.setint\t\000"
  /* 17936 */ "smt.vmadot\t\000"
  /* 17948 */ "c.not\t\000"
  /* 17955 */ "cv.insert\t\000"
  /* 17966 */ "th.tst\t\000"
  /* 17974 */ "qc.ext\t\000"
  /* 17982 */ "th.ext\t\000"
  /* 17990 */ "bext\t\000"
  /* 17996 */ "sf.mm.s.u\t\000"
  /* 18007 */ "sf.mm.u.u\t\000"
  /* 18018 */ "smt.vmadot1u\t\000"
  /* 18032 */ "smt.vmadot2u\t\000"
  /* 18046 */ "smt.vmadot3u\t\000"
  /* 18060 */ "wsubau\t\000"
  /* 18068 */ "waddau\t\000"
  /* 18076 */ "hlv.bu\t\000"
  /* 18084 */ "qk.c.lbu\t\000"
  /* 18094 */ "qc.e.lbu\t\000"
  /* 18104 */ "cv.lbu\t\000"
  /* 18112 */ "qc.lrbu\t\000"
  /* 18121 */ "th.lrbu\t\000"
  /* 18130 */ "th.lurbu\t\000"
  /* 18140 */ "asubu\t\000"
  /* 18147 */ "ssubu\t\000"
  /* 18154 */ "wsubu\t\000"
  /* 18161 */ "mhaccu\t\000"
  /* 18169 */ "wmaccu\t\000"
  /* 18177 */ "mhraccu\t\000"
  /* 18186 */ "aaddu\t\000"
  /* 18193 */ "saddu\t\000"
  /* 18200 */ "waddu\t\000"
  /* 18207 */ "qc.extdu\t\000"
  /* 18217 */ "bgeu\t\000"
  /* 18223 */ "qc.ligeu\t\000"
  /* 18233 */ "qc.mvgeu\t\000"
  /* 18243 */ "cv.sleu\t\000"
  /* 18252 */ "qc.normeu\t\000"
  /* 18263 */ "hlv.hu\t\000"
  /* 18271 */ "hlvx.hu\t\000"
  /* 18280 */ "qk.c.lhu\t\000"
  /* 18290 */ "qc.e.lhu\t\000"
  /* 18300 */ "cv.lhu\t\000"
  /* 18308 */ "mulhu\t\000"
  /* 18315 */ "qc.lrhu\t\000"
  /* 18324 */ "th.lrhu\t\000"
  /* 18333 */ "th.lurhu\t\000"
  /* 18343 */ "nclipiu\t\000"
  /* 18352 */ "nclipriu\t\000"
  /* 18362 */ "sltiu\t\000"
  /* 18369 */ "fcvt.d.lu\t\000"
  /* 18380 */ "fcvt.h.lu\t\000"
  /* 18391 */ "fcvt.q.lu\t\000"
  /* 18402 */ "fcvt.s.lu\t\000"
  /* 18413 */ "wmulu\t\000"
  /* 18420 */ "remu\t\000"
  /* 18426 */ "qc.normu\t\000"
  /* 18436 */ "cv.minu\t\000"
  /* 18445 */ "cv.clipu\t\000"
  /* 18455 */ "nclipu\t\000"
  /* 18463 */ "mulhru\t\000"
  /* 18471 */ "nclipru\t\000"
  /* 18480 */ "smt.vmadot1su\t\000"
  /* 18495 */ "smt.vmadot2su\t\000"
  /* 18510 */ "smt.vmadot3su\t\000"
  /* 18525 */ "mhaccsu\t\000"
  /* 18534 */ "wmaccsu\t\000"
  /* 18543 */ "mhraccsu\t\000"
  /* 18553 */ "mulhsu\t\000"
  /* 18561 */ "wmulsu\t\000"
  /* 18569 */ "cv.msu\t\000"
  /* 18577 */ "mulhrsu\t\000"
  /* 18586 */ "smt.vmadotsu\t\000"
  /* 18600 */ "cv.extractu\t\000"
  /* 18613 */ "bltu\t\000"
  /* 18619 */ "qc.liltu\t\000"
  /* 18629 */ "msltu\t\000"
  /* 18636 */ "qc.mvltu\t\000"
  /* 18646 */ "smt.vmadotu\t\000"
  /* 18659 */ "qc.c.extu\t\000"
  /* 18670 */ "qc.extu\t\000"
  /* 18679 */ "th.extu\t\000"
  /* 18688 */ "divu\t\000"
  /* 18694 */ "fcvt.d.wu\t\000"
  /* 18705 */ "fcvt.h.wu\t\000"
  /* 18716 */ "fcvt.q.wu\t\000"
  /* 18727 */ "fcvt.s.wu\t\000"
  /* 18738 */ "hlv.wu\t\000"
  /* 18746 */ "hlvx.wu\t\000"
  /* 18755 */ "lwu\t\000"
  /* 18760 */ "th.lrwu\t\000"
  /* 18769 */ "th.lurwu\t\000"
  /* 18779 */ "cv.maxu\t\000"
  /* 18788 */ "vlseg2e32.v\t\000"
  /* 18801 */ "vlsseg2e32.v\t\000"
  /* 18815 */ "vssseg2e32.v\t\000"
  /* 18829 */ "vsseg2e32.v\t\000"
  /* 18842 */ "vlseg3e32.v\t\000"
  /* 18855 */ "vlsseg3e32.v\t\000"
  /* 18869 */ "vssseg3e32.v\t\000"
  /* 18883 */ "vsseg3e32.v\t\000"
  /* 18896 */ "vlseg4e32.v\t\000"
  /* 18909 */ "vlsseg4e32.v\t\000"
  /* 18923 */ "vssseg4e32.v\t\000"
  /* 18937 */ "vsseg4e32.v\t\000"
  /* 18950 */ "vlseg5e32.v\t\000"
  /* 18963 */ "vlsseg5e32.v\t\000"
  /* 18977 */ "vssseg5e32.v\t\000"
  /* 18991 */ "vsseg5e32.v\t\000"
  /* 19004 */ "vlseg6e32.v\t\000"
  /* 19017 */ "vlsseg6e32.v\t\000"
  /* 19031 */ "vssseg6e32.v\t\000"
  /* 19045 */ "vsseg6e32.v\t\000"
  /* 19058 */ "vlseg7e32.v\t\000"
  /* 19071 */ "vlsseg7e32.v\t\000"
  /* 19085 */ "vssseg7e32.v\t\000"
  /* 19099 */ "vsseg7e32.v\t\000"
  /* 19112 */ "vlseg8e32.v\t\000"
  /* 19125 */ "vlsseg8e32.v\t\000"
  /* 19139 */ "vssseg8e32.v\t\000"
  /* 19153 */ "vsseg8e32.v\t\000"
  /* 19166 */ "vle32.v\t\000"
  /* 19175 */ "vl1re32.v\t\000"
  /* 19186 */ "vl2re32.v\t\000"
  /* 19197 */ "vl4re32.v\t\000"
  /* 19208 */ "vl8re32.v\t\000"
  /* 19219 */ "vlse32.v\t\000"
  /* 19229 */ "vsse32.v\t\000"
  /* 19239 */ "vse32.v\t\000"
  /* 19248 */ "vloxseg2ei32.v\t\000"
  /* 19264 */ "vsoxseg2ei32.v\t\000"
  /* 19280 */ "vluxseg2ei32.v\t\000"
  /* 19296 */ "vsuxseg2ei32.v\t\000"
  /* 19312 */ "vloxseg3ei32.v\t\000"
  /* 19328 */ "vsoxseg3ei32.v\t\000"
  /* 19344 */ "vluxseg3ei32.v\t\000"
  /* 19360 */ "vsuxseg3ei32.v\t\000"
  /* 19376 */ "vloxseg4ei32.v\t\000"
  /* 19392 */ "vsoxseg4ei32.v\t\000"
  /* 19408 */ "vluxseg4ei32.v\t\000"
  /* 19424 */ "vsuxseg4ei32.v\t\000"
  /* 19440 */ "vloxseg5ei32.v\t\000"
  /* 19456 */ "vsoxseg5ei32.v\t\000"
  /* 19472 */ "vluxseg5ei32.v\t\000"
  /* 19488 */ "vsuxseg5ei32.v\t\000"
  /* 19504 */ "vloxseg6ei32.v\t\000"
  /* 19520 */ "vsoxseg6ei32.v\t\000"
  /* 19536 */ "vluxseg6ei32.v\t\000"
  /* 19552 */ "vsuxseg6ei32.v\t\000"
  /* 19568 */ "vloxseg7ei32.v\t\000"
  /* 19584 */ "vsoxseg7ei32.v\t\000"
  /* 19600 */ "vluxseg7ei32.v\t\000"
  /* 19616 */ "vsuxseg7ei32.v\t\000"
  /* 19632 */ "vloxseg8ei32.v\t\000"
  /* 19648 */ "vsoxseg8ei32.v\t\000"
  /* 19664 */ "vluxseg8ei32.v\t\000"
  /* 19680 */ "vsuxseg8ei32.v\t\000"
  /* 19696 */ "vloxei32.v\t\000"
  /* 19708 */ "vsoxei32.v\t\000"
  /* 19720 */ "vluxei32.v\t\000"
  /* 19732 */ "vsuxei32.v\t\000"
  /* 19744 */ "vlseg2e64.v\t\000"
  /* 19757 */ "vlsseg2e64.v\t\000"
  /* 19771 */ "vssseg2e64.v\t\000"
  /* 19785 */ "vsseg2e64.v\t\000"
  /* 19798 */ "vlseg3e64.v\t\000"
  /* 19811 */ "vlsseg3e64.v\t\000"
  /* 19825 */ "vssseg3e64.v\t\000"
  /* 19839 */ "vsseg3e64.v\t\000"
  /* 19852 */ "vlseg4e64.v\t\000"
  /* 19865 */ "vlsseg4e64.v\t\000"
  /* 19879 */ "vssseg4e64.v\t\000"
  /* 19893 */ "vsseg4e64.v\t\000"
  /* 19906 */ "vlseg5e64.v\t\000"
  /* 19919 */ "vlsseg5e64.v\t\000"
  /* 19933 */ "vssseg5e64.v\t\000"
  /* 19947 */ "vsseg5e64.v\t\000"
  /* 19960 */ "vlseg6e64.v\t\000"
  /* 19973 */ "vlsseg6e64.v\t\000"
  /* 19987 */ "vssseg6e64.v\t\000"
  /* 20001 */ "vsseg6e64.v\t\000"
  /* 20014 */ "vlseg7e64.v\t\000"
  /* 20027 */ "vlsseg7e64.v\t\000"
  /* 20041 */ "vssseg7e64.v\t\000"
  /* 20055 */ "vsseg7e64.v\t\000"
  /* 20068 */ "vlseg8e64.v\t\000"
  /* 20081 */ "vlsseg8e64.v\t\000"
  /* 20095 */ "vssseg8e64.v\t\000"
  /* 20109 */ "vsseg8e64.v\t\000"
  /* 20122 */ "vle64.v\t\000"
  /* 20131 */ "vl1re64.v\t\000"
  /* 20142 */ "vl2re64.v\t\000"
  /* 20153 */ "vl4re64.v\t\000"
  /* 20164 */ "vl8re64.v\t\000"
  /* 20175 */ "vlse64.v\t\000"
  /* 20185 */ "vsse64.v\t\000"
  /* 20195 */ "vse64.v\t\000"
  /* 20204 */ "vloxseg2ei64.v\t\000"
  /* 20220 */ "vsoxseg2ei64.v\t\000"
  /* 20236 */ "vluxseg2ei64.v\t\000"
  /* 20252 */ "vsuxseg2ei64.v\t\000"
  /* 20268 */ "vloxseg3ei64.v\t\000"
  /* 20284 */ "vsoxseg3ei64.v\t\000"
  /* 20300 */ "vluxseg3ei64.v\t\000"
  /* 20316 */ "vsuxseg3ei64.v\t\000"
  /* 20332 */ "vloxseg4ei64.v\t\000"
  /* 20348 */ "vsoxseg4ei64.v\t\000"
  /* 20364 */ "vluxseg4ei64.v\t\000"
  /* 20380 */ "vsuxseg4ei64.v\t\000"
  /* 20396 */ "vloxseg5ei64.v\t\000"
  /* 20412 */ "vsoxseg5ei64.v\t\000"
  /* 20428 */ "vluxseg5ei64.v\t\000"
  /* 20444 */ "vsuxseg5ei64.v\t\000"
  /* 20460 */ "vloxseg6ei64.v\t\000"
  /* 20476 */ "vsoxseg6ei64.v\t\000"
  /* 20492 */ "vluxseg6ei64.v\t\000"
  /* 20508 */ "vsuxseg6ei64.v\t\000"
  /* 20524 */ "vloxseg7ei64.v\t\000"
  /* 20540 */ "vsoxseg7ei64.v\t\000"
  /* 20556 */ "vluxseg7ei64.v\t\000"
  /* 20572 */ "vsuxseg7ei64.v\t\000"
  /* 20588 */ "vloxseg8ei64.v\t\000"
  /* 20604 */ "vsoxseg8ei64.v\t\000"
  /* 20620 */ "vluxseg8ei64.v\t\000"
  /* 20636 */ "vsuxseg8ei64.v\t\000"
  /* 20652 */ "vloxei64.v\t\000"
  /* 20664 */ "vsoxei64.v\t\000"
  /* 20676 */ "vluxei64.v\t\000"
  /* 20688 */ "vsuxei64.v\t\000"
  /* 20700 */ "nds.vle4.v\t\000"
  /* 20712 */ "vlseg2e16.v\t\000"
  /* 20725 */ "vlsseg2e16.v\t\000"
  /* 20739 */ "vssseg2e16.v\t\000"
  /* 20753 */ "vsseg2e16.v\t\000"
  /* 20766 */ "vlseg3e16.v\t\000"
  /* 20779 */ "vlsseg3e16.v\t\000"
  /* 20793 */ "vssseg3e16.v\t\000"
  /* 20807 */ "vsseg3e16.v\t\000"
  /* 20820 */ "vlseg4e16.v\t\000"
  /* 20833 */ "vlsseg4e16.v\t\000"
  /* 20847 */ "vssseg4e16.v\t\000"
  /* 20861 */ "vsseg4e16.v\t\000"
  /* 20874 */ "vlseg5e16.v\t\000"
  /* 20887 */ "vlsseg5e16.v\t\000"
  /* 20901 */ "vssseg5e16.v\t\000"
  /* 20915 */ "vsseg5e16.v\t\000"
  /* 20928 */ "vlseg6e16.v\t\000"
  /* 20941 */ "vlsseg6e16.v\t\000"
  /* 20955 */ "vssseg6e16.v\t\000"
  /* 20969 */ "vsseg6e16.v\t\000"
  /* 20982 */ "vlseg7e16.v\t\000"
  /* 20995 */ "vlsseg7e16.v\t\000"
  /* 21009 */ "vssseg7e16.v\t\000"
  /* 21023 */ "vsseg7e16.v\t\000"
  /* 21036 */ "vlseg8e16.v\t\000"
  /* 21049 */ "vlsseg8e16.v\t\000"
  /* 21063 */ "vssseg8e16.v\t\000"
  /* 21077 */ "vsseg8e16.v\t\000"
  /* 21090 */ "vle16.v\t\000"
  /* 21099 */ "vl1re16.v\t\000"
  /* 21110 */ "vl2re16.v\t\000"
  /* 21121 */ "vl4re16.v\t\000"
  /* 21132 */ "vl8re16.v\t\000"
  /* 21143 */ "vlse16.v\t\000"
  /* 21153 */ "vsse16.v\t\000"
  /* 21163 */ "vse16.v\t\000"
  /* 21172 */ "vloxseg2ei16.v\t\000"
  /* 21188 */ "vsoxseg2ei16.v\t\000"
  /* 21204 */ "vluxseg2ei16.v\t\000"
  /* 21220 */ "vsuxseg2ei16.v\t\000"
  /* 21236 */ "vloxseg3ei16.v\t\000"
  /* 21252 */ "vsoxseg3ei16.v\t\000"
  /* 21268 */ "vluxseg3ei16.v\t\000"
  /* 21284 */ "vsuxseg3ei16.v\t\000"
  /* 21300 */ "vloxseg4ei16.v\t\000"
  /* 21316 */ "vsoxseg4ei16.v\t\000"
  /* 21332 */ "vluxseg4ei16.v\t\000"
  /* 21348 */ "vsuxseg4ei16.v\t\000"
  /* 21364 */ "vloxseg5ei16.v\t\000"
  /* 21380 */ "vsoxseg5ei16.v\t\000"
  /* 21396 */ "vluxseg5ei16.v\t\000"
  /* 21412 */ "vsuxseg5ei16.v\t\000"
  /* 21428 */ "vloxseg6ei16.v\t\000"
  /* 21444 */ "vsoxseg6ei16.v\t\000"
  /* 21460 */ "vluxseg6ei16.v\t\000"
  /* 21476 */ "vsuxseg6ei16.v\t\000"
  /* 21492 */ "vloxseg7ei16.v\t\000"
  /* 21508 */ "vsoxseg7ei16.v\t\000"
  /* 21524 */ "vluxseg7ei16.v\t\000"
  /* 21540 */ "vsuxseg7ei16.v\t\000"
  /* 21556 */ "vloxseg8ei16.v\t\000"
  /* 21572 */ "vsoxseg8ei16.v\t\000"
  /* 21588 */ "vluxseg8ei16.v\t\000"
  /* 21604 */ "vsuxseg8ei16.v\t\000"
  /* 21620 */ "vloxei16.v\t\000"
  /* 21632 */ "vsoxei16.v\t\000"
  /* 21644 */ "vluxei16.v\t\000"
  /* 21656 */ "vsuxei16.v\t\000"
  /* 21668 */ "vfrec7.v\t\000"
  /* 21678 */ "vfrsqrt7.v\t\000"
  /* 21690 */ "vlseg2e8.v\t\000"
  /* 21702 */ "vlsseg2e8.v\t\000"
  /* 21715 */ "vssseg2e8.v\t\000"
  /* 21728 */ "vsseg2e8.v\t\000"
  /* 21740 */ "vlseg3e8.v\t\000"
  /* 21752 */ "vlsseg3e8.v\t\000"
  /* 21765 */ "vssseg3e8.v\t\000"
  /* 21778 */ "vsseg3e8.v\t\000"
  /* 21790 */ "vlseg4e8.v\t\000"
  /* 21802 */ "vlsseg4e8.v\t\000"
  /* 21815 */ "vssseg4e8.v\t\000"
  /* 21828 */ "vsseg4e8.v\t\000"
  /* 21840 */ "vlseg5e8.v\t\000"
  /* 21852 */ "vlsseg5e8.v\t\000"
  /* 21865 */ "vssseg5e8.v\t\000"
  /* 21878 */ "vsseg5e8.v\t\000"
  /* 21890 */ "vlseg6e8.v\t\000"
  /* 21902 */ "vlsseg6e8.v\t\000"
  /* 21915 */ "vssseg6e8.v\t\000"
  /* 21928 */ "vsseg6e8.v\t\000"
  /* 21940 */ "vlseg7e8.v\t\000"
  /* 21952 */ "vlsseg7e8.v\t\000"
  /* 21965 */ "vssseg7e8.v\t\000"
  /* 21978 */ "vsseg7e8.v\t\000"
  /* 21990 */ "vlseg8e8.v\t\000"
  /* 22002 */ "vlsseg8e8.v\t\000"
  /* 22015 */ "vssseg8e8.v\t\000"
  /* 22028 */ "vsseg8e8.v\t\000"
  /* 22040 */ "vle8.v\t\000"
  /* 22048 */ "vl1re8.v\t\000"
  /* 22058 */ "vl2re8.v\t\000"
  /* 22068 */ "vl4re8.v\t\000"
  /* 22078 */ "vl8re8.v\t\000"
  /* 22088 */ "vlse8.v\t\000"
  /* 22097 */ "vsse8.v\t\000"
  /* 22106 */ "vse8.v\t\000"
  /* 22114 */ "vloxseg2ei8.v\t\000"
  /* 22129 */ "vsoxseg2ei8.v\t\000"
  /* 22144 */ "vluxseg2ei8.v\t\000"
  /* 22159 */ "vsuxseg2ei8.v\t\000"
  /* 22174 */ "vloxseg3ei8.v\t\000"
  /* 22189 */ "vsoxseg3ei8.v\t\000"
  /* 22204 */ "vluxseg3ei8.v\t\000"
  /* 22219 */ "vsuxseg3ei8.v\t\000"
  /* 22234 */ "vloxseg4ei8.v\t\000"
  /* 22249 */ "vsoxseg4ei8.v\t\000"
  /* 22264 */ "vluxseg4ei8.v\t\000"
  /* 22279 */ "vsuxseg4ei8.v\t\000"
  /* 22294 */ "vloxseg5ei8.v\t\000"
  /* 22309 */ "vsoxseg5ei8.v\t\000"
  /* 22324 */ "vluxseg5ei8.v\t\000"
  /* 22339 */ "vsuxseg5ei8.v\t\000"
  /* 22354 */ "vloxseg6ei8.v\t\000"
  /* 22369 */ "vsoxseg6ei8.v\t\000"
  /* 22384 */ "vluxseg6ei8.v\t\000"
  /* 22399 */ "vsuxseg6ei8.v\t\000"
  /* 22414 */ "vloxseg7ei8.v\t\000"
  /* 22429 */ "vsoxseg7ei8.v\t\000"
  /* 22444 */ "vluxseg7ei8.v\t\000"
  /* 22459 */ "vsuxseg7ei8.v\t\000"
  /* 22474 */ "vloxseg8ei8.v\t\000"
  /* 22489 */ "vsoxseg8ei8.v\t\000"
  /* 22504 */ "vluxseg8ei8.v\t\000"
  /* 22519 */ "vsuxseg8ei8.v\t\000"
  /* 22534 */ "vloxei8.v\t\000"
  /* 22545 */ "vsoxei8.v\t\000"
  /* 22556 */ "vluxei8.v\t\000"
  /* 22567 */ "vsuxei8.v\t\000"
  /* 22578 */ "nds.vln8.v\t\000"
  /* 22590 */ "nds.vlnu8.v\t\000"
  /* 22603 */ "vbrev8.v\t\000"
  /* 22613 */ "vrev8.v\t\000"
  /* 22622 */ "sf.vfexpa.v\t\000"
  /* 22635 */ "nds.vfwcvt.f.b.v\t\000"
  /* 22653 */ "vid.v\t\000"
  /* 22660 */ "vfwcvtbf16.f.f.v\t\000"
  /* 22678 */ "vfwcvt.f.f.v\t\000"
  /* 22692 */ "vfcvt.xu.f.v\t\000"
  /* 22706 */ "vfwcvt.xu.f.v\t\000"
  /* 22721 */ "vfcvt.rtz.xu.f.v\t\000"
  /* 22739 */ "vfwcvt.rtz.xu.f.v\t\000"
  /* 22758 */ "vfcvt.x.f.v\t\000"
  /* 22771 */ "vfwcvt.x.f.v\t\000"
  /* 22785 */ "vfcvt.rtz.x.f.v\t\000"
  /* 22802 */ "vfwcvt.rtz.x.f.v\t\000"
  /* 22820 */ "vlseg2e32ff.v\t\000"
  /* 22835 */ "vlseg3e32ff.v\t\000"
  /* 22850 */ "vlseg4e32ff.v\t\000"
  /* 22865 */ "vlseg5e32ff.v\t\000"
  /* 22880 */ "vlseg6e32ff.v\t\000"
  /* 22895 */ "vlseg7e32ff.v\t\000"
  /* 22910 */ "vlseg8e32ff.v\t\000"
  /* 22925 */ "vle32ff.v\t\000"
  /* 22936 */ "vlseg2e64ff.v\t\000"
  /* 22951 */ "vlseg3e64ff.v\t\000"
  /* 22966 */ "vlseg4e64ff.v\t\000"
  /* 22981 */ "vlseg5e64ff.v\t\000"
  /* 22996 */ "vlseg6e64ff.v\t\000"
  /* 23011 */ "vlseg7e64ff.v\t\000"
  /* 23026 */ "vlseg8e64ff.v\t\000"
  /* 23041 */ "vle64ff.v\t\000"
  /* 23052 */ "vlseg2e16ff.v\t\000"
  /* 23067 */ "vlseg3e16ff.v\t\000"
  /* 23082 */ "vlseg4e16ff.v\t\000"
  /* 23097 */ "vlseg5e16ff.v\t\000"
  /* 23112 */ "vlseg6e16ff.v\t\000"
  /* 23127 */ "vlseg7e16ff.v\t\000"
  /* 23142 */ "vlseg8e16ff.v\t\000"
  /* 23157 */ "vle16ff.v\t\000"
  /* 23168 */ "vlseg2e8ff.v\t\000"
  /* 23182 */ "vlseg3e8ff.v\t\000"
  /* 23196 */ "vlseg4e8ff.v\t\000"
  /* 23210 */ "vlseg5e8ff.v\t\000"
  /* 23224 */ "vlseg6e8ff.v\t\000"
  /* 23238 */ "vlseg7e8ff.v\t\000"
  /* 23252 */ "vlseg8e8ff.v\t\000"
  /* 23266 */ "vle8ff.v\t\000"
  /* 23276 */ "vlm.v\t\000"
  /* 23283 */ "vsm.v\t\000"
  /* 23290 */ "nds.vfwcvt.f.n.v\t\000"
  /* 23308 */ "ri.vzero.v\t\000"
  /* 23320 */ "vcpop.v\t\000"
  /* 23329 */ "sf.vfexp.v\t\000"
  /* 23341 */ "vs1r.v\t\000"
  /* 23349 */ "vmv1r.v\t\000"
  /* 23358 */ "vs2r.v\t\000"
  /* 23366 */ "vmv2r.v\t\000"
  /* 23375 */ "vs4r.v\t\000"
  /* 23383 */ "vmv4r.v\t\000"
  /* 23392 */ "vs8r.v\t\000"
  /* 23400 */ "vmv8r.v\t\000"
  /* 23409 */ "vfclass.v\t\000"
  /* 23420 */ "sf.vtmv.t.v\t\000"
  /* 23433 */ "vfsqrt.v\t\000"
  /* 23443 */ "nds.vfwcvt.f.bu.v\t\000"
  /* 23462 */ "nds.vfwcvt.f.nu.v\t\000"
  /* 23481 */ "vfcvt.f.xu.v\t\000"
  /* 23495 */ "vfwcvt.f.xu.v\t\000"
  /* 23510 */ "vmv.v.v\t\000"
  /* 23519 */ "vbrev.v\t\000"
  /* 23528 */ "vfcvt.f.x.v\t\000"
  /* 23541 */ "vfwcvt.f.x.v\t\000"
  /* 23555 */ "ri.vextract.x.v\t\000"
  /* 23572 */ "vclz.v\t\000"
  /* 23580 */ "vctz.v\t\000"
  /* 23588 */ "th.rev\t\000"
  /* 23596 */ "cv.bitrev\t\000"
  /* 23607 */ "sf.vc.fv\t\000"
  /* 23617 */ "sf.vc.v.fv\t\000"
  /* 23629 */ "sf.vc.iv\t\000"
  /* 23639 */ "sf.vc.v.iv\t\000"
  /* 23651 */ "div\t\000"
  /* 23656 */ "c.mv\t\000"
  /* 23662 */ "binv\t\000"
  /* 23668 */ "mips.ccmov\t\000"
  /* 23680 */ "vfwmaccbf16.vv\t\000"
  /* 23696 */ "vrgatherei16.vv\t\000"
  /* 23713 */ "ri.vunzip2a.vv\t\000"
  /* 23729 */ "ri.vzip2a.vv\t\000"
  /* 23743 */ "th.vmaqa.vv\t\000"
  /* 23756 */ "vssra.vv\t\000"
  /* 23766 */ "vsra.vv\t\000"
  /* 23775 */ "ri.vunzip2b.vv\t\000"
  /* 23791 */ "ri.vzip2b.vv\t\000"
  /* 23805 */ "vasub.vv\t\000"
  /* 23815 */ "vfsub.vv\t\000"
  /* 23825 */ "vfmsub.vv\t\000"
  /* 23836 */ "vfnmsub.vv\t\000"
  /* 23848 */ "vnmsub.vv\t\000"
  /* 23859 */ "vssub.vv\t\000"
  /* 23869 */ "vsub.vv\t\000"
  /* 23878 */ "vfwsub.vv\t\000"
  /* 23889 */ "vwsub.vv\t\000"
  /* 23899 */ "vfmsac.vv\t\000"
  /* 23910 */ "vfnmsac.vv\t\000"
  /* 23922 */ "vnmsac.vv\t\000"
  /* 23933 */ "vfwnmsac.vv\t\000"
  /* 23946 */ "vfwmsac.vv\t\000"
  /* 23958 */ "vmsbc.vv\t\000"
  /* 23968 */ "vfmacc.vv\t\000"
  /* 23979 */ "vfnmacc.vv\t\000"
  /* 23991 */ "vfwnmacc.vv\t\000"
  /* 24004 */ "vmacc.vv\t\000"
  /* 24014 */ "vfwmacc.vv\t\000"
  /* 24026 */ "vwmacc.vv\t\000"
  /* 24037 */ "vmadc.vv\t\000"
  /* 24047 */ "sf.vc.vv\t\000"
  /* 24057 */ "vaadd.vv\t\000"
  /* 24067 */ "vfadd.vv\t\000"
  /* 24077 */ "vfmadd.vv\t\000"
  /* 24088 */ "vfnmadd.vv\t\000"
  /* 24100 */ "vmadd.vv\t\000"
  /* 24110 */ "vsadd.vv\t\000"
  /* 24120 */ "vadd.vv\t\000"
  /* 24129 */ "vfwadd.vv\t\000"
  /* 24140 */ "vwadd.vv\t\000"
  /* 24150 */ "ri.vzipodd.vv\t\000"
  /* 24165 */ "vand.vv\t\000"
  /* 24174 */ "vmfle.vv\t\000"
  /* 24184 */ "vmsle.vv\t\000"
  /* 24194 */ "vsm3me.vv\t\000"
  /* 24205 */ "vmfne.vv\t\000"
  /* 24215 */ "vmsne.vv\t\000"
  /* 24225 */ "vaesdf.vv\t\000"
  /* 24236 */ "vaesef.vv\t\000"
  /* 24247 */ "vsha2ch.vv\t\000"
  /* 24259 */ "vclmulh.vv\t\000"
  /* 24271 */ "vmulh.vv\t\000"
  /* 24281 */ "vghsh.vv\t\000"
  /* 24291 */ "vfsgnj.vv\t\000"
  /* 24302 */ "vsha2cl.vv\t\000"
  /* 24314 */ "vsll.vv\t\000"
  /* 24323 */ "vwsll.vv\t\000"
  /* 24333 */ "vrol.vv\t\000"
  /* 24342 */ "vssrl.vv\t\000"
  /* 24352 */ "vsrl.vv\t\000"
  /* 24361 */ "vfmul.vv\t\000"
  /* 24371 */ "vgmul.vv\t\000"
  /* 24381 */ "vclmul.vv\t\000"
  /* 24392 */ "vsmul.vv\t\000"
  /* 24402 */ "vmul.vv\t\000"
  /* 24411 */ "vfwmul.vv\t\000"
  /* 24422 */ "vwmul.vv\t\000"
  /* 24432 */ "vaesdm.vv\t\000"
  /* 24443 */ "vrem.vv\t\000"
  /* 24452 */ "vaesem.vv\t\000"
  /* 24463 */ "vandn.vv\t\000"
  /* 24473 */ "ri.vzipeven.vv\t\000"
  /* 24489 */ "vfmin.vv\t\000"
  /* 24499 */ "vmin.vv\t\000"
  /* 24508 */ "vfsgnjn.vv\t\000"
  /* 24520 */ "vmfeq.vv\t\000"
  /* 24530 */ "vmseq.vv\t\000"
  /* 24540 */ "vsm4r.vv\t\000"
  /* 24550 */ "vrgather.vv\t\000"
  /* 24563 */ "vror.vv\t\000"
  /* 24572 */ "vor.vv\t\000"
  /* 24580 */ "vxor.vv\t\000"
  /* 24589 */ "vsha2ms.vv\t\000"
  /* 24601 */ "nds.vd4dots.vv\t\000"
  /* 24617 */ "vmflt.vv\t\000"
  /* 24627 */ "vmslt.vv\t\000"
  /* 24637 */ "vqdot.vv\t\000"
  /* 24647 */ "th.vmaqau.vv\t\000"
  /* 24661 */ "vasubu.vv\t\000"
  /* 24672 */ "vssubu.vv\t\000"
  /* 24683 */ "vwsubu.vv\t\000"
  /* 24694 */ "vwmaccu.vv\t\000"
  /* 24706 */ "vaaddu.vv\t\000"
  /* 24717 */ "vsaddu.vv\t\000"
  /* 24728 */ "vwaddu.vv\t\000"
  /* 24739 */ "vmsleu.vv\t\000"
  /* 24750 */ "vmulhu.vv\t\000"
  /* 24761 */ "vwmulu.vv\t\000"
  /* 24772 */ "vremu.vv\t\000"
  /* 24782 */ "vminu.vv\t\000"
  /* 24792 */ "th.vmaqasu.vv\t\000"
  /* 24807 */ "vwmaccsu.vv\t\000"
  /* 24820 */ "vmulhsu.vv\t\000"
  /* 24832 */ "vwmulsu.vv\t\000"
  /* 24844 */ "nds.vd4dotsu.vv\t\000"
  /* 24861 */ "vqdotsu.vv\t\000"
  /* 24873 */ "vmsltu.vv\t\000"
  /* 24884 */ "nds.vd4dotu.vv\t\000"
  /* 24900 */ "vqdotu.vv\t\000"
  /* 24911 */ "vdivu.vv\t\000"
  /* 24921 */ "vmaxu.vv\t\000"
  /* 24931 */ "sf.vc.v.vv\t\000"
  /* 24943 */ "vfdiv.vv\t\000"
  /* 24953 */ "vdiv.vv\t\000"
  /* 24962 */ "vfmax.vv\t\000"
  /* 24972 */ "vmax.vv\t\000"
  /* 24981 */ "vfsgnjx.vv\t\000"
  /* 24993 */ "sf.vc.fvv\t\000"
  /* 25004 */ "sf.vc.v.fvv\t\000"
  /* 25017 */ "sf.vc.ivv\t\000"
  /* 25028 */ "sf.vc.v.ivv\t\000"
  /* 25041 */ "sf.vc.vvv\t\000"
  /* 25052 */ "sf.vc.v.vvv\t\000"
  /* 25065 */ "sf.vc.xvv\t\000"
  /* 25076 */ "sf.vc.v.xvv\t\000"
  /* 25089 */ "vnsra.wv\t\000"
  /* 25099 */ "vfwsub.wv\t\000"
  /* 25110 */ "vwsub.wv\t\000"
  /* 25120 */ "vfwadd.wv\t\000"
  /* 25131 */ "vwadd.wv\t\000"
  /* 25141 */ "vnsrl.wv\t\000"
  /* 25151 */ "vnclip.wv\t\000"
  /* 25162 */ "vwsubu.wv\t\000"
  /* 25173 */ "vwaddu.wv\t\000"
  /* 25184 */ "vnclipu.wv\t\000"
  /* 25196 */ "sf.vc.xv\t\000"
  /* 25206 */ "sf.vc.v.xv\t\000"
  /* 25218 */ "pm2suba.w\t\000"
  /* 25229 */ "pm2adda.w\t\000"
  /* 25240 */ "pmq2adda.w\t\000"
  /* 25252 */ "pmqr2adda.w\t\000"
  /* 25265 */ "nds.lea.w\t\000"
  /* 25276 */ "pm2sub.w\t\000"
  /* 25286 */ "pasub.w\t\000"
  /* 25295 */ "psub.w\t\000"
  /* 25303 */ "pssub.w\t\000"
  /* 25312 */ "pmhacc.w\t\000"
  /* 25322 */ "pmhracc.w\t\000"
  /* 25333 */ "sc.w\t\000"
  /* 25339 */ "fcvt.d.w\t\000"
  /* 25349 */ "psh1add.w\t\000"
  /* 25360 */ "pm2add.w\t\000"
  /* 25370 */ "pmq2add.w\t\000"
  /* 25381 */ "pmqr2add.w\t\000"
  /* 25393 */ "paadd.w\t\000"
  /* 25402 */ "amoadd.w\t\000"
  /* 25412 */ "padd.w\t\000"
  /* 25420 */ "pssh1sadd.w\t\000"
  /* 25433 */ "psadd.w\t\000"
  /* 25442 */ "amoand.w\t\000"
  /* 25452 */ "ppairoe.w\t\000"
  /* 25463 */ "vfncvtbf16.f.f.w\t\000"
  /* 25481 */ "vfncvt.rod.f.f.w\t\000"
  /* 25499 */ "vfncvtbf16.sat.f.f.w\t\000"
  /* 25521 */ "vfncvt.f.f.w\t\000"
  /* 25535 */ "vfncvt.xu.f.w\t\000"
  /* 25550 */ "vfncvt.rtz.xu.f.w\t\000"
  /* 25569 */ "vfncvt.x.f.w\t\000"
  /* 25583 */ "vfncvt.rtz.x.f.w\t\000"
  /* 25601 */ "fcvt.h.w\t\000"
  /* 25611 */ "prefetch.w\t\000"
  /* 25623 */ "pmulh.w\t\000"
  /* 25632 */ "psslai.w\t\000"
  /* 25642 */ "psrai.w\t\000"
  /* 25651 */ "pslli.w\t\000"
  /* 25660 */ "pli.w\t\000"
  /* 25667 */ "psrli.w\t\000"
  /* 25676 */ "psrari.w\t\000"
  /* 25686 */ "psati.w\t\000"
  /* 25695 */ "pusati.w\t\000"
  /* 25705 */ "plui.w\t\000"
  /* 25713 */ "amomin.w\t\000"
  /* 25723 */ "pmin.w\t\000"
  /* 25731 */ "ppaireo.w\t\000"
  /* 25742 */ "ppairo.w\t\000"
  /* 25752 */ "ssamoswap.w\t\000"
  /* 25765 */ "fcvt.q.w\t\000"
  /* 25775 */ "pmseq.w\t\000"
  /* 25784 */ "pmulq.w\t\000"
  /* 25793 */ "pmulhr.w\t\000"
  /* 25803 */ "lr.w\t\000"
  /* 25809 */ "amoor.w\t\000"
  /* 25818 */ "amoxor.w\t\000"
  /* 25828 */ "pmulqr.w\t\000"
  /* 25838 */ "fcvt.s.w\t\000"
  /* 25848 */ "amocas.w\t\000"
  /* 25858 */ "pmslt.w\t\000"
  /* 25867 */ "c.zext.w\t\000"
  /* 25877 */ "pm2addau.w\t\000"
  /* 25889 */ "pasubu.w\t\000"
  /* 25899 */ "pssubu.w\t\000"
  /* 25909 */ "pmhaccu.w\t\000"
  /* 25920 */ "pmhraccu.w\t\000"
  /* 25932 */ "pm2addu.w\t\000"
  /* 25943 */ "paaddu.w\t\000"
  /* 25953 */ "psaddu.w\t\000"
  /* 25963 */ "pmulhu.w\t\000"
  /* 25973 */ "amominu.w\t\000"
  /* 25984 */ "pminu.w\t\000"
  /* 25993 */ "pmulhru.w\t\000"
  /* 26004 */ "pm2addasu.w\t\000"
  /* 26017 */ "pmhaccsu.w\t\000"
  /* 26029 */ "pmhraccsu.w\t\000"
  /* 26042 */ "pm2addsu.w\t\000"
  /* 26054 */ "pmulhsu.w\t\000"
  /* 26065 */ "pmulhrsu.w\t\000"
  /* 26077 */ "pmsltu.w\t\000"
  /* 26087 */ "vfncvt.f.xu.w\t\000"
  /* 26102 */ "amomaxu.w\t\000"
  /* 26113 */ "pmaxu.w\t\000"
  /* 26122 */ "hlv.w\t\000"
  /* 26129 */ "hsv.w\t\000"
  /* 26136 */ "vfncvt.f.x.w\t\000"
  /* 26150 */ "fmv.x.w\t\000"
  /* 26159 */ "amomax.w\t\000"
  /* 26169 */ "pmax.w\t\000"
  /* 26177 */ "th.mulaw\t\000"
  /* 26187 */ "sraw\t\000"
  /* 26193 */ "c.subw\t\000"
  /* 26201 */ "pasub.dw\t\000"
  /* 26211 */ "psub.dw\t\000"
  /* 26220 */ "pssub.dw\t\000"
  /* 26230 */ "psh1add.dw\t\000"
  /* 26242 */ "paadd.dw\t\000"
  /* 26252 */ "padd.dw\t\000"
  /* 26261 */ "pssh1sadd.dw\t\000"
  /* 26275 */ "psadd.dw\t\000"
  /* 26285 */ "psslai.dw\t\000"
  /* 26296 */ "psrai.dw\t\000"
  /* 26306 */ "pslli.dw\t\000"
  /* 26316 */ "psrli.dw\t\000"
  /* 26326 */ "psrari.dw\t\000"
  /* 26337 */ "psati.dw\t\000"
  /* 26347 */ "pusati.dw\t\000"
  /* 26358 */ "pmin.dw\t\000"
  /* 26367 */ "pmseq.dw\t\000"
  /* 26377 */ "pmslt.dw\t\000"
  /* 26387 */ "pasubu.dw\t\000"
  /* 26398 */ "pssubu.dw\t\000"
  /* 26409 */ "paaddu.dw\t\000"
  /* 26420 */ "psaddu.dw\t\000"
  /* 26431 */ "pminu.dw\t\000"
  /* 26441 */ "pmsltu.dw\t\000"
  /* 26452 */ "pmaxu.dw\t\000"
  /* 26462 */ "pmax.dw\t\000"
  /* 26471 */ "c.addw\t\000"
  /* 26479 */ "sraiw\t\000"
  /* 26486 */ "c.addiw\t\000"
  /* 26495 */ "slliw\t\000"
  /* 26502 */ "srliw\t\000"
  /* 26509 */ "roriw\t\000"
  /* 26516 */ "th.srriw\t\000"
  /* 26526 */ "packw\t\000"
  /* 26533 */ "c.lw\t\000"
  /* 26539 */ "qc.e.lw\t\000"
  /* 26548 */ "cv.lw\t\000"
  /* 26555 */ "cv.elw\t\000"
  /* 26563 */ "c.flw\t\000"
  /* 26570 */ "sllw\t\000"
  /* 26576 */ "rolw\t\000"
  /* 26582 */ "srlw\t\000"
  /* 26588 */ "mulw\t\000"
  /* 26594 */ "remw\t\000"
  /* 26600 */ "qc.inw\t\000"
  /* 26608 */ "cpopw\t\000"
  /* 26615 */ "qc.lrw\t\000"
  /* 26623 */ "th.lrw\t\000"
  /* 26631 */ "th.flrw\t\000"
  /* 26640 */ "rorw\t\000"
  /* 26646 */ "csrrw\t\000"
  /* 26653 */ "qc.srw\t\000"
  /* 26661 */ "th.srw\t\000"
  /* 26669 */ "th.fsrw\t\000"
  /* 26678 */ "th.lurw\t\000"
  /* 26687 */ "th.flurw\t\000"
  /* 26697 */ "th.surw\t\000"
  /* 26706 */ "th.fsurw\t\000"
  /* 26716 */ "c.sw\t\000"
  /* 26722 */ "qc.e.sw\t\000"
  /* 26731 */ "cv.sw\t\000"
  /* 26738 */ "absw\t\000"
  /* 26744 */ "th.dcache.csw\t\000"
  /* 26759 */ "c.fsw\t\000"
  /* 26766 */ "th.dcache.isw\t\000"
  /* 26781 */ "th.dcache.cisw\t\000"
  /* 26797 */ "clsw\t\000"
  /* 26803 */ "th.mulsw\t\000"
  /* 26813 */ "qc.outw\t\000"
  /* 26822 */ "sh1add.uw\t\000"
  /* 26833 */ "sh2add.uw\t\000"
  /* 26844 */ "sh3add.uw\t\000"
  /* 26855 */ "slli.uw\t\000"
  /* 26864 */ "remuw\t\000"
  /* 26871 */ "divuw\t\000"
  /* 26878 */ "th.revw\t\000"
  /* 26887 */ "sf.vc.fvw\t\000"
  /* 26898 */ "sf.vc.v.fvw\t\000"
  /* 26911 */ "sf.vc.ivw\t\000"
  /* 26922 */ "sf.vc.v.ivw\t\000"
  /* 26935 */ "divw\t\000"
  /* 26941 */ "sf.vc.vvw\t\000"
  /* 26952 */ "sf.vc.v.vvw\t\000"
  /* 26965 */ "sf.vc.xvw\t\000"
  /* 26976 */ "sf.vc.v.xvw\t\000"
  /* 26989 */ "clzw\t\000"
  /* 26995 */ "ctzw\t\000"
  /* 27001 */ "sf.vc.x\t\000"
  /* 27010 */ "fmvp.d.x\t\000"
  /* 27020 */ "fmv.d.x\t\000"
  /* 27029 */ "fmv.h.x\t\000"
  /* 27038 */ "fmvp.q.x\t\000"
  /* 27048 */ "vmv.s.x\t\000"
  /* 27057 */ "sf.vc.v.x\t\000"
  /* 27068 */ "ri.vinsert.v.x\t\000"
  /* 27084 */ "vmv.v.x\t\000"
  /* 27093 */ "fmv.w.x\t\000"
  /* 27102 */ "cv.max\t\000"
  /* 27110 */ "pm2suba.hx\t\000"
  /* 27122 */ "pm2wsuba.hx\t\000"
  /* 27135 */ "pm2adda.hx\t\000"
  /* 27147 */ "pm2wadda.hx\t\000"
  /* 27160 */ "pasa.hx\t\000"
  /* 27169 */ "psa.hx\t\000"
  /* 27177 */ "pssa.hx\t\000"
  /* 27186 */ "pm2sub.hx\t\000"
  /* 27197 */ "pm2wsub.hx\t\000"
  /* 27209 */ "pm2add.hx\t\000"
  /* 27220 */ "pm2sadd.hx\t\000"
  /* 27232 */ "pm2wadd.hx\t\000"
  /* 27244 */ "paas.hx\t\000"
  /* 27253 */ "pas.hx\t\000"
  /* 27261 */ "psas.hx\t\000"
  /* 27270 */ "pasa.dhx\t\000"
  /* 27280 */ "psa.dhx\t\000"
  /* 27289 */ "pssa.dhx\t\000"
  /* 27299 */ "pas.dhx\t\000"
  /* 27308 */ "psas.dhx\t\000"
  /* 27318 */ "paax.dhx\t\000"
  /* 27328 */ "slx\t\000"
  /* 27333 */ "srx\t\000"
  /* 27338 */ "th.vmaqa.vx\t\000"
  /* 27351 */ "vssra.vx\t\000"
  /* 27361 */ "vsra.vx\t\000"
  /* 27370 */ "vasub.vx\t\000"
  /* 27380 */ "vnmsub.vx\t\000"
  /* 27391 */ "vrsub.vx\t\000"
  /* 27401 */ "vssub.vx\t\000"
  /* 27411 */ "vsub.vx\t\000"
  /* 27420 */ "vwsub.vx\t\000"
  /* 27430 */ "vnmsac.vx\t\000"
  /* 27441 */ "vmsbc.vx\t\000"
  /* 27451 */ "vmacc.vx\t\000"
  /* 27461 */ "vwmacc.vx\t\000"
  /* 27472 */ "vmadc.vx\t\000"
  /* 27482 */ "vaadd.vx\t\000"
  /* 27492 */ "vmadd.vx\t\000"
  /* 27502 */ "vsadd.vx\t\000"
  /* 27512 */ "vadd.vx\t\000"
  /* 27521 */ "vwadd.vx\t\000"
  /* 27531 */ "vand.vx\t\000"
  /* 27540 */ "vmsge.vx\t\000"
  /* 27550 */ "vmsle.vx\t\000"
  /* 27560 */ "vmsne.vx\t\000"
  /* 27570 */ "vclmulh.vx\t\000"
  /* 27582 */ "vmulh.vx\t\000"
  /* 27592 */ "vsll.vx\t\000"
  /* 27601 */ "vwsll.vx\t\000"
  /* 27611 */ "vrol.vx\t\000"
  /* 27620 */ "vssrl.vx\t\000"
  /* 27630 */ "vsrl.vx\t\000"
  /* 27639 */ "vclmul.vx\t\000"
  /* 27650 */ "vsmul.vx\t\000"
  /* 27660 */ "vmul.vx\t\000"
  /* 27669 */ "vwmul.vx\t\000"
  /* 27679 */ "vrem.vx\t\000"
  /* 27688 */ "vandn.vx\t\000"
  /* 27698 */ "vmin.vx\t\000"
  /* 27707 */ "vslide1down.vx\t\000"
  /* 27723 */ "vslidedown.vx\t\000"
  /* 27738 */ "vslide1up.vx\t\000"
  /* 27752 */ "vslideup.vx\t\000"
  /* 27765 */ "vmseq.vx\t\000"
  /* 27775 */ "vrgather.vx\t\000"
  /* 27788 */ "vror.vx\t\000"
  /* 27797 */ "vor.vx\t\000"
  /* 27805 */ "vxor.vx\t\000"
  /* 27814 */ "th.vmaqaus.vx\t\000"
  /* 27829 */ "vwmaccus.vx\t\000"
  /* 27842 */ "vqdotus.vx\t\000"
  /* 27854 */ "vmsgt.vx\t\000"
  /* 27864 */ "vmslt.vx\t\000"
  /* 27874 */ "vqdot.vx\t\000"
  /* 27884 */ "th.vmaqau.vx\t\000"
  /* 27898 */ "vasubu.vx\t\000"
  /* 27909 */ "vssubu.vx\t\000"
  /* 27920 */ "vwsubu.vx\t\000"
  /* 27931 */ "vwmaccu.vx\t\000"
  /* 27943 */ "vaaddu.vx\t\000"
  /* 27954 */ "vsaddu.vx\t\000"
  /* 27965 */ "vwaddu.vx\t\000"
  /* 27976 */ "vmsgeu.vx\t\000"
  /* 27987 */ "vmsleu.vx\t\000"
  /* 27998 */ "vmulhu.vx\t\000"
  /* 28009 */ "vwmulu.vx\t\000"
  /* 28020 */ "vremu.vx\t\000"
  /* 28030 */ "vminu.vx\t\000"
  /* 28040 */ "th.vmaqasu.vx\t\000"
  /* 28055 */ "vwmaccsu.vx\t\000"
  /* 28068 */ "vmulhsu.vx\t\000"
  /* 28080 */ "vwmulsu.vx\t\000"
  /* 28092 */ "vqdotsu.vx\t\000"
  /* 28104 */ "vmsgtu.vx\t\000"
  /* 28115 */ "vmsltu.vx\t\000"
  /* 28126 */ "vqdotu.vx\t\000"
  /* 28137 */ "vdivu.vx\t\000"
  /* 28147 */ "vmaxu.vx\t\000"
  /* 28157 */ "vdiv.vx\t\000"
  /* 28166 */ "vmax.vx\t\000"
  /* 28175 */ "pm2suba.wx\t\000"
  /* 28187 */ "pm2adda.wx\t\000"
  /* 28199 */ "vnsra.wx\t\000"
  /* 28209 */ "pasa.wx\t\000"
  /* 28218 */ "psa.wx\t\000"
  /* 28226 */ "pssa.wx\t\000"
  /* 28235 */ "pm2sub.wx\t\000"
  /* 28246 */ "vwsub.wx\t\000"
  /* 28256 */ "pm2add.wx\t\000"
  /* 28267 */ "vwadd.wx\t\000"
  /* 28277 */ "vnsrl.wx\t\000"
  /* 28287 */ "vnclip.wx\t\000"
  /* 28298 */ "paas.wx\t\000"
  /* 28307 */ "pas.wx\t\000"
  /* 28315 */ "psas.wx\t\000"
  /* 28324 */ "vwsubu.wx\t\000"
  /* 28335 */ "vwaddu.wx\t\000"
  /* 28346 */ "vnclipu.wx\t\000"
  /* 28358 */ "th.tstnbz\t\000"
  /* 28369 */ "cv.extbz\t\000"
  /* 28379 */ "czero.nez\t\000"
  /* 28390 */ "c.bnez\t\000"
  /* 28398 */ "th.mvnez\t\000"
  /* 28408 */ "cv.exthz\t\000"
  /* 28418 */ "clz\t\000"
  /* 28423 */ "nds.bfoz\t\000"
  /* 28433 */ "czero.eqz\t\000"
  /* 28444 */ "c.beqz\t\000"
  /* 28452 */ "qc.c.mveqz\t\000"
  /* 28464 */ "th.mveqz\t\000"
  /* 28474 */ "ctz\t\000"
  /* 28479 */ "qc.cm.popretz\t\000"
  /* 28494 */ ".insn 0x2, \000"
  /* 28506 */ ".insn 0x4, \000"
  /* 28518 */ ".insn 0x6, \000"
  /* 28530 */ ".insn 0x8, \000"
  /* 28542 */ ".insn r4 \000"
  /* 28552 */ ".insn ca \000"
  /* 28562 */ ".insn b \000"
  /* 28571 */ ".insn cb \000"
  /* 28581 */ ".insn qc.eb \000"
  /* 28594 */ ".insn i \000"
  /* 28603 */ ".insn qc.eai \000"
  /* 28617 */ ".insn ci \000"
  /* 28627 */ ".insn qc.ei \000"
  /* 28640 */ ".insn j \000"
  /* 28649 */ ".insn cj \000"
  /* 28659 */ ".insn qc.ej \000"
  /* 28672 */ ".insn cl \000"
  /* 28682 */ ".insn r \000"
  /* 28691 */ ".insn cr \000"
  /* 28701 */ ".insn s \000"
  /* 28710 */ ".insn cs \000"
  /* 28720 */ ".insn qc.es \000"
  /* 28733 */ ".insn css \000"
  /* 28744 */ ".insn u \000"
  /* 28753 */ ".insn ciw \000"
  /* 28764 */ "# XRay Function Patchable RET.\000"
  /* 28795 */ "# XRay Typed Event Log.\000"
  /* 28819 */ "# XRay Custom Event Log.\000"
  /* 28844 */ "# XRay Function Enter.\000"
  /* 28867 */ "# XRay Tail Call Exit.\000"
  /* 28890 */ "# XRay Function Exit.\000"
  /* 28912 */ "c.mop.1\000"
  /* 28920 */ "c.mop.11\000"
  /* 28929 */ "c.mop.3\000"
  /* 28937 */ "c.mop.13\000"
  /* 28946 */ "c.mop.5\000"
  /* 28954 */ "c.mop.15\000"
  /* 28963 */ "c.mop.7\000"
  /* 28971 */ "c.mop.9\000"
  /* 28979 */ "LIFETIME_END\000"
  /* 28992 */ "PSEUDO_PROBE\000"
  /* 29005 */ "BUNDLE\000"
  /* 29012 */ "FAKE_USE\000"
  /* 29021 */ "DBG_VALUE\000"
  /* 29031 */ "DBG_INSTR_REF\000"
  /* 29045 */ "DBG_PHI\000"
  /* 29053 */ "DBG_LABEL\000"
  /* 29063 */ "LIFETIME_START\000"
  /* 29078 */ "DBG_VALUE_LIST\000"
  /* 29093 */ "mips.ehb\000"
  /* 29102 */ "mips.ihb\000"
  /* 29111 */ "th.sync\000"
  /* 29119 */ "sf.vtdiscard\000"
  /* 29132 */ "sf.cease\000"
  /* 29141 */ "mips.pause\000"
  /* 29152 */ "th.sync.i\000"
  /* 29162 */ "fence.i\000"
  /* 29170 */ "qc.c.di\000"
  /* 29178 */ "qc.c.ei\000"
  /* 29186 */ "wfi\000"
  /* 29190 */ "c.ebreak\000"
  /* 29199 */ "sfence.w.inval\000"
  /* 29214 */ "# FEntry call\000"
  /* 29228 */ "th.l2cache.call\000"
  /* 29244 */ "th.dcache.call\000"
  /* 29259 */ "ecall\000"
  /* 29265 */ "th.l2cache.iall\000"
  /* 29281 */ "th.dcache.iall\000"
  /* 29296 */ "th.icache.iall\000"
  /* 29311 */ "th.l2cache.ciall\000"
  /* 29328 */ "th.dcache.ciall\000"
  /* 29344 */ "fence.tso\000"
  /* 29354 */ "wrs.nto\000"
  /* 29362 */ "wrs.sto\000"
  /* 29370 */ "c.unimp\000"
  /* 29378 */ "c.nop\000"
  /* 29384 */ "qc.c.mienter\000"
  /* 29397 */ "sfence.inval.ir\000"
  /* 29413 */ "sctrclr\000"
  /* 29421 */ "th.sync.s\000"
  /* 29431 */ "th.sync.is\000"
  /* 29442 */ "th.icache.ialls\000"
  /* 29458 */ "dret\000"
  /* 29463 */ "qc.c.mileaveret\000"
  /* 29479 */ "qc.c.mret\000"
  /* 29489 */ "qc.c.mnret\000"
  /* 29500 */ "sret\000"
  /* 29505 */ "qc.c.mienter.nest\000"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint32_t OpInfo0[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// INIT_UNDEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    29022U,	// DBG_VALUE
    29079U,	// DBG_VALUE_LIST
    29032U,	// DBG_INSTR_REF
    29046U,	// DBG_PHI
    29054U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// COPY_LANEMASK
    29006U,	// BUNDLE
    29064U,	// LIFETIME_START
    28980U,	// LIFETIME_END
    28993U,	// PSEUDO_PROBE
    0U,	// ARITH_FENCE
    0U,	// STACKMAP
    29215U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    28845U,	// PATCHABLE_FUNCTION_ENTER
    28765U,	// PATCHABLE_RET
    28891U,	// PATCHABLE_FUNCTION_EXIT
    28868U,	// PATCHABLE_TAIL_CALL
    28820U,	// PATCHABLE_EVENT_CALL
    28796U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    29013U,	// FAKE_USE
    0U,	// MEMBARRIER
    0U,	// JUMP_TABLE_DEBUG_INFO
    0U,	// RELOC_NONE
    0U,	// CONVERGENCECTRL_ENTRY
    0U,	// CONVERGENCECTRL_ANCHOR
    0U,	// CONVERGENCECTRL_LOOP
    0U,	// CONVERGENCECTRL_GLUE
    0U,	// G_ASSERT_SEXT
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ASSERT_ALIGN
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_SDIVREM
    0U,	// G_UDIVREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_ABDS
    0U,	// G_ABDU
    0U,	// G_UAVGFLOOR
    0U,	// G_UAVGCEIL
    0U,	// G_SAVGFLOOR
    0U,	// G_SAVGCEIL
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_PTRAUTH_GLOBAL_VALUE
    0U,	// G_CONSTANT_POOL
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_CONSTANT_FOLD_BARRIER
    0U,	// G_INTRINSIC_FPTRUNC_ROUND
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_LLRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_READSTEADYCOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_ATOMICRMW_FMAX
    0U,	// G_ATOMICRMW_FMIN
    0U,	// G_ATOMICRMW_FMAXIMUM
    0U,	// G_ATOMICRMW_FMINIMUM
    0U,	// G_ATOMICRMW_UINC_WRAP
    0U,	// G_ATOMICRMW_UDEC_WRAP
    0U,	// G_ATOMICRMW_USUB_COND
    0U,	// G_ATOMICRMW_USUB_SAT
    0U,	// G_FENCE
    0U,	// G_PREFETCH
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INVOKE_REGION_START
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_INTRINSIC_CONVERGENT
    0U,	// G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_TRUNC_SSAT_S
    0U,	// G_TRUNC_SSAT_U
    0U,	// G_TRUNC_USAT_U
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ROTR
    0U,	// G_ROTL
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SCMP
    0U,	// G_UCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FMODF
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FEXP10
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FLDEXP
    0U,	// G_FFREXP
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FPTOSI_SAT
    0U,	// G_FPTOUI_SAT
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_IS_FPCLASS
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_FMINIMUMNUM
    0U,	// G_FMAXIMUMNUM
    0U,	// G_GET_FPENV
    0U,	// G_SET_FPENV
    0U,	// G_RESET_FPENV
    0U,	// G_GET_FPMODE
    0U,	// G_SET_FPMODE
    0U,	// G_RESET_FPMODE
    0U,	// G_GET_ROUNDING
    0U,	// G_SET_ROUNDING
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_LROUND
    0U,	// G_LLROUND
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_VSCALE
    0U,	// G_INSERT_SUBVECTOR
    0U,	// G_EXTRACT_SUBVECTOR
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_SPLAT_VECTOR
    0U,	// G_STEP_VECTOR
    0U,	// G_VECTOR_COMPRESS
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSINCOS
    0U,	// G_FTAN
    0U,	// G_FACOS
    0U,	// G_FASIN
    0U,	// G_FATAN
    0U,	// G_FATAN2
    0U,	// G_FCOSH
    0U,	// G_FSINH
    0U,	// G_FTANH
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STACKSAVE
    0U,	// G_STACKRESTORE
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_STRICT_FLDEXP
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMCPY_INLINE
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_BZERO
    0U,	// G_TRAP
    0U,	// G_DEBUGTRAP
    0U,	// G_UBSANTRAP
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_FMAXIMUM
    0U,	// G_VECREDUCE_FMINIMUM
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// G_SBFX
    0U,	// G_UBFX
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// BuildPairF64Pseudo
    0U,	// ClearFCSR
    0U,	// ClearFCSRImm
    0U,	// G_CLZW
    0U,	// G_CTZW
    0U,	// G_DIVUW
    0U,	// G_DIVW
    0U,	// G_FCLASS
    0U,	// G_FCVT_WU_RV64
    0U,	// G_FCVT_W_RV64
    0U,	// G_READ_VLENB
    0U,	// G_REMUW
    0U,	// G_ROLW
    0U,	// G_RORW
    0U,	// G_SLLW
    0U,	// G_SPLAT_VECTOR_SPLIT_I64_VL
    0U,	// G_SRAW
    0U,	// G_SRLW
    0U,	// G_VMCLR_VL
    0U,	// G_VMSET_VL
    0U,	// G_VMV_V_V_VL
    0U,	// G_VSLIDEDOWN_VL
    0U,	// G_VSLIDEUP_VL
    0U,	// HWASAN_CHECK_MEMACCESS_SHORTGRANULES
    0U,	// KCFI_CHECK
    0U,	// PROBED_STACKALLOC
    0U,	// PROBED_STACKALLOC_DYN
    0U,	// PROBED_STACKALLOC_RVV
    39022U,	// PseudoAddTPRel
    0U,	// PseudoAtomicLoadAdd32
    0U,	// PseudoAtomicLoadAdd64
    0U,	// PseudoAtomicLoadAnd32
    0U,	// PseudoAtomicLoadAnd64
    0U,	// PseudoAtomicLoadMax32
    0U,	// PseudoAtomicLoadMax64
    0U,	// PseudoAtomicLoadMin32
    0U,	// PseudoAtomicLoadMin64
    0U,	// PseudoAtomicLoadNand32
    0U,	// PseudoAtomicLoadNand64
    0U,	// PseudoAtomicLoadOr32
    0U,	// PseudoAtomicLoadOr64
    0U,	// PseudoAtomicLoadSub32
    0U,	// PseudoAtomicLoadSub64
    0U,	// PseudoAtomicLoadUMax32
    0U,	// PseudoAtomicLoadUMax64
    0U,	// PseudoAtomicLoadUMin32
    0U,	// PseudoAtomicLoadUMin64
    0U,	// PseudoAtomicLoadXor32
    0U,	// PseudoAtomicLoadXor64
    0U,	// PseudoAtomicSwap32
    0U,	// PseudoAtomicSwap64
    0U,	// PseudoBR
    0U,	// PseudoBRIND
    0U,	// PseudoBRINDNonX7
    0U,	// PseudoBRINDX7
    307021U,	// PseudoCALL
    0U,	// PseudoCALLIndirect
    0U,	// PseudoCALLIndirectNonX7
    0U,	// PseudoCALLIndirectX7
    33599309U,	// PseudoCALLReg
    0U,	// PseudoCCADD
    0U,	// PseudoCCADDI
    0U,	// PseudoCCADDIW
    0U,	// PseudoCCADDW
    0U,	// PseudoCCAND
    0U,	// PseudoCCANDI
    0U,	// PseudoCCANDN
    0U,	// PseudoCCLB
    0U,	// PseudoCCLBU
    0U,	// PseudoCCLD
    0U,	// PseudoCCLH
    0U,	// PseudoCCLHU
    0U,	// PseudoCCLUI
    0U,	// PseudoCCLW
    0U,	// PseudoCCLWU
    0U,	// PseudoCCMAX
    0U,	// PseudoCCMAXU
    0U,	// PseudoCCMIN
    0U,	// PseudoCCMINU
    0U,	// PseudoCCMOVGPR
    0U,	// PseudoCCMOVGPRNoX0
    0U,	// PseudoCCMUL
    0U,	// PseudoCCNDS_BFOS
    0U,	// PseudoCCNDS_BFOZ
    0U,	// PseudoCCOR
    0U,	// PseudoCCORI
    0U,	// PseudoCCORN
    0U,	// PseudoCCQC_E_LB
    0U,	// PseudoCCQC_E_LBU
    0U,	// PseudoCCQC_E_LH
    0U,	// PseudoCCQC_E_LHU
    0U,	// PseudoCCQC_E_LI
    0U,	// PseudoCCQC_E_LW
    0U,	// PseudoCCQC_LI
    0U,	// PseudoCCSLL
    0U,	// PseudoCCSLLI
    0U,	// PseudoCCSLLIW
    0U,	// PseudoCCSLLW
    0U,	// PseudoCCSRA
    0U,	// PseudoCCSRAI
    0U,	// PseudoCCSRAIW
    0U,	// PseudoCCSRAW
    0U,	// PseudoCCSRL
    0U,	// PseudoCCSRLI
    0U,	// PseudoCCSRLIW
    0U,	// PseudoCCSRLW
    0U,	// PseudoCCSUB
    0U,	// PseudoCCSUBW
    0U,	// PseudoCCXNOR
    0U,	// PseudoCCXOR
    0U,	// PseudoCCXORI
    33613756U,	// PseudoCV_ELW
    35695238U,	// PseudoC_ADDI_NOP
    0U,	// PseudoCmpXchg32
    0U,	// PseudoCmpXchg64
    270604534U,	// PseudoFLD
    270608686U,	// PseudoFLH
    270613929U,	// PseudoFLQ
    270624710U,	// PseudoFLW
    0U,	// PseudoFROUND_D
    0U,	// PseudoFROUND_D_IN32X
    0U,	// PseudoFROUND_D_INX
    0U,	// PseudoFROUND_H
    0U,	// PseudoFROUND_H_INX
    0U,	// PseudoFROUND_S
    0U,	// PseudoFROUND_S_INX
    270604626U,	// PseudoFSD
    270608811U,	// PseudoFSH
    270613940U,	// PseudoFSQ
    270624906U,	// PseudoFSW
    37828882U,	// PseudoJump
    33589925U,	// PseudoLA
    33589925U,	// PseudoLAImm
    33592971U,	// PseudoLA_TLSDESC
    33593571U,	// PseudoLA_TLS_GD
    33593758U,	// PseudoLA_TLS_IE
    33592721U,	// PseudoLB
    33605290U,	// PseudoLBU
    33593584U,	// PseudoLD
    33593584U,	// PseudoLD_RV32
    0U,	// PseudoLD_RV32_OPT
    33589811U,	// PseudoLGA
    33597722U,	// PseudoLH
    33605486U,	// PseudoLHU
    33598236U,	// PseudoLI
    33589924U,	// PseudoLLA
    33589924U,	// PseudoLLAImm
    33613736U,	// PseudoLW
    33605956U,	// PseudoLWU
    0U,	// PseudoLongBEQ
    0U,	// PseudoLongBEQI
    0U,	// PseudoLongBGE
    0U,	// PseudoLongBGEU
    0U,	// PseudoLongBLT
    0U,	// PseudoLongBLTU
    0U,	// PseudoLongBNE
    0U,	// PseudoLongBNEI
    0U,	// PseudoLongQC_BEQI
    0U,	// PseudoLongQC_BGEI
    0U,	// PseudoLongQC_BGEUI
    0U,	// PseudoLongQC_BLTI
    0U,	// PseudoLongQC_BLTUI
    0U,	// PseudoLongQC_BNEI
    0U,	// PseudoLongQC_E_BEQI
    0U,	// PseudoLongQC_E_BGEI
    0U,	// PseudoLongQC_E_BGEUI
    0U,	// PseudoLongQC_E_BLTI
    0U,	// PseudoLongQC_E_BLTUI
    0U,	// PseudoLongQC_E_BNEI
    0U,	// PseudoMOP_C_SSPUSH
    0U,	// PseudoMOP_SSPOPCHK
    0U,	// PseudoMOP_SSPUSH
    0U,	// PseudoMV_FPR16INX
    0U,	// PseudoMV_FPR32INX
    0U,	// PseudoMaskedAtomicLoadAdd32
    0U,	// PseudoMaskedAtomicLoadMax32
    0U,	// PseudoMaskedAtomicLoadMin32
    0U,	// PseudoMaskedAtomicLoadNand32
    0U,	// PseudoMaskedAtomicLoadSub32
    0U,	// PseudoMaskedAtomicLoadUMax32
    0U,	// PseudoMaskedAtomicLoadUMin32
    0U,	// PseudoMaskedAtomicSwap32
    0U,	// PseudoMaskedCmpXchg32
    0U,	// PseudoMovAddr
    0U,	// PseudoMovImm
    0U,	// PseudoNDS_VD4DOTSU_VV_M1
    0U,	// PseudoNDS_VD4DOTSU_VV_M1_MASK
    0U,	// PseudoNDS_VD4DOTSU_VV_M2
    0U,	// PseudoNDS_VD4DOTSU_VV_M2_MASK
    0U,	// PseudoNDS_VD4DOTSU_VV_M4
    0U,	// PseudoNDS_VD4DOTSU_VV_M4_MASK
    0U,	// PseudoNDS_VD4DOTSU_VV_M8
    0U,	// PseudoNDS_VD4DOTSU_VV_M8_MASK
    0U,	// PseudoNDS_VD4DOTSU_VV_MF2
    0U,	// PseudoNDS_VD4DOTSU_VV_MF2_MASK
    0U,	// PseudoNDS_VD4DOTS_VV_M1
    0U,	// PseudoNDS_VD4DOTS_VV_M1_MASK
    0U,	// PseudoNDS_VD4DOTS_VV_M2
    0U,	// PseudoNDS_VD4DOTS_VV_M2_MASK
    0U,	// PseudoNDS_VD4DOTS_VV_M4
    0U,	// PseudoNDS_VD4DOTS_VV_M4_MASK
    0U,	// PseudoNDS_VD4DOTS_VV_M8
    0U,	// PseudoNDS_VD4DOTS_VV_M8_MASK
    0U,	// PseudoNDS_VD4DOTS_VV_MF2
    0U,	// PseudoNDS_VD4DOTS_VV_MF2_MASK
    0U,	// PseudoNDS_VD4DOTU_VV_M1
    0U,	// PseudoNDS_VD4DOTU_VV_M1_MASK
    0U,	// PseudoNDS_VD4DOTU_VV_M2
    0U,	// PseudoNDS_VD4DOTU_VV_M2_MASK
    0U,	// PseudoNDS_VD4DOTU_VV_M4
    0U,	// PseudoNDS_VD4DOTU_VV_M4_MASK
    0U,	// PseudoNDS_VD4DOTU_VV_M8
    0U,	// PseudoNDS_VD4DOTU_VV_M8_MASK
    0U,	// PseudoNDS_VD4DOTU_VV_MF2
    0U,	// PseudoNDS_VD4DOTU_VV_MF2_MASK
    0U,	// PseudoNDS_VFNCVT_BF16_S_M1
    0U,	// PseudoNDS_VFNCVT_BF16_S_M2
    0U,	// PseudoNDS_VFNCVT_BF16_S_M4
    0U,	// PseudoNDS_VFNCVT_BF16_S_MF2
    0U,	// PseudoNDS_VFNCVT_BF16_S_MF4
    0U,	// PseudoNDS_VFPMADB_VFPR16_M1
    0U,	// PseudoNDS_VFPMADB_VFPR16_M1_MASK
    0U,	// PseudoNDS_VFPMADB_VFPR16_M2
    0U,	// PseudoNDS_VFPMADB_VFPR16_M2_MASK
    0U,	// PseudoNDS_VFPMADB_VFPR16_M4
    0U,	// PseudoNDS_VFPMADB_VFPR16_M4_MASK
    0U,	// PseudoNDS_VFPMADB_VFPR16_M8
    0U,	// PseudoNDS_VFPMADB_VFPR16_M8_MASK
    0U,	// PseudoNDS_VFPMADB_VFPR16_MF2
    0U,	// PseudoNDS_VFPMADB_VFPR16_MF2_MASK
    0U,	// PseudoNDS_VFPMADB_VFPR16_MF4
    0U,	// PseudoNDS_VFPMADB_VFPR16_MF4_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_M1
    0U,	// PseudoNDS_VFPMADT_VFPR16_M1_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_M2
    0U,	// PseudoNDS_VFPMADT_VFPR16_M2_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_M4
    0U,	// PseudoNDS_VFPMADT_VFPR16_M4_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_M8
    0U,	// PseudoNDS_VFPMADT_VFPR16_M8_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_MF2
    0U,	// PseudoNDS_VFPMADT_VFPR16_MF2_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_MF4
    0U,	// PseudoNDS_VFPMADT_VFPR16_MF4_MASK
    0U,	// PseudoNDS_VFWCVT_S_BF16_M1
    0U,	// PseudoNDS_VFWCVT_S_BF16_M2
    0U,	// PseudoNDS_VFWCVT_S_BF16_M4
    0U,	// PseudoNDS_VFWCVT_S_BF16_MF2
    0U,	// PseudoNDS_VFWCVT_S_BF16_MF4
    0U,	// PseudoNDS_VLN8_V_M1
    0U,	// PseudoNDS_VLN8_V_M1_MASK
    0U,	// PseudoNDS_VLN8_V_M2
    0U,	// PseudoNDS_VLN8_V_M2_MASK
    0U,	// PseudoNDS_VLN8_V_M4
    0U,	// PseudoNDS_VLN8_V_M4_MASK
    0U,	// PseudoNDS_VLN8_V_M8
    0U,	// PseudoNDS_VLN8_V_M8_MASK
    0U,	// PseudoNDS_VLN8_V_MF2
    0U,	// PseudoNDS_VLN8_V_MF2_MASK
    0U,	// PseudoNDS_VLN8_V_MF4
    0U,	// PseudoNDS_VLN8_V_MF4_MASK
    0U,	// PseudoNDS_VLN8_V_MF8
    0U,	// PseudoNDS_VLN8_V_MF8_MASK
    0U,	// PseudoNDS_VLNU8_V_M1
    0U,	// PseudoNDS_VLNU8_V_M1_MASK
    0U,	// PseudoNDS_VLNU8_V_M2
    0U,	// PseudoNDS_VLNU8_V_M2_MASK
    0U,	// PseudoNDS_VLNU8_V_M4
    0U,	// PseudoNDS_VLNU8_V_M4_MASK
    0U,	// PseudoNDS_VLNU8_V_M8
    0U,	// PseudoNDS_VLNU8_V_M8_MASK
    0U,	// PseudoNDS_VLNU8_V_MF2
    0U,	// PseudoNDS_VLNU8_V_MF2_MASK
    0U,	// PseudoNDS_VLNU8_V_MF4
    0U,	// PseudoNDS_VLNU8_V_MF4_MASK
    0U,	// PseudoNDS_VLNU8_V_MF8
    0U,	// PseudoNDS_VLNU8_V_MF8_MASK
    33592716U,	// PseudoQC_E_LB
    33605295U,	// PseudoQC_E_LBU
    33597726U,	// PseudoQC_E_LH
    33605491U,	// PseudoQC_E_LHU
    33613740U,	// PseudoQC_E_LW
    270603743U,	// PseudoQC_E_SB
    270608795U,	// PseudoQC_E_SH
    270624867U,	// PseudoQC_E_SW
    0U,	// PseudoQuietFLE_D
    0U,	// PseudoQuietFLE_D_IN32X
    0U,	// PseudoQuietFLE_D_INX
    0U,	// PseudoQuietFLE_H
    0U,	// PseudoQuietFLE_H_INX
    0U,	// PseudoQuietFLE_S
    0U,	// PseudoQuietFLE_S_INX
    0U,	// PseudoQuietFLT_D
    0U,	// PseudoQuietFLT_D_IN32X
    0U,	// PseudoQuietFLT_D_INX
    0U,	// PseudoQuietFLT_H
    0U,	// PseudoQuietFLT_H_INX
    0U,	// PseudoQuietFLT_S
    0U,	// PseudoQuietFLT_S_INX
    0U,	// PseudoRET
    0U,	// PseudoRI_VEXTRACT_M1
    0U,	// PseudoRI_VEXTRACT_M2
    0U,	// PseudoRI_VEXTRACT_M4
    0U,	// PseudoRI_VEXTRACT_M8
    0U,	// PseudoRI_VEXTRACT_MF2
    0U,	// PseudoRI_VEXTRACT_MF4
    0U,	// PseudoRI_VEXTRACT_MF8
    0U,	// PseudoRI_VINSERT_M1
    0U,	// PseudoRI_VINSERT_M2
    0U,	// PseudoRI_VINSERT_M4
    0U,	// PseudoRI_VINSERT_M8
    0U,	// PseudoRI_VINSERT_MF2
    0U,	// PseudoRI_VINSERT_MF4
    0U,	// PseudoRI_VINSERT_MF8
    0U,	// PseudoRI_VUNZIP2A_VV_M1
    0U,	// PseudoRI_VUNZIP2A_VV_M1_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_M2
    0U,	// PseudoRI_VUNZIP2A_VV_M2_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_M4
    0U,	// PseudoRI_VUNZIP2A_VV_M4_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_M8
    0U,	// PseudoRI_VUNZIP2A_VV_M8_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_MF2
    0U,	// PseudoRI_VUNZIP2A_VV_MF2_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_MF4
    0U,	// PseudoRI_VUNZIP2A_VV_MF4_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_MF8
    0U,	// PseudoRI_VUNZIP2A_VV_MF8_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_M1
    0U,	// PseudoRI_VUNZIP2B_VV_M1_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_M2
    0U,	// PseudoRI_VUNZIP2B_VV_M2_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_M4
    0U,	// PseudoRI_VUNZIP2B_VV_M4_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_M8
    0U,	// PseudoRI_VUNZIP2B_VV_M8_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_MF2
    0U,	// PseudoRI_VUNZIP2B_VV_MF2_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_MF4
    0U,	// PseudoRI_VUNZIP2B_VV_MF4_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_MF8
    0U,	// PseudoRI_VUNZIP2B_VV_MF8_MASK
    0U,	// PseudoRI_VZIP2A_VV_M1
    0U,	// PseudoRI_VZIP2A_VV_M1_MASK
    0U,	// PseudoRI_VZIP2A_VV_M2
    0U,	// PseudoRI_VZIP2A_VV_M2_MASK
    0U,	// PseudoRI_VZIP2A_VV_M4
    0U,	// PseudoRI_VZIP2A_VV_M4_MASK
    0U,	// PseudoRI_VZIP2A_VV_M8
    0U,	// PseudoRI_VZIP2A_VV_M8_MASK
    0U,	// PseudoRI_VZIP2A_VV_MF2
    0U,	// PseudoRI_VZIP2A_VV_MF2_MASK
    0U,	// PseudoRI_VZIP2A_VV_MF4
    0U,	// PseudoRI_VZIP2A_VV_MF4_MASK
    0U,	// PseudoRI_VZIP2A_VV_MF8
    0U,	// PseudoRI_VZIP2A_VV_MF8_MASK
    0U,	// PseudoRI_VZIP2B_VV_M1
    0U,	// PseudoRI_VZIP2B_VV_M1_MASK
    0U,	// PseudoRI_VZIP2B_VV_M2
    0U,	// PseudoRI_VZIP2B_VV_M2_MASK
    0U,	// PseudoRI_VZIP2B_VV_M4
    0U,	// PseudoRI_VZIP2B_VV_M4_MASK
    0U,	// PseudoRI_VZIP2B_VV_M8
    0U,	// PseudoRI_VZIP2B_VV_M8_MASK
    0U,	// PseudoRI_VZIP2B_VV_MF2
    0U,	// PseudoRI_VZIP2B_VV_MF2_MASK
    0U,	// PseudoRI_VZIP2B_VV_MF4
    0U,	// PseudoRI_VZIP2B_VV_MF4_MASK
    0U,	// PseudoRI_VZIP2B_VV_MF8
    0U,	// PseudoRI_VZIP2B_VV_MF8_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_M1
    0U,	// PseudoRI_VZIPEVEN_VV_M1_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_M2
    0U,	// PseudoRI_VZIPEVEN_VV_M2_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_M4
    0U,	// PseudoRI_VZIPEVEN_VV_M4_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_M8
    0U,	// PseudoRI_VZIPEVEN_VV_M8_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_MF2
    0U,	// PseudoRI_VZIPEVEN_VV_MF2_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_MF4
    0U,	// PseudoRI_VZIPEVEN_VV_MF4_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_MF8
    0U,	// PseudoRI_VZIPEVEN_VV_MF8_MASK
    0U,	// PseudoRI_VZIPODD_VV_M1
    0U,	// PseudoRI_VZIPODD_VV_M1_MASK
    0U,	// PseudoRI_VZIPODD_VV_M2
    0U,	// PseudoRI_VZIPODD_VV_M2_MASK
    0U,	// PseudoRI_VZIPODD_VV_M4
    0U,	// PseudoRI_VZIPODD_VV_M4_MASK
    0U,	// PseudoRI_VZIPODD_VV_M8
    0U,	// PseudoRI_VZIPODD_VV_M8_MASK
    0U,	// PseudoRI_VZIPODD_VV_MF2
    0U,	// PseudoRI_VZIPODD_VV_MF2_MASK
    0U,	// PseudoRI_VZIPODD_VV_MF4
    0U,	// PseudoRI_VZIPODD_VV_MF4_MASK
    0U,	// PseudoRI_VZIPODD_VV_MF8
    0U,	// PseudoRI_VZIPODD_VV_MF8_MASK
    0U,	// PseudoRV32ZdinxLD
    0U,	// PseudoRV32ZdinxSD
    0U,	// PseudoReadVL
    0U,	// PseudoReadVLENB
    0U,	// PseudoReadVLENBViaVSETVLIX0
    270603739U,	// PseudoSB
    270604620U,	// PseudoSD
    270604620U,	// PseudoSD_RV32
    0U,	// PseudoSD_RV32_OPT
    33591878U,	// PseudoSEXT_B
    33596593U,	// PseudoSEXT_H
    0U,	// PseudoSF_MM_E4M3_E4M3
    0U,	// PseudoSF_MM_E4M3_E5M2
    0U,	// PseudoSF_MM_E5M2_E4M3
    0U,	// PseudoSF_MM_E5M2_E5M2
    0U,	// PseudoSF_MM_F_F
    0U,	// PseudoSF_MM_F_F_ALT
    0U,	// PseudoSF_MM_S_S
    0U,	// PseudoSF_MM_S_U
    0U,	// PseudoSF_MM_U_S
    0U,	// PseudoSF_MM_U_U
    0U,	// PseudoSF_VC_FPR16VV_SE_M1
    0U,	// PseudoSF_VC_FPR16VV_SE_M2
    0U,	// PseudoSF_VC_FPR16VV_SE_M4
    0U,	// PseudoSF_VC_FPR16VV_SE_M8
    0U,	// PseudoSF_VC_FPR16VV_SE_MF2
    0U,	// PseudoSF_VC_FPR16VV_SE_MF4
    0U,	// PseudoSF_VC_FPR16VW_SE_M1
    0U,	// PseudoSF_VC_FPR16VW_SE_M2
    0U,	// PseudoSF_VC_FPR16VW_SE_M4
    0U,	// PseudoSF_VC_FPR16VW_SE_M8
    0U,	// PseudoSF_VC_FPR16VW_SE_MF2
    0U,	// PseudoSF_VC_FPR16VW_SE_MF4
    0U,	// PseudoSF_VC_FPR16V_SE_M1
    0U,	// PseudoSF_VC_FPR16V_SE_M2
    0U,	// PseudoSF_VC_FPR16V_SE_M4
    0U,	// PseudoSF_VC_FPR16V_SE_M8
    0U,	// PseudoSF_VC_FPR16V_SE_MF2
    0U,	// PseudoSF_VC_FPR16V_SE_MF4
    0U,	// PseudoSF_VC_FPR32VV_SE_M1
    0U,	// PseudoSF_VC_FPR32VV_SE_M2
    0U,	// PseudoSF_VC_FPR32VV_SE_M4
    0U,	// PseudoSF_VC_FPR32VV_SE_M8
    0U,	// PseudoSF_VC_FPR32VV_SE_MF2
    0U,	// PseudoSF_VC_FPR32VW_SE_M1
    0U,	// PseudoSF_VC_FPR32VW_SE_M2
    0U,	// PseudoSF_VC_FPR32VW_SE_M4
    0U,	// PseudoSF_VC_FPR32VW_SE_M8
    0U,	// PseudoSF_VC_FPR32VW_SE_MF2
    0U,	// PseudoSF_VC_FPR32V_SE_M1
    0U,	// PseudoSF_VC_FPR32V_SE_M2
    0U,	// PseudoSF_VC_FPR32V_SE_M4
    0U,	// PseudoSF_VC_FPR32V_SE_M8
    0U,	// PseudoSF_VC_FPR32V_SE_MF2
    0U,	// PseudoSF_VC_FPR64VV_SE_M1
    0U,	// PseudoSF_VC_FPR64VV_SE_M2
    0U,	// PseudoSF_VC_FPR64VV_SE_M4
    0U,	// PseudoSF_VC_FPR64VV_SE_M8
    0U,	// PseudoSF_VC_FPR64V_SE_M1
    0U,	// PseudoSF_VC_FPR64V_SE_M2
    0U,	// PseudoSF_VC_FPR64V_SE_M4
    0U,	// PseudoSF_VC_FPR64V_SE_M8
    0U,	// PseudoSF_VC_IVV_SE_M1
    0U,	// PseudoSF_VC_IVV_SE_M2
    0U,	// PseudoSF_VC_IVV_SE_M4
    0U,	// PseudoSF_VC_IVV_SE_M8
    0U,	// PseudoSF_VC_IVV_SE_MF2
    0U,	// PseudoSF_VC_IVV_SE_MF4
    0U,	// PseudoSF_VC_IVV_SE_MF8
    0U,	// PseudoSF_VC_IVW_SE_M1
    0U,	// PseudoSF_VC_IVW_SE_M2
    0U,	// PseudoSF_VC_IVW_SE_M4
    0U,	// PseudoSF_VC_IVW_SE_MF2
    0U,	// PseudoSF_VC_IVW_SE_MF4
    0U,	// PseudoSF_VC_IVW_SE_MF8
    0U,	// PseudoSF_VC_IV_SE_M1
    0U,	// PseudoSF_VC_IV_SE_M2
    0U,	// PseudoSF_VC_IV_SE_M4
    0U,	// PseudoSF_VC_IV_SE_M8
    0U,	// PseudoSF_VC_IV_SE_MF2
    0U,	// PseudoSF_VC_IV_SE_MF4
    0U,	// PseudoSF_VC_IV_SE_MF8
    0U,	// PseudoSF_VC_I_SE_M1
    0U,	// PseudoSF_VC_I_SE_M2
    0U,	// PseudoSF_VC_I_SE_M4
    0U,	// PseudoSF_VC_I_SE_M8
    0U,	// PseudoSF_VC_I_SE_MF2
    0U,	// PseudoSF_VC_I_SE_MF4
    0U,	// PseudoSF_VC_I_SE_MF8
    0U,	// PseudoSF_VC_VVV_SE_M1
    0U,	// PseudoSF_VC_VVV_SE_M2
    0U,	// PseudoSF_VC_VVV_SE_M4
    0U,	// PseudoSF_VC_VVV_SE_M8
    0U,	// PseudoSF_VC_VVV_SE_MF2
    0U,	// PseudoSF_VC_VVV_SE_MF4
    0U,	// PseudoSF_VC_VVV_SE_MF8
    0U,	// PseudoSF_VC_VVW_SE_M1
    0U,	// PseudoSF_VC_VVW_SE_M2
    0U,	// PseudoSF_VC_VVW_SE_M4
    0U,	// PseudoSF_VC_VVW_SE_MF2
    0U,	// PseudoSF_VC_VVW_SE_MF4
    0U,	// PseudoSF_VC_VVW_SE_MF8
    0U,	// PseudoSF_VC_VV_SE_M1
    0U,	// PseudoSF_VC_VV_SE_M2
    0U,	// PseudoSF_VC_VV_SE_M4
    0U,	// PseudoSF_VC_VV_SE_M8
    0U,	// PseudoSF_VC_VV_SE_MF2
    0U,	// PseudoSF_VC_VV_SE_MF4
    0U,	// PseudoSF_VC_VV_SE_MF8
    0U,	// PseudoSF_VC_V_FPR16VV_M1
    0U,	// PseudoSF_VC_V_FPR16VV_M2
    0U,	// PseudoSF_VC_V_FPR16VV_M4
    0U,	// PseudoSF_VC_V_FPR16VV_M8
    0U,	// PseudoSF_VC_V_FPR16VV_MF2
    0U,	// PseudoSF_VC_V_FPR16VV_MF4
    0U,	// PseudoSF_VC_V_FPR16VV_SE_M1
    0U,	// PseudoSF_VC_V_FPR16VV_SE_M2
    0U,	// PseudoSF_VC_V_FPR16VV_SE_M4
    0U,	// PseudoSF_VC_V_FPR16VV_SE_M8
    0U,	// PseudoSF_VC_V_FPR16VV_SE_MF2
    0U,	// PseudoSF_VC_V_FPR16VV_SE_MF4
    0U,	// PseudoSF_VC_V_FPR16VW_M1
    0U,	// PseudoSF_VC_V_FPR16VW_M2
    0U,	// PseudoSF_VC_V_FPR16VW_M4
    0U,	// PseudoSF_VC_V_FPR16VW_M8
    0U,	// PseudoSF_VC_V_FPR16VW_MF2
    0U,	// PseudoSF_VC_V_FPR16VW_MF4
    0U,	// PseudoSF_VC_V_FPR16VW_SE_M1
    0U,	// PseudoSF_VC_V_FPR16VW_SE_M2
    0U,	// PseudoSF_VC_V_FPR16VW_SE_M4
    0U,	// PseudoSF_VC_V_FPR16VW_SE_M8
    0U,	// PseudoSF_VC_V_FPR16VW_SE_MF2
    0U,	// PseudoSF_VC_V_FPR16VW_SE_MF4
    0U,	// PseudoSF_VC_V_FPR16V_M1
    0U,	// PseudoSF_VC_V_FPR16V_M2
    0U,	// PseudoSF_VC_V_FPR16V_M4
    0U,	// PseudoSF_VC_V_FPR16V_M8
    0U,	// PseudoSF_VC_V_FPR16V_MF2
    0U,	// PseudoSF_VC_V_FPR16V_MF4
    0U,	// PseudoSF_VC_V_FPR16V_SE_M1
    0U,	// PseudoSF_VC_V_FPR16V_SE_M2
    0U,	// PseudoSF_VC_V_FPR16V_SE_M4
    0U,	// PseudoSF_VC_V_FPR16V_SE_M8
    0U,	// PseudoSF_VC_V_FPR16V_SE_MF2
    0U,	// PseudoSF_VC_V_FPR16V_SE_MF4
    0U,	// PseudoSF_VC_V_FPR32VV_M1
    0U,	// PseudoSF_VC_V_FPR32VV_M2
    0U,	// PseudoSF_VC_V_FPR32VV_M4
    0U,	// PseudoSF_VC_V_FPR32VV_M8
    0U,	// PseudoSF_VC_V_FPR32VV_MF2
    0U,	// PseudoSF_VC_V_FPR32VV_SE_M1
    0U,	// PseudoSF_VC_V_FPR32VV_SE_M2
    0U,	// PseudoSF_VC_V_FPR32VV_SE_M4
    0U,	// PseudoSF_VC_V_FPR32VV_SE_M8
    0U,	// PseudoSF_VC_V_FPR32VV_SE_MF2
    0U,	// PseudoSF_VC_V_FPR32VW_M1
    0U,	// PseudoSF_VC_V_FPR32VW_M2
    0U,	// PseudoSF_VC_V_FPR32VW_M4
    0U,	// PseudoSF_VC_V_FPR32VW_M8
    0U,	// PseudoSF_VC_V_FPR32VW_MF2
    0U,	// PseudoSF_VC_V_FPR32VW_SE_M1
    0U,	// PseudoSF_VC_V_FPR32VW_SE_M2
    0U,	// PseudoSF_VC_V_FPR32VW_SE_M4
    0U,	// PseudoSF_VC_V_FPR32VW_SE_M8
    0U,	// PseudoSF_VC_V_FPR32VW_SE_MF2
    0U,	// PseudoSF_VC_V_FPR32V_M1
    0U,	// PseudoSF_VC_V_FPR32V_M2
    0U,	// PseudoSF_VC_V_FPR32V_M4
    0U,	// PseudoSF_VC_V_FPR32V_M8
    0U,	// PseudoSF_VC_V_FPR32V_MF2
    0U,	// PseudoSF_VC_V_FPR32V_SE_M1
    0U,	// PseudoSF_VC_V_FPR32V_SE_M2
    0U,	// PseudoSF_VC_V_FPR32V_SE_M4
    0U,	// PseudoSF_VC_V_FPR32V_SE_M8
    0U,	// PseudoSF_VC_V_FPR32V_SE_MF2
    0U,	// PseudoSF_VC_V_FPR64VV_M1
    0U,	// PseudoSF_VC_V_FPR64VV_M2
    0U,	// PseudoSF_VC_V_FPR64VV_M4
    0U,	// PseudoSF_VC_V_FPR64VV_M8
    0U,	// PseudoSF_VC_V_FPR64VV_SE_M1
    0U,	// PseudoSF_VC_V_FPR64VV_SE_M2
    0U,	// PseudoSF_VC_V_FPR64VV_SE_M4
    0U,	// PseudoSF_VC_V_FPR64VV_SE_M8
    0U,	// PseudoSF_VC_V_FPR64V_M1
    0U,	// PseudoSF_VC_V_FPR64V_M2
    0U,	// PseudoSF_VC_V_FPR64V_M4
    0U,	// PseudoSF_VC_V_FPR64V_M8
    0U,	// PseudoSF_VC_V_FPR64V_SE_M1
    0U,	// PseudoSF_VC_V_FPR64V_SE_M2
    0U,	// PseudoSF_VC_V_FPR64V_SE_M4
    0U,	// PseudoSF_VC_V_FPR64V_SE_M8
    0U,	// PseudoSF_VC_V_IVV_M1
    0U,	// PseudoSF_VC_V_IVV_M2
    0U,	// PseudoSF_VC_V_IVV_M4
    0U,	// PseudoSF_VC_V_IVV_M8
    0U,	// PseudoSF_VC_V_IVV_MF2
    0U,	// PseudoSF_VC_V_IVV_MF4
    0U,	// PseudoSF_VC_V_IVV_MF8
    0U,	// PseudoSF_VC_V_IVV_SE_M1
    0U,	// PseudoSF_VC_V_IVV_SE_M2
    0U,	// PseudoSF_VC_V_IVV_SE_M4
    0U,	// PseudoSF_VC_V_IVV_SE_M8
    0U,	// PseudoSF_VC_V_IVV_SE_MF2
    0U,	// PseudoSF_VC_V_IVV_SE_MF4
    0U,	// PseudoSF_VC_V_IVV_SE_MF8
    0U,	// PseudoSF_VC_V_IVW_M1
    0U,	// PseudoSF_VC_V_IVW_M2
    0U,	// PseudoSF_VC_V_IVW_M4
    0U,	// PseudoSF_VC_V_IVW_MF2
    0U,	// PseudoSF_VC_V_IVW_MF4
    0U,	// PseudoSF_VC_V_IVW_MF8
    0U,	// PseudoSF_VC_V_IVW_SE_M1
    0U,	// PseudoSF_VC_V_IVW_SE_M2
    0U,	// PseudoSF_VC_V_IVW_SE_M4
    0U,	// PseudoSF_VC_V_IVW_SE_MF2
    0U,	// PseudoSF_VC_V_IVW_SE_MF4
    0U,	// PseudoSF_VC_V_IVW_SE_MF8
    0U,	// PseudoSF_VC_V_IV_M1
    0U,	// PseudoSF_VC_V_IV_M2
    0U,	// PseudoSF_VC_V_IV_M4
    0U,	// PseudoSF_VC_V_IV_M8
    0U,	// PseudoSF_VC_V_IV_MF2
    0U,	// PseudoSF_VC_V_IV_MF4
    0U,	// PseudoSF_VC_V_IV_MF8
    0U,	// PseudoSF_VC_V_IV_SE_M1
    0U,	// PseudoSF_VC_V_IV_SE_M2
    0U,	// PseudoSF_VC_V_IV_SE_M4
    0U,	// PseudoSF_VC_V_IV_SE_M8
    0U,	// PseudoSF_VC_V_IV_SE_MF2
    0U,	// PseudoSF_VC_V_IV_SE_MF4
    0U,	// PseudoSF_VC_V_IV_SE_MF8
    0U,	// PseudoSF_VC_V_I_M1
    0U,	// PseudoSF_VC_V_I_M2
    0U,	// PseudoSF_VC_V_I_M4
    0U,	// PseudoSF_VC_V_I_M8
    0U,	// PseudoSF_VC_V_I_MF2
    0U,	// PseudoSF_VC_V_I_MF4
    0U,	// PseudoSF_VC_V_I_MF8
    0U,	// PseudoSF_VC_V_I_SE_M1
    0U,	// PseudoSF_VC_V_I_SE_M2
    0U,	// PseudoSF_VC_V_I_SE_M4
    0U,	// PseudoSF_VC_V_I_SE_M8
    0U,	// PseudoSF_VC_V_I_SE_MF2
    0U,	// PseudoSF_VC_V_I_SE_MF4
    0U,	// PseudoSF_VC_V_I_SE_MF8
    0U,	// PseudoSF_VC_V_VVV_M1
    0U,	// PseudoSF_VC_V_VVV_M2
    0U,	// PseudoSF_VC_V_VVV_M4
    0U,	// PseudoSF_VC_V_VVV_M8
    0U,	// PseudoSF_VC_V_VVV_MF2
    0U,	// PseudoSF_VC_V_VVV_MF4
    0U,	// PseudoSF_VC_V_VVV_MF8
    0U,	// PseudoSF_VC_V_VVV_SE_M1
    0U,	// PseudoSF_VC_V_VVV_SE_M2
    0U,	// PseudoSF_VC_V_VVV_SE_M4
    0U,	// PseudoSF_VC_V_VVV_SE_M8
    0U,	// PseudoSF_VC_V_VVV_SE_MF2
    0U,	// PseudoSF_VC_V_VVV_SE_MF4
    0U,	// PseudoSF_VC_V_VVV_SE_MF8
    0U,	// PseudoSF_VC_V_VVW_M1
    0U,	// PseudoSF_VC_V_VVW_M2
    0U,	// PseudoSF_VC_V_VVW_M4
    0U,	// PseudoSF_VC_V_VVW_MF2
    0U,	// PseudoSF_VC_V_VVW_MF4
    0U,	// PseudoSF_VC_V_VVW_MF8
    0U,	// PseudoSF_VC_V_VVW_SE_M1
    0U,	// PseudoSF_VC_V_VVW_SE_M2
    0U,	// PseudoSF_VC_V_VVW_SE_M4
    0U,	// PseudoSF_VC_V_VVW_SE_MF2
    0U,	// PseudoSF_VC_V_VVW_SE_MF4
    0U,	// PseudoSF_VC_V_VVW_SE_MF8
    0U,	// PseudoSF_VC_V_VV_M1
    0U,	// PseudoSF_VC_V_VV_M2
    0U,	// PseudoSF_VC_V_VV_M4
    0U,	// PseudoSF_VC_V_VV_M8
    0U,	// PseudoSF_VC_V_VV_MF2
    0U,	// PseudoSF_VC_V_VV_MF4
    0U,	// PseudoSF_VC_V_VV_MF8
    0U,	// PseudoSF_VC_V_VV_SE_M1
    0U,	// PseudoSF_VC_V_VV_SE_M2
    0U,	// PseudoSF_VC_V_VV_SE_M4
    0U,	// PseudoSF_VC_V_VV_SE_M8
    0U,	// PseudoSF_VC_V_VV_SE_MF2
    0U,	// PseudoSF_VC_V_VV_SE_MF4
    0U,	// PseudoSF_VC_V_VV_SE_MF8
    0U,	// PseudoSF_VC_V_XVV_M1
    0U,	// PseudoSF_VC_V_XVV_M2
    0U,	// PseudoSF_VC_V_XVV_M4
    0U,	// PseudoSF_VC_V_XVV_M8
    0U,	// PseudoSF_VC_V_XVV_MF2
    0U,	// PseudoSF_VC_V_XVV_MF4
    0U,	// PseudoSF_VC_V_XVV_MF8
    0U,	// PseudoSF_VC_V_XVV_SE_M1
    0U,	// PseudoSF_VC_V_XVV_SE_M2
    0U,	// PseudoSF_VC_V_XVV_SE_M4
    0U,	// PseudoSF_VC_V_XVV_SE_M8
    0U,	// PseudoSF_VC_V_XVV_SE_MF2
    0U,	// PseudoSF_VC_V_XVV_SE_MF4
    0U,	// PseudoSF_VC_V_XVV_SE_MF8
    0U,	// PseudoSF_VC_V_XVW_M1
    0U,	// PseudoSF_VC_V_XVW_M2
    0U,	// PseudoSF_VC_V_XVW_M4
    0U,	// PseudoSF_VC_V_XVW_MF2
    0U,	// PseudoSF_VC_V_XVW_MF4
    0U,	// PseudoSF_VC_V_XVW_MF8
    0U,	// PseudoSF_VC_V_XVW_SE_M1
    0U,	// PseudoSF_VC_V_XVW_SE_M2
    0U,	// PseudoSF_VC_V_XVW_SE_M4
    0U,	// PseudoSF_VC_V_XVW_SE_MF2
    0U,	// PseudoSF_VC_V_XVW_SE_MF4
    0U,	// PseudoSF_VC_V_XVW_SE_MF8
    0U,	// PseudoSF_VC_V_XV_M1
    0U,	// PseudoSF_VC_V_XV_M2
    0U,	// PseudoSF_VC_V_XV_M4
    0U,	// PseudoSF_VC_V_XV_M8
    0U,	// PseudoSF_VC_V_XV_MF2
    0U,	// PseudoSF_VC_V_XV_MF4
    0U,	// PseudoSF_VC_V_XV_MF8
    0U,	// PseudoSF_VC_V_XV_SE_M1
    0U,	// PseudoSF_VC_V_XV_SE_M2
    0U,	// PseudoSF_VC_V_XV_SE_M4
    0U,	// PseudoSF_VC_V_XV_SE_M8
    0U,	// PseudoSF_VC_V_XV_SE_MF2
    0U,	// PseudoSF_VC_V_XV_SE_MF4
    0U,	// PseudoSF_VC_V_XV_SE_MF8
    0U,	// PseudoSF_VC_V_X_M1
    0U,	// PseudoSF_VC_V_X_M2
    0U,	// PseudoSF_VC_V_X_M4
    0U,	// PseudoSF_VC_V_X_M8
    0U,	// PseudoSF_VC_V_X_MF2
    0U,	// PseudoSF_VC_V_X_MF4
    0U,	// PseudoSF_VC_V_X_MF8
    0U,	// PseudoSF_VC_V_X_SE_M1
    0U,	// PseudoSF_VC_V_X_SE_M2
    0U,	// PseudoSF_VC_V_X_SE_M4
    0U,	// PseudoSF_VC_V_X_SE_M8
    0U,	// PseudoSF_VC_V_X_SE_MF2
    0U,	// PseudoSF_VC_V_X_SE_MF4
    0U,	// PseudoSF_VC_V_X_SE_MF8
    0U,	// PseudoSF_VC_XVV_SE_M1
    0U,	// PseudoSF_VC_XVV_SE_M2
    0U,	// PseudoSF_VC_XVV_SE_M4
    0U,	// PseudoSF_VC_XVV_SE_M8
    0U,	// PseudoSF_VC_XVV_SE_MF2
    0U,	// PseudoSF_VC_XVV_SE_MF4
    0U,	// PseudoSF_VC_XVV_SE_MF8
    0U,	// PseudoSF_VC_XVW_SE_M1
    0U,	// PseudoSF_VC_XVW_SE_M2
    0U,	// PseudoSF_VC_XVW_SE_M4
    0U,	// PseudoSF_VC_XVW_SE_MF2
    0U,	// PseudoSF_VC_XVW_SE_MF4
    0U,	// PseudoSF_VC_XVW_SE_MF8
    0U,	// PseudoSF_VC_XV_SE_M1
    0U,	// PseudoSF_VC_XV_SE_M2
    0U,	// PseudoSF_VC_XV_SE_M4
    0U,	// PseudoSF_VC_XV_SE_M8
    0U,	// PseudoSF_VC_XV_SE_MF2
    0U,	// PseudoSF_VC_XV_SE_MF4
    0U,	// PseudoSF_VC_XV_SE_MF8
    0U,	// PseudoSF_VC_X_SE_M1
    0U,	// PseudoSF_VC_X_SE_M2
    0U,	// PseudoSF_VC_X_SE_M4
    0U,	// PseudoSF_VC_X_SE_M8
    0U,	// PseudoSF_VC_X_SE_MF2
    0U,	// PseudoSF_VC_X_SE_MF4
    0U,	// PseudoSF_VC_X_SE_MF8
    0U,	// PseudoSF_VFEXPA_V_M1_E16
    0U,	// PseudoSF_VFEXPA_V_M1_E16_MASK
    0U,	// PseudoSF_VFEXPA_V_M1_E32
    0U,	// PseudoSF_VFEXPA_V_M1_E32_MASK
    0U,	// PseudoSF_VFEXPA_V_M1_E64
    0U,	// PseudoSF_VFEXPA_V_M1_E64_MASK
    0U,	// PseudoSF_VFEXPA_V_M2_E16
    0U,	// PseudoSF_VFEXPA_V_M2_E16_MASK
    0U,	// PseudoSF_VFEXPA_V_M2_E32
    0U,	// PseudoSF_VFEXPA_V_M2_E32_MASK
    0U,	// PseudoSF_VFEXPA_V_M2_E64
    0U,	// PseudoSF_VFEXPA_V_M2_E64_MASK
    0U,	// PseudoSF_VFEXPA_V_M4_E16
    0U,	// PseudoSF_VFEXPA_V_M4_E16_MASK
    0U,	// PseudoSF_VFEXPA_V_M4_E32
    0U,	// PseudoSF_VFEXPA_V_M4_E32_MASK
    0U,	// PseudoSF_VFEXPA_V_M4_E64
    0U,	// PseudoSF_VFEXPA_V_M4_E64_MASK
    0U,	// PseudoSF_VFEXPA_V_M8_E16
    0U,	// PseudoSF_VFEXPA_V_M8_E16_MASK
    0U,	// PseudoSF_VFEXPA_V_M8_E32
    0U,	// PseudoSF_VFEXPA_V_M8_E32_MASK
    0U,	// PseudoSF_VFEXPA_V_M8_E64
    0U,	// PseudoSF_VFEXPA_V_M8_E64_MASK
    0U,	// PseudoSF_VFEXPA_V_MF2_E16
    0U,	// PseudoSF_VFEXPA_V_MF2_E16_MASK
    0U,	// PseudoSF_VFEXPA_V_MF2_E32
    0U,	// PseudoSF_VFEXPA_V_MF2_E32_MASK
    0U,	// PseudoSF_VFEXPA_V_MF4_E16
    0U,	// PseudoSF_VFEXPA_V_MF4_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_M1_E16
    0U,	// PseudoSF_VFEXP_ALT_V_M1_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_M2_E16
    0U,	// PseudoSF_VFEXP_ALT_V_M2_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_M4_E16
    0U,	// PseudoSF_VFEXP_ALT_V_M4_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_M8_E16
    0U,	// PseudoSF_VFEXP_ALT_V_M8_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_MF2_E16
    0U,	// PseudoSF_VFEXP_ALT_V_MF2_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_MF4_E16
    0U,	// PseudoSF_VFEXP_ALT_V_MF4_E16_MASK
    0U,	// PseudoSF_VFEXP_V_M1_E16
    0U,	// PseudoSF_VFEXP_V_M1_E16_MASK
    0U,	// PseudoSF_VFEXP_V_M1_E32
    0U,	// PseudoSF_VFEXP_V_M1_E32_MASK
    0U,	// PseudoSF_VFEXP_V_M2_E16
    0U,	// PseudoSF_VFEXP_V_M2_E16_MASK
    0U,	// PseudoSF_VFEXP_V_M2_E32
    0U,	// PseudoSF_VFEXP_V_M2_E32_MASK
    0U,	// PseudoSF_VFEXP_V_M4_E16
    0U,	// PseudoSF_VFEXP_V_M4_E16_MASK
    0U,	// PseudoSF_VFEXP_V_M4_E32
    0U,	// PseudoSF_VFEXP_V_M4_E32_MASK
    0U,	// PseudoSF_VFEXP_V_M8_E16
    0U,	// PseudoSF_VFEXP_V_M8_E16_MASK
    0U,	// PseudoSF_VFEXP_V_M8_E32
    0U,	// PseudoSF_VFEXP_V_M8_E32_MASK
    0U,	// PseudoSF_VFEXP_V_MF2_E16
    0U,	// PseudoSF_VFEXP_V_MF2_E16_MASK
    0U,	// PseudoSF_VFEXP_V_MF2_E32
    0U,	// PseudoSF_VFEXP_V_MF2_E32_MASK
    0U,	// PseudoSF_VFEXP_V_MF4_E16
    0U,	// PseudoSF_VFEXP_V_MF4_E16_MASK
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_M1
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_M1_MASK
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_M2
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_M2_MASK
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF2
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF2_MASK
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF4
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF4_MASK
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF8
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF8_MASK
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_M1
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_M1_MASK
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_M2
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_M2_MASK
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF2
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF2_MASK
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF4
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF4_MASK
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF8
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF8_MASK
    0U,	// PseudoSF_VFWMACC_4x4x4_M1
    0U,	// PseudoSF_VFWMACC_4x4x4_M2
    0U,	// PseudoSF_VFWMACC_4x4x4_M4
    0U,	// PseudoSF_VFWMACC_4x4x4_MF2
    0U,	// PseudoSF_VFWMACC_4x4x4_MF4
    0U,	// PseudoSF_VLTE16
    0U,	// PseudoSF_VLTE32
    0U,	// PseudoSF_VLTE64
    0U,	// PseudoSF_VLTE8
    0U,	// PseudoSF_VQMACCSU_2x8x2_M1
    0U,	// PseudoSF_VQMACCSU_2x8x2_M2
    0U,	// PseudoSF_VQMACCSU_2x8x2_M4
    0U,	// PseudoSF_VQMACCSU_2x8x2_M8
    0U,	// PseudoSF_VQMACCSU_4x8x4_M1
    0U,	// PseudoSF_VQMACCSU_4x8x4_M2
    0U,	// PseudoSF_VQMACCSU_4x8x4_M4
    0U,	// PseudoSF_VQMACCSU_4x8x4_MF2
    0U,	// PseudoSF_VQMACCUS_2x8x2_M1
    0U,	// PseudoSF_VQMACCUS_2x8x2_M2
    0U,	// PseudoSF_VQMACCUS_2x8x2_M4
    0U,	// PseudoSF_VQMACCUS_2x8x2_M8
    0U,	// PseudoSF_VQMACCUS_4x8x4_M1
    0U,	// PseudoSF_VQMACCUS_4x8x4_M2
    0U,	// PseudoSF_VQMACCUS_4x8x4_M4
    0U,	// PseudoSF_VQMACCUS_4x8x4_MF2
    0U,	// PseudoSF_VQMACCU_2x8x2_M1
    0U,	// PseudoSF_VQMACCU_2x8x2_M2
    0U,	// PseudoSF_VQMACCU_2x8x2_M4
    0U,	// PseudoSF_VQMACCU_2x8x2_M8
    0U,	// PseudoSF_VQMACCU_4x8x4_M1
    0U,	// PseudoSF_VQMACCU_4x8x4_M2
    0U,	// PseudoSF_VQMACCU_4x8x4_M4
    0U,	// PseudoSF_VQMACCU_4x8x4_MF2
    0U,	// PseudoSF_VQMACC_2x8x2_M1
    0U,	// PseudoSF_VQMACC_2x8x2_M2
    0U,	// PseudoSF_VQMACC_2x8x2_M4
    0U,	// PseudoSF_VQMACC_2x8x2_M8
    0U,	// PseudoSF_VQMACC_4x8x4_M1
    0U,	// PseudoSF_VQMACC_4x8x4_M2
    0U,	// PseudoSF_VQMACC_4x8x4_M4
    0U,	// PseudoSF_VQMACC_4x8x4_MF2
    0U,	// PseudoSF_VSETTK
    0U,	// PseudoSF_VSETTM
    0U,	// PseudoSF_VSETTNT
    0U,	// PseudoSF_VSETTNTX0
    0U,	// PseudoSF_VSETTNTX0X0
    0U,	// PseudoSF_VSTE16
    0U,	// PseudoSF_VSTE32
    0U,	// PseudoSF_VSTE64
    0U,	// PseudoSF_VSTE8
    0U,	// PseudoSF_VTDISCARD
    0U,	// PseudoSF_VTMV_T_V
    0U,	// PseudoSF_VTMV_V_T
    0U,	// PseudoSF_VTZERO_T
    270608791U,	// PseudoSH
    270624863U,	// PseudoSW
    307015U,	// PseudoTAIL
    0U,	// PseudoTAILIndirect
    0U,	// PseudoTAILIndirectNonX7
    0U,	// PseudoTAILIndirectX7
    0U,	// PseudoTH_VMAQASU_VV_M1
    0U,	// PseudoTH_VMAQASU_VV_M1_MASK
    0U,	// PseudoTH_VMAQASU_VV_M2
    0U,	// PseudoTH_VMAQASU_VV_M2_MASK
    0U,	// PseudoTH_VMAQASU_VV_M4
    0U,	// PseudoTH_VMAQASU_VV_M4_MASK
    0U,	// PseudoTH_VMAQASU_VV_M8
    0U,	// PseudoTH_VMAQASU_VV_M8_MASK
    0U,	// PseudoTH_VMAQASU_VV_MF2
    0U,	// PseudoTH_VMAQASU_VV_MF2_MASK
    0U,	// PseudoTH_VMAQASU_VX_M1
    0U,	// PseudoTH_VMAQASU_VX_M1_MASK
    0U,	// PseudoTH_VMAQASU_VX_M2
    0U,	// PseudoTH_VMAQASU_VX_M2_MASK
    0U,	// PseudoTH_VMAQASU_VX_M4
    0U,	// PseudoTH_VMAQASU_VX_M4_MASK
    0U,	// PseudoTH_VMAQASU_VX_M8
    0U,	// PseudoTH_VMAQASU_VX_M8_MASK
    0U,	// PseudoTH_VMAQASU_VX_MF2
    0U,	// PseudoTH_VMAQASU_VX_MF2_MASK
    0U,	// PseudoTH_VMAQAUS_VX_M1
    0U,	// PseudoTH_VMAQAUS_VX_M1_MASK
    0U,	// PseudoTH_VMAQAUS_VX_M2
    0U,	// PseudoTH_VMAQAUS_VX_M2_MASK
    0U,	// PseudoTH_VMAQAUS_VX_M4
    0U,	// PseudoTH_VMAQAUS_VX_M4_MASK
    0U,	// PseudoTH_VMAQAUS_VX_M8
    0U,	// PseudoTH_VMAQAUS_VX_M8_MASK
    0U,	// PseudoTH_VMAQAUS_VX_MF2
    0U,	// PseudoTH_VMAQAUS_VX_MF2_MASK
    0U,	// PseudoTH_VMAQAU_VV_M1
    0U,	// PseudoTH_VMAQAU_VV_M1_MASK
    0U,	// PseudoTH_VMAQAU_VV_M2
    0U,	// PseudoTH_VMAQAU_VV_M2_MASK
    0U,	// PseudoTH_VMAQAU_VV_M4
    0U,	// PseudoTH_VMAQAU_VV_M4_MASK
    0U,	// PseudoTH_VMAQAU_VV_M8
    0U,	// PseudoTH_VMAQAU_VV_M8_MASK
    0U,	// PseudoTH_VMAQAU_VV_MF2
    0U,	// PseudoTH_VMAQAU_VV_MF2_MASK
    0U,	// PseudoTH_VMAQAU_VX_M1
    0U,	// PseudoTH_VMAQAU_VX_M1_MASK
    0U,	// PseudoTH_VMAQAU_VX_M2
    0U,	// PseudoTH_VMAQAU_VX_M2_MASK
    0U,	// PseudoTH_VMAQAU_VX_M4
    0U,	// PseudoTH_VMAQAU_VX_M4_MASK
    0U,	// PseudoTH_VMAQAU_VX_M8
    0U,	// PseudoTH_VMAQAU_VX_M8_MASK
    0U,	// PseudoTH_VMAQAU_VX_MF2
    0U,	// PseudoTH_VMAQAU_VX_MF2_MASK
    0U,	// PseudoTH_VMAQA_VV_M1
    0U,	// PseudoTH_VMAQA_VV_M1_MASK
    0U,	// PseudoTH_VMAQA_VV_M2
    0U,	// PseudoTH_VMAQA_VV_M2_MASK
    0U,	// PseudoTH_VMAQA_VV_M4
    0U,	// PseudoTH_VMAQA_VV_M4_MASK
    0U,	// PseudoTH_VMAQA_VV_M8
    0U,	// PseudoTH_VMAQA_VV_M8_MASK
    0U,	// PseudoTH_VMAQA_VV_MF2
    0U,	// PseudoTH_VMAQA_VV_MF2_MASK
    0U,	// PseudoTH_VMAQA_VX_M1
    0U,	// PseudoTH_VMAQA_VX_M1_MASK
    0U,	// PseudoTH_VMAQA_VX_M2
    0U,	// PseudoTH_VMAQA_VX_M2_MASK
    0U,	// PseudoTH_VMAQA_VX_M4
    0U,	// PseudoTH_VMAQA_VX_M4_MASK
    0U,	// PseudoTH_VMAQA_VX_M8
    0U,	// PseudoTH_VMAQA_VX_M8_MASK
    0U,	// PseudoTH_VMAQA_VX_MF2
    0U,	// PseudoTH_VMAQA_VX_MF2_MASK
    606125651U,	// PseudoTLSDESCCall
    0U,	// PseudoVAADDU_VV_M1
    0U,	// PseudoVAADDU_VV_M1_MASK
    0U,	// PseudoVAADDU_VV_M2
    0U,	// PseudoVAADDU_VV_M2_MASK
    0U,	// PseudoVAADDU_VV_M4
    0U,	// PseudoVAADDU_VV_M4_MASK
    0U,	// PseudoVAADDU_VV_M8
    0U,	// PseudoVAADDU_VV_M8_MASK
    0U,	// PseudoVAADDU_VV_MF2
    0U,	// PseudoVAADDU_VV_MF2_MASK
    0U,	// PseudoVAADDU_VV_MF4
    0U,	// PseudoVAADDU_VV_MF4_MASK
    0U,	// PseudoVAADDU_VV_MF8
    0U,	// PseudoVAADDU_VV_MF8_MASK
    0U,	// PseudoVAADDU_VX_M1
    0U,	// PseudoVAADDU_VX_M1_MASK
    0U,	// PseudoVAADDU_VX_M2
    0U,	// PseudoVAADDU_VX_M2_MASK
    0U,	// PseudoVAADDU_VX_M4
    0U,	// PseudoVAADDU_VX_M4_MASK
    0U,	// PseudoVAADDU_VX_M8
    0U,	// PseudoVAADDU_VX_M8_MASK
    0U,	// PseudoVAADDU_VX_MF2
    0U,	// PseudoVAADDU_VX_MF2_MASK
    0U,	// PseudoVAADDU_VX_MF4
    0U,	// PseudoVAADDU_VX_MF4_MASK
    0U,	// PseudoVAADDU_VX_MF8
    0U,	// PseudoVAADDU_VX_MF8_MASK
    0U,	// PseudoVAADD_VV_M1
    0U,	// PseudoVAADD_VV_M1_MASK
    0U,	// PseudoVAADD_VV_M2
    0U,	// PseudoVAADD_VV_M2_MASK
    0U,	// PseudoVAADD_VV_M4
    0U,	// PseudoVAADD_VV_M4_MASK
    0U,	// PseudoVAADD_VV_M8
    0U,	// PseudoVAADD_VV_M8_MASK
    0U,	// PseudoVAADD_VV_MF2
    0U,	// PseudoVAADD_VV_MF2_MASK
    0U,	// PseudoVAADD_VV_MF4
    0U,	// PseudoVAADD_VV_MF4_MASK
    0U,	// PseudoVAADD_VV_MF8
    0U,	// PseudoVAADD_VV_MF8_MASK
    0U,	// PseudoVAADD_VX_M1
    0U,	// PseudoVAADD_VX_M1_MASK
    0U,	// PseudoVAADD_VX_M2
    0U,	// PseudoVAADD_VX_M2_MASK
    0U,	// PseudoVAADD_VX_M4
    0U,	// PseudoVAADD_VX_M4_MASK
    0U,	// PseudoVAADD_VX_M8
    0U,	// PseudoVAADD_VX_M8_MASK
    0U,	// PseudoVAADD_VX_MF2
    0U,	// PseudoVAADD_VX_MF2_MASK
    0U,	// PseudoVAADD_VX_MF4
    0U,	// PseudoVAADD_VX_MF4_MASK
    0U,	// PseudoVAADD_VX_MF8
    0U,	// PseudoVAADD_VX_MF8_MASK
    0U,	// PseudoVADC_VIM_M1
    0U,	// PseudoVADC_VIM_M2
    0U,	// PseudoVADC_VIM_M4
    0U,	// PseudoVADC_VIM_M8
    0U,	// PseudoVADC_VIM_MF2
    0U,	// PseudoVADC_VIM_MF4
    0U,	// PseudoVADC_VIM_MF8
    0U,	// PseudoVADC_VVM_M1
    0U,	// PseudoVADC_VVM_M2
    0U,	// PseudoVADC_VVM_M4
    0U,	// PseudoVADC_VVM_M8
    0U,	// PseudoVADC_VVM_MF2
    0U,	// PseudoVADC_VVM_MF4
    0U,	// PseudoVADC_VVM_MF8
    0U,	// PseudoVADC_VXM_M1
    0U,	// PseudoVADC_VXM_M2
    0U,	// PseudoVADC_VXM_M4
    0U,	// PseudoVADC_VXM_M8
    0U,	// PseudoVADC_VXM_MF2
    0U,	// PseudoVADC_VXM_MF4
    0U,	// PseudoVADC_VXM_MF8
    0U,	// PseudoVADD_VI_M1
    0U,	// PseudoVADD_VI_M1_MASK
    0U,	// PseudoVADD_VI_M2
    0U,	// PseudoVADD_VI_M2_MASK
    0U,	// PseudoVADD_VI_M4
    0U,	// PseudoVADD_VI_M4_MASK
    0U,	// PseudoVADD_VI_M8
    0U,	// PseudoVADD_VI_M8_MASK
    0U,	// PseudoVADD_VI_MF2
    0U,	// PseudoVADD_VI_MF2_MASK
    0U,	// PseudoVADD_VI_MF4
    0U,	// PseudoVADD_VI_MF4_MASK
    0U,	// PseudoVADD_VI_MF8
    0U,	// PseudoVADD_VI_MF8_MASK
    0U,	// PseudoVADD_VV_M1
    0U,	// PseudoVADD_VV_M1_MASK
    0U,	// PseudoVADD_VV_M2
    0U,	// PseudoVADD_VV_M2_MASK
    0U,	// PseudoVADD_VV_M4
    0U,	// PseudoVADD_VV_M4_MASK
    0U,	// PseudoVADD_VV_M8
    0U,	// PseudoVADD_VV_M8_MASK
    0U,	// PseudoVADD_VV_MF2
    0U,	// PseudoVADD_VV_MF2_MASK
    0U,	// PseudoVADD_VV_MF4
    0U,	// PseudoVADD_VV_MF4_MASK
    0U,	// PseudoVADD_VV_MF8
    0U,	// PseudoVADD_VV_MF8_MASK
    0U,	// PseudoVADD_VX_M1
    0U,	// PseudoVADD_VX_M1_MASK
    0U,	// PseudoVADD_VX_M2
    0U,	// PseudoVADD_VX_M2_MASK
    0U,	// PseudoVADD_VX_M4
    0U,	// PseudoVADD_VX_M4_MASK
    0U,	// PseudoVADD_VX_M8
    0U,	// PseudoVADD_VX_M8_MASK
    0U,	// PseudoVADD_VX_MF2
    0U,	// PseudoVADD_VX_MF2_MASK
    0U,	// PseudoVADD_VX_MF4
    0U,	// PseudoVADD_VX_MF4_MASK
    0U,	// PseudoVADD_VX_MF8
    0U,	// PseudoVADD_VX_MF8_MASK
    0U,	// PseudoVAESDF_VS_M1_M1
    0U,	// PseudoVAESDF_VS_M1_MF2
    0U,	// PseudoVAESDF_VS_M1_MF4
    0U,	// PseudoVAESDF_VS_M1_MF8
    0U,	// PseudoVAESDF_VS_M2_M1
    0U,	// PseudoVAESDF_VS_M2_M2
    0U,	// PseudoVAESDF_VS_M2_MF2
    0U,	// PseudoVAESDF_VS_M2_MF4
    0U,	// PseudoVAESDF_VS_M2_MF8
    0U,	// PseudoVAESDF_VS_M4_M1
    0U,	// PseudoVAESDF_VS_M4_M2
    0U,	// PseudoVAESDF_VS_M4_M4
    0U,	// PseudoVAESDF_VS_M4_MF2
    0U,	// PseudoVAESDF_VS_M4_MF4
    0U,	// PseudoVAESDF_VS_M4_MF8
    0U,	// PseudoVAESDF_VS_M8_M1
    0U,	// PseudoVAESDF_VS_M8_M2
    0U,	// PseudoVAESDF_VS_M8_M4
    0U,	// PseudoVAESDF_VS_M8_MF2
    0U,	// PseudoVAESDF_VS_M8_MF4
    0U,	// PseudoVAESDF_VS_M8_MF8
    0U,	// PseudoVAESDF_VS_MF2_MF2
    0U,	// PseudoVAESDF_VS_MF2_MF4
    0U,	// PseudoVAESDF_VS_MF2_MF8
    0U,	// PseudoVAESDF_VV_M1
    0U,	// PseudoVAESDF_VV_M2
    0U,	// PseudoVAESDF_VV_M4
    0U,	// PseudoVAESDF_VV_M8
    0U,	// PseudoVAESDF_VV_MF2
    0U,	// PseudoVAESDM_VS_M1_M1
    0U,	// PseudoVAESDM_VS_M1_MF2
    0U,	// PseudoVAESDM_VS_M1_MF4
    0U,	// PseudoVAESDM_VS_M1_MF8
    0U,	// PseudoVAESDM_VS_M2_M1
    0U,	// PseudoVAESDM_VS_M2_M2
    0U,	// PseudoVAESDM_VS_M2_MF2
    0U,	// PseudoVAESDM_VS_M2_MF4
    0U,	// PseudoVAESDM_VS_M2_MF8
    0U,	// PseudoVAESDM_VS_M4_M1
    0U,	// PseudoVAESDM_VS_M4_M2
    0U,	// PseudoVAESDM_VS_M4_M4
    0U,	// PseudoVAESDM_VS_M4_MF2
    0U,	// PseudoVAESDM_VS_M4_MF4
    0U,	// PseudoVAESDM_VS_M4_MF8
    0U,	// PseudoVAESDM_VS_M8_M1
    0U,	// PseudoVAESDM_VS_M8_M2
    0U,	// PseudoVAESDM_VS_M8_M4
    0U,	// PseudoVAESDM_VS_M8_MF2
    0U,	// PseudoVAESDM_VS_M8_MF4
    0U,	// PseudoVAESDM_VS_M8_MF8
    0U,	// PseudoVAESDM_VS_MF2_MF2
    0U,	// PseudoVAESDM_VS_MF2_MF4
    0U,	// PseudoVAESDM_VS_MF2_MF8
    0U,	// PseudoVAESDM_VV_M1
    0U,	// PseudoVAESDM_VV_M2
    0U,	// PseudoVAESDM_VV_M4
    0U,	// PseudoVAESDM_VV_M8
    0U,	// PseudoVAESDM_VV_MF2
    0U,	// PseudoVAESEF_VS_M1_M1
    0U,	// PseudoVAESEF_VS_M1_MF2
    0U,	// PseudoVAESEF_VS_M1_MF4
    0U,	// PseudoVAESEF_VS_M1_MF8
    0U,	// PseudoVAESEF_VS_M2_M1
    0U,	// PseudoVAESEF_VS_M2_M2
    0U,	// PseudoVAESEF_VS_M2_MF2
    0U,	// PseudoVAESEF_VS_M2_MF4
    0U,	// PseudoVAESEF_VS_M2_MF8
    0U,	// PseudoVAESEF_VS_M4_M1
    0U,	// PseudoVAESEF_VS_M4_M2
    0U,	// PseudoVAESEF_VS_M4_M4
    0U,	// PseudoVAESEF_VS_M4_MF2
    0U,	// PseudoVAESEF_VS_M4_MF4
    0U,	// PseudoVAESEF_VS_M4_MF8
    0U,	// PseudoVAESEF_VS_M8_M1
    0U,	// PseudoVAESEF_VS_M8_M2
    0U,	// PseudoVAESEF_VS_M8_M4
    0U,	// PseudoVAESEF_VS_M8_MF2
    0U,	// PseudoVAESEF_VS_M8_MF4
    0U,	// PseudoVAESEF_VS_M8_MF8
    0U,	// PseudoVAESEF_VS_MF2_MF2
    0U,	// PseudoVAESEF_VS_MF2_MF4
    0U,	// PseudoVAESEF_VS_MF2_MF8
    0U,	// PseudoVAESEF_VV_M1
    0U,	// PseudoVAESEF_VV_M2
    0U,	// PseudoVAESEF_VV_M4
    0U,	// PseudoVAESEF_VV_M8
    0U,	// PseudoVAESEF_VV_MF2
    0U,	// PseudoVAESEM_VS_M1_M1
    0U,	// PseudoVAESEM_VS_M1_MF2
    0U,	// PseudoVAESEM_VS_M1_MF4
    0U,	// PseudoVAESEM_VS_M1_MF8
    0U,	// PseudoVAESEM_VS_M2_M1
    0U,	// PseudoVAESEM_VS_M2_M2
    0U,	// PseudoVAESEM_VS_M2_MF2
    0U,	// PseudoVAESEM_VS_M2_MF4
    0U,	// PseudoVAESEM_VS_M2_MF8
    0U,	// PseudoVAESEM_VS_M4_M1
    0U,	// PseudoVAESEM_VS_M4_M2
    0U,	// PseudoVAESEM_VS_M4_M4
    0U,	// PseudoVAESEM_VS_M4_MF2
    0U,	// PseudoVAESEM_VS_M4_MF4
    0U,	// PseudoVAESEM_VS_M4_MF8
    0U,	// PseudoVAESEM_VS_M8_M1
    0U,	// PseudoVAESEM_VS_M8_M2
    0U,	// PseudoVAESEM_VS_M8_M4
    0U,	// PseudoVAESEM_VS_M8_MF2
    0U,	// PseudoVAESEM_VS_M8_MF4
    0U,	// PseudoVAESEM_VS_M8_MF8
    0U,	// PseudoVAESEM_VS_MF2_MF2
    0U,	// PseudoVAESEM_VS_MF2_MF4
    0U,	// PseudoVAESEM_VS_MF2_MF8
    0U,	// PseudoVAESEM_VV_M1
    0U,	// PseudoVAESEM_VV_M2
    0U,	// PseudoVAESEM_VV_M4
    0U,	// PseudoVAESEM_VV_M8
    0U,	// PseudoVAESEM_VV_MF2
    0U,	// PseudoVAESKF1_VI_M1
    0U,	// PseudoVAESKF1_VI_M2
    0U,	// PseudoVAESKF1_VI_M4
    0U,	// PseudoVAESKF1_VI_M8
    0U,	// PseudoVAESKF1_VI_MF2
    0U,	// PseudoVAESKF2_VI_M1
    0U,	// PseudoVAESKF2_VI_M2
    0U,	// PseudoVAESKF2_VI_M4
    0U,	// PseudoVAESKF2_VI_M8
    0U,	// PseudoVAESKF2_VI_MF2
    0U,	// PseudoVAESZ_VS_M1_M1
    0U,	// PseudoVAESZ_VS_M1_MF2
    0U,	// PseudoVAESZ_VS_M1_MF4
    0U,	// PseudoVAESZ_VS_M1_MF8
    0U,	// PseudoVAESZ_VS_M2_M1
    0U,	// PseudoVAESZ_VS_M2_M2
    0U,	// PseudoVAESZ_VS_M2_MF2
    0U,	// PseudoVAESZ_VS_M2_MF4
    0U,	// PseudoVAESZ_VS_M2_MF8
    0U,	// PseudoVAESZ_VS_M4_M1
    0U,	// PseudoVAESZ_VS_M4_M2
    0U,	// PseudoVAESZ_VS_M4_M4
    0U,	// PseudoVAESZ_VS_M4_MF2
    0U,	// PseudoVAESZ_VS_M4_MF4
    0U,	// PseudoVAESZ_VS_M4_MF8
    0U,	// PseudoVAESZ_VS_M8_M1
    0U,	// PseudoVAESZ_VS_M8_M2
    0U,	// PseudoVAESZ_VS_M8_M4
    0U,	// PseudoVAESZ_VS_M8_MF2
    0U,	// PseudoVAESZ_VS_M8_MF4
    0U,	// PseudoVAESZ_VS_M8_MF8
    0U,	// PseudoVAESZ_VS_MF2_MF2
    0U,	// PseudoVAESZ_VS_MF2_MF4
    0U,	// PseudoVAESZ_VS_MF2_MF8
    0U,	// PseudoVANDN_VV_M1
    0U,	// PseudoVANDN_VV_M1_MASK
    0U,	// PseudoVANDN_VV_M2
    0U,	// PseudoVANDN_VV_M2_MASK
    0U,	// PseudoVANDN_VV_M4
    0U,	// PseudoVANDN_VV_M4_MASK
    0U,	// PseudoVANDN_VV_M8
    0U,	// PseudoVANDN_VV_M8_MASK
    0U,	// PseudoVANDN_VV_MF2
    0U,	// PseudoVANDN_VV_MF2_MASK
    0U,	// PseudoVANDN_VV_MF4
    0U,	// PseudoVANDN_VV_MF4_MASK
    0U,	// PseudoVANDN_VV_MF8
    0U,	// PseudoVANDN_VV_MF8_MASK
    0U,	// PseudoVANDN_VX_M1
    0U,	// PseudoVANDN_VX_M1_MASK
    0U,	// PseudoVANDN_VX_M2
    0U,	// PseudoVANDN_VX_M2_MASK
    0U,	// PseudoVANDN_VX_M4
    0U,	// PseudoVANDN_VX_M4_MASK
    0U,	// PseudoVANDN_VX_M8
    0U,	// PseudoVANDN_VX_M8_MASK
    0U,	// PseudoVANDN_VX_MF2
    0U,	// PseudoVANDN_VX_MF2_MASK
    0U,	// PseudoVANDN_VX_MF4
    0U,	// PseudoVANDN_VX_MF4_MASK
    0U,	// PseudoVANDN_VX_MF8
    0U,	// PseudoVANDN_VX_MF8_MASK
    0U,	// PseudoVAND_VI_M1
    0U,	// PseudoVAND_VI_M1_MASK
    0U,	// PseudoVAND_VI_M2
    0U,	// PseudoVAND_VI_M2_MASK
    0U,	// PseudoVAND_VI_M4
    0U,	// PseudoVAND_VI_M4_MASK
    0U,	// PseudoVAND_VI_M8
    0U,	// PseudoVAND_VI_M8_MASK
    0U,	// PseudoVAND_VI_MF2
    0U,	// PseudoVAND_VI_MF2_MASK
    0U,	// PseudoVAND_VI_MF4
    0U,	// PseudoVAND_VI_MF4_MASK
    0U,	// PseudoVAND_VI_MF8
    0U,	// PseudoVAND_VI_MF8_MASK
    0U,	// PseudoVAND_VV_M1
    0U,	// PseudoVAND_VV_M1_MASK
    0U,	// PseudoVAND_VV_M2
    0U,	// PseudoVAND_VV_M2_MASK
    0U,	// PseudoVAND_VV_M4
    0U,	// PseudoVAND_VV_M4_MASK
    0U,	// PseudoVAND_VV_M8
    0U,	// PseudoVAND_VV_M8_MASK
    0U,	// PseudoVAND_VV_MF2
    0U,	// PseudoVAND_VV_MF2_MASK
    0U,	// PseudoVAND_VV_MF4
    0U,	// PseudoVAND_VV_MF4_MASK
    0U,	// PseudoVAND_VV_MF8
    0U,	// PseudoVAND_VV_MF8_MASK
    0U,	// PseudoVAND_VX_M1
    0U,	// PseudoVAND_VX_M1_MASK
    0U,	// PseudoVAND_VX_M2
    0U,	// PseudoVAND_VX_M2_MASK
    0U,	// PseudoVAND_VX_M4
    0U,	// PseudoVAND_VX_M4_MASK
    0U,	// PseudoVAND_VX_M8
    0U,	// PseudoVAND_VX_M8_MASK
    0U,	// PseudoVAND_VX_MF2
    0U,	// PseudoVAND_VX_MF2_MASK
    0U,	// PseudoVAND_VX_MF4
    0U,	// PseudoVAND_VX_MF4_MASK
    0U,	// PseudoVAND_VX_MF8
    0U,	// PseudoVAND_VX_MF8_MASK
    0U,	// PseudoVASUBU_VV_M1
    0U,	// PseudoVASUBU_VV_M1_MASK
    0U,	// PseudoVASUBU_VV_M2
    0U,	// PseudoVASUBU_VV_M2_MASK
    0U,	// PseudoVASUBU_VV_M4
    0U,	// PseudoVASUBU_VV_M4_MASK
    0U,	// PseudoVASUBU_VV_M8
    0U,	// PseudoVASUBU_VV_M8_MASK
    0U,	// PseudoVASUBU_VV_MF2
    0U,	// PseudoVASUBU_VV_MF2_MASK
    0U,	// PseudoVASUBU_VV_MF4
    0U,	// PseudoVASUBU_VV_MF4_MASK
    0U,	// PseudoVASUBU_VV_MF8
    0U,	// PseudoVASUBU_VV_MF8_MASK
    0U,	// PseudoVASUBU_VX_M1
    0U,	// PseudoVASUBU_VX_M1_MASK
    0U,	// PseudoVASUBU_VX_M2
    0U,	// PseudoVASUBU_VX_M2_MASK
    0U,	// PseudoVASUBU_VX_M4
    0U,	// PseudoVASUBU_VX_M4_MASK
    0U,	// PseudoVASUBU_VX_M8
    0U,	// PseudoVASUBU_VX_M8_MASK
    0U,	// PseudoVASUBU_VX_MF2
    0U,	// PseudoVASUBU_VX_MF2_MASK
    0U,	// PseudoVASUBU_VX_MF4
    0U,	// PseudoVASUBU_VX_MF4_MASK
    0U,	// PseudoVASUBU_VX_MF8
    0U,	// PseudoVASUBU_VX_MF8_MASK
    0U,	// PseudoVASUB_VV_M1
    0U,	// PseudoVASUB_VV_M1_MASK
    0U,	// PseudoVASUB_VV_M2
    0U,	// PseudoVASUB_VV_M2_MASK
    0U,	// PseudoVASUB_VV_M4
    0U,	// PseudoVASUB_VV_M4_MASK
    0U,	// PseudoVASUB_VV_M8
    0U,	// PseudoVASUB_VV_M8_MASK
    0U,	// PseudoVASUB_VV_MF2
    0U,	// PseudoVASUB_VV_MF2_MASK
    0U,	// PseudoVASUB_VV_MF4
    0U,	// PseudoVASUB_VV_MF4_MASK
    0U,	// PseudoVASUB_VV_MF8
    0U,	// PseudoVASUB_VV_MF8_MASK
    0U,	// PseudoVASUB_VX_M1
    0U,	// PseudoVASUB_VX_M1_MASK
    0U,	// PseudoVASUB_VX_M2
    0U,	// PseudoVASUB_VX_M2_MASK
    0U,	// PseudoVASUB_VX_M4
    0U,	// PseudoVASUB_VX_M4_MASK
    0U,	// PseudoVASUB_VX_M8
    0U,	// PseudoVASUB_VX_M8_MASK
    0U,	// PseudoVASUB_VX_MF2
    0U,	// PseudoVASUB_VX_MF2_MASK
    0U,	// PseudoVASUB_VX_MF4
    0U,	// PseudoVASUB_VX_MF4_MASK
    0U,	// PseudoVASUB_VX_MF8
    0U,	// PseudoVASUB_VX_MF8_MASK
    0U,	// PseudoVBREV8_V_M1
    0U,	// PseudoVBREV8_V_M1_MASK
    0U,	// PseudoVBREV8_V_M2
    0U,	// PseudoVBREV8_V_M2_MASK
    0U,	// PseudoVBREV8_V_M4
    0U,	// PseudoVBREV8_V_M4_MASK
    0U,	// PseudoVBREV8_V_M8
    0U,	// PseudoVBREV8_V_M8_MASK
    0U,	// PseudoVBREV8_V_MF2
    0U,	// PseudoVBREV8_V_MF2_MASK
    0U,	// PseudoVBREV8_V_MF4
    0U,	// PseudoVBREV8_V_MF4_MASK
    0U,	// PseudoVBREV8_V_MF8
    0U,	// PseudoVBREV8_V_MF8_MASK
    0U,	// PseudoVBREV_V_M1
    0U,	// PseudoVBREV_V_M1_MASK
    0U,	// PseudoVBREV_V_M2
    0U,	// PseudoVBREV_V_M2_MASK
    0U,	// PseudoVBREV_V_M4
    0U,	// PseudoVBREV_V_M4_MASK
    0U,	// PseudoVBREV_V_M8
    0U,	// PseudoVBREV_V_M8_MASK
    0U,	// PseudoVBREV_V_MF2
    0U,	// PseudoVBREV_V_MF2_MASK
    0U,	// PseudoVBREV_V_MF4
    0U,	// PseudoVBREV_V_MF4_MASK
    0U,	// PseudoVBREV_V_MF8
    0U,	// PseudoVBREV_V_MF8_MASK
    0U,	// PseudoVCLMULH_VV_M1
    0U,	// PseudoVCLMULH_VV_M1_MASK
    0U,	// PseudoVCLMULH_VV_M2
    0U,	// PseudoVCLMULH_VV_M2_MASK
    0U,	// PseudoVCLMULH_VV_M4
    0U,	// PseudoVCLMULH_VV_M4_MASK
    0U,	// PseudoVCLMULH_VV_M8
    0U,	// PseudoVCLMULH_VV_M8_MASK
    0U,	// PseudoVCLMULH_VV_MF2
    0U,	// PseudoVCLMULH_VV_MF2_MASK
    0U,	// PseudoVCLMULH_VV_MF4
    0U,	// PseudoVCLMULH_VV_MF4_MASK
    0U,	// PseudoVCLMULH_VV_MF8
    0U,	// PseudoVCLMULH_VV_MF8_MASK
    0U,	// PseudoVCLMULH_VX_M1
    0U,	// PseudoVCLMULH_VX_M1_MASK
    0U,	// PseudoVCLMULH_VX_M2
    0U,	// PseudoVCLMULH_VX_M2_MASK
    0U,	// PseudoVCLMULH_VX_M4
    0U,	// PseudoVCLMULH_VX_M4_MASK
    0U,	// PseudoVCLMULH_VX_M8
    0U,	// PseudoVCLMULH_VX_M8_MASK
    0U,	// PseudoVCLMULH_VX_MF2
    0U,	// PseudoVCLMULH_VX_MF2_MASK
    0U,	// PseudoVCLMULH_VX_MF4
    0U,	// PseudoVCLMULH_VX_MF4_MASK
    0U,	// PseudoVCLMULH_VX_MF8
    0U,	// PseudoVCLMULH_VX_MF8_MASK
    0U,	// PseudoVCLMUL_VV_M1
    0U,	// PseudoVCLMUL_VV_M1_MASK
    0U,	// PseudoVCLMUL_VV_M2
    0U,	// PseudoVCLMUL_VV_M2_MASK
    0U,	// PseudoVCLMUL_VV_M4
    0U,	// PseudoVCLMUL_VV_M4_MASK
    0U,	// PseudoVCLMUL_VV_M8
    0U,	// PseudoVCLMUL_VV_M8_MASK
    0U,	// PseudoVCLMUL_VV_MF2
    0U,	// PseudoVCLMUL_VV_MF2_MASK
    0U,	// PseudoVCLMUL_VV_MF4
    0U,	// PseudoVCLMUL_VV_MF4_MASK
    0U,	// PseudoVCLMUL_VV_MF8
    0U,	// PseudoVCLMUL_VV_MF8_MASK
    0U,	// PseudoVCLMUL_VX_M1
    0U,	// PseudoVCLMUL_VX_M1_MASK
    0U,	// PseudoVCLMUL_VX_M2
    0U,	// PseudoVCLMUL_VX_M2_MASK
    0U,	// PseudoVCLMUL_VX_M4
    0U,	// PseudoVCLMUL_VX_M4_MASK
    0U,	// PseudoVCLMUL_VX_M8
    0U,	// PseudoVCLMUL_VX_M8_MASK
    0U,	// PseudoVCLMUL_VX_MF2
    0U,	// PseudoVCLMUL_VX_MF2_MASK
    0U,	// PseudoVCLMUL_VX_MF4
    0U,	// PseudoVCLMUL_VX_MF4_MASK
    0U,	// PseudoVCLMUL_VX_MF8
    0U,	// PseudoVCLMUL_VX_MF8_MASK
    0U,	// PseudoVCLZ_V_M1
    0U,	// PseudoVCLZ_V_M1_MASK
    0U,	// PseudoVCLZ_V_M2
    0U,	// PseudoVCLZ_V_M2_MASK
    0U,	// PseudoVCLZ_V_M4
    0U,	// PseudoVCLZ_V_M4_MASK
    0U,	// PseudoVCLZ_V_M8
    0U,	// PseudoVCLZ_V_M8_MASK
    0U,	// PseudoVCLZ_V_MF2
    0U,	// PseudoVCLZ_V_MF2_MASK
    0U,	// PseudoVCLZ_V_MF4
    0U,	// PseudoVCLZ_V_MF4_MASK
    0U,	// PseudoVCLZ_V_MF8
    0U,	// PseudoVCLZ_V_MF8_MASK
    0U,	// PseudoVCOMPRESS_VM_M1_E16
    0U,	// PseudoVCOMPRESS_VM_M1_E32
    0U,	// PseudoVCOMPRESS_VM_M1_E64
    0U,	// PseudoVCOMPRESS_VM_M1_E8
    0U,	// PseudoVCOMPRESS_VM_M2_E16
    0U,	// PseudoVCOMPRESS_VM_M2_E32
    0U,	// PseudoVCOMPRESS_VM_M2_E64
    0U,	// PseudoVCOMPRESS_VM_M2_E8
    0U,	// PseudoVCOMPRESS_VM_M4_E16
    0U,	// PseudoVCOMPRESS_VM_M4_E32
    0U,	// PseudoVCOMPRESS_VM_M4_E64
    0U,	// PseudoVCOMPRESS_VM_M4_E8
    0U,	// PseudoVCOMPRESS_VM_M8_E16
    0U,	// PseudoVCOMPRESS_VM_M8_E32
    0U,	// PseudoVCOMPRESS_VM_M8_E64
    0U,	// PseudoVCOMPRESS_VM_M8_E8
    0U,	// PseudoVCOMPRESS_VM_MF2_E16
    0U,	// PseudoVCOMPRESS_VM_MF2_E32
    0U,	// PseudoVCOMPRESS_VM_MF2_E8
    0U,	// PseudoVCOMPRESS_VM_MF4_E16
    0U,	// PseudoVCOMPRESS_VM_MF4_E8
    0U,	// PseudoVCOMPRESS_VM_MF8_E8
    0U,	// PseudoVCPOP_M_B1
    0U,	// PseudoVCPOP_M_B16
    0U,	// PseudoVCPOP_M_B16_MASK
    0U,	// PseudoVCPOP_M_B1_MASK
    0U,	// PseudoVCPOP_M_B2
    0U,	// PseudoVCPOP_M_B2_MASK
    0U,	// PseudoVCPOP_M_B32
    0U,	// PseudoVCPOP_M_B32_MASK
    0U,	// PseudoVCPOP_M_B4
    0U,	// PseudoVCPOP_M_B4_MASK
    0U,	// PseudoVCPOP_M_B64
    0U,	// PseudoVCPOP_M_B64_MASK
    0U,	// PseudoVCPOP_M_B8
    0U,	// PseudoVCPOP_M_B8_MASK
    0U,	// PseudoVCPOP_V_M1
    0U,	// PseudoVCPOP_V_M1_MASK
    0U,	// PseudoVCPOP_V_M2
    0U,	// PseudoVCPOP_V_M2_MASK
    0U,	// PseudoVCPOP_V_M4
    0U,	// PseudoVCPOP_V_M4_MASK
    0U,	// PseudoVCPOP_V_M8
    0U,	// PseudoVCPOP_V_M8_MASK
    0U,	// PseudoVCPOP_V_MF2
    0U,	// PseudoVCPOP_V_MF2_MASK
    0U,	// PseudoVCPOP_V_MF4
    0U,	// PseudoVCPOP_V_MF4_MASK
    0U,	// PseudoVCPOP_V_MF8
    0U,	// PseudoVCPOP_V_MF8_MASK
    0U,	// PseudoVCTZ_V_M1
    0U,	// PseudoVCTZ_V_M1_MASK
    0U,	// PseudoVCTZ_V_M2
    0U,	// PseudoVCTZ_V_M2_MASK
    0U,	// PseudoVCTZ_V_M4
    0U,	// PseudoVCTZ_V_M4_MASK
    0U,	// PseudoVCTZ_V_M8
    0U,	// PseudoVCTZ_V_M8_MASK
    0U,	// PseudoVCTZ_V_MF2
    0U,	// PseudoVCTZ_V_MF2_MASK
    0U,	// PseudoVCTZ_V_MF4
    0U,	// PseudoVCTZ_V_MF4_MASK
    0U,	// PseudoVCTZ_V_MF8
    0U,	// PseudoVCTZ_V_MF8_MASK
    0U,	// PseudoVDIVU_VV_M1_E16
    0U,	// PseudoVDIVU_VV_M1_E16_MASK
    0U,	// PseudoVDIVU_VV_M1_E32
    0U,	// PseudoVDIVU_VV_M1_E32_MASK
    0U,	// PseudoVDIVU_VV_M1_E64
    0U,	// PseudoVDIVU_VV_M1_E64_MASK
    0U,	// PseudoVDIVU_VV_M1_E8
    0U,	// PseudoVDIVU_VV_M1_E8_MASK
    0U,	// PseudoVDIVU_VV_M2_E16
    0U,	// PseudoVDIVU_VV_M2_E16_MASK
    0U,	// PseudoVDIVU_VV_M2_E32
    0U,	// PseudoVDIVU_VV_M2_E32_MASK
    0U,	// PseudoVDIVU_VV_M2_E64
    0U,	// PseudoVDIVU_VV_M2_E64_MASK
    0U,	// PseudoVDIVU_VV_M2_E8
    0U,	// PseudoVDIVU_VV_M2_E8_MASK
    0U,	// PseudoVDIVU_VV_M4_E16
    0U,	// PseudoVDIVU_VV_M4_E16_MASK
    0U,	// PseudoVDIVU_VV_M4_E32
    0U,	// PseudoVDIVU_VV_M4_E32_MASK
    0U,	// PseudoVDIVU_VV_M4_E64
    0U,	// PseudoVDIVU_VV_M4_E64_MASK
    0U,	// PseudoVDIVU_VV_M4_E8
    0U,	// PseudoVDIVU_VV_M4_E8_MASK
    0U,	// PseudoVDIVU_VV_M8_E16
    0U,	// PseudoVDIVU_VV_M8_E16_MASK
    0U,	// PseudoVDIVU_VV_M8_E32
    0U,	// PseudoVDIVU_VV_M8_E32_MASK
    0U,	// PseudoVDIVU_VV_M8_E64
    0U,	// PseudoVDIVU_VV_M8_E64_MASK
    0U,	// PseudoVDIVU_VV_M8_E8
    0U,	// PseudoVDIVU_VV_M8_E8_MASK
    0U,	// PseudoVDIVU_VV_MF2_E16
    0U,	// PseudoVDIVU_VV_MF2_E16_MASK
    0U,	// PseudoVDIVU_VV_MF2_E32
    0U,	// PseudoVDIVU_VV_MF2_E32_MASK
    0U,	// PseudoVDIVU_VV_MF2_E8
    0U,	// PseudoVDIVU_VV_MF2_E8_MASK
    0U,	// PseudoVDIVU_VV_MF4_E16
    0U,	// PseudoVDIVU_VV_MF4_E16_MASK
    0U,	// PseudoVDIVU_VV_MF4_E8
    0U,	// PseudoVDIVU_VV_MF4_E8_MASK
    0U,	// PseudoVDIVU_VV_MF8_E8
    0U,	// PseudoVDIVU_VV_MF8_E8_MASK
    0U,	// PseudoVDIVU_VX_M1_E16
    0U,	// PseudoVDIVU_VX_M1_E16_MASK
    0U,	// PseudoVDIVU_VX_M1_E32
    0U,	// PseudoVDIVU_VX_M1_E32_MASK
    0U,	// PseudoVDIVU_VX_M1_E64
    0U,	// PseudoVDIVU_VX_M1_E64_MASK
    0U,	// PseudoVDIVU_VX_M1_E8
    0U,	// PseudoVDIVU_VX_M1_E8_MASK
    0U,	// PseudoVDIVU_VX_M2_E16
    0U,	// PseudoVDIVU_VX_M2_E16_MASK
    0U,	// PseudoVDIVU_VX_M2_E32
    0U,	// PseudoVDIVU_VX_M2_E32_MASK
    0U,	// PseudoVDIVU_VX_M2_E64
    0U,	// PseudoVDIVU_VX_M2_E64_MASK
    0U,	// PseudoVDIVU_VX_M2_E8
    0U,	// PseudoVDIVU_VX_M2_E8_MASK
    0U,	// PseudoVDIVU_VX_M4_E16
    0U,	// PseudoVDIVU_VX_M4_E16_MASK
    0U,	// PseudoVDIVU_VX_M4_E32
    0U,	// PseudoVDIVU_VX_M4_E32_MASK
    0U,	// PseudoVDIVU_VX_M4_E64
    0U,	// PseudoVDIVU_VX_M4_E64_MASK
    0U,	// PseudoVDIVU_VX_M4_E8
    0U,	// PseudoVDIVU_VX_M4_E8_MASK
    0U,	// PseudoVDIVU_VX_M8_E16
    0U,	// PseudoVDIVU_VX_M8_E16_MASK
    0U,	// PseudoVDIVU_VX_M8_E32
    0U,	// PseudoVDIVU_VX_M8_E32_MASK
    0U,	// PseudoVDIVU_VX_M8_E64
    0U,	// PseudoVDIVU_VX_M8_E64_MASK
    0U,	// PseudoVDIVU_VX_M8_E8
    0U,	// PseudoVDIVU_VX_M8_E8_MASK
    0U,	// PseudoVDIVU_VX_MF2_E16
    0U,	// PseudoVDIVU_VX_MF2_E16_MASK
    0U,	// PseudoVDIVU_VX_MF2_E32
    0U,	// PseudoVDIVU_VX_MF2_E32_MASK
    0U,	// PseudoVDIVU_VX_MF2_E8
    0U,	// PseudoVDIVU_VX_MF2_E8_MASK
    0U,	// PseudoVDIVU_VX_MF4_E16
    0U,	// PseudoVDIVU_VX_MF4_E16_MASK
    0U,	// PseudoVDIVU_VX_MF4_E8
    0U,	// PseudoVDIVU_VX_MF4_E8_MASK
    0U,	// PseudoVDIVU_VX_MF8_E8
    0U,	// PseudoVDIVU_VX_MF8_E8_MASK
    0U,	// PseudoVDIV_VV_M1_E16
    0U,	// PseudoVDIV_VV_M1_E16_MASK
    0U,	// PseudoVDIV_VV_M1_E32
    0U,	// PseudoVDIV_VV_M1_E32_MASK
    0U,	// PseudoVDIV_VV_M1_E64
    0U,	// PseudoVDIV_VV_M1_E64_MASK
    0U,	// PseudoVDIV_VV_M1_E8
    0U,	// PseudoVDIV_VV_M1_E8_MASK
    0U,	// PseudoVDIV_VV_M2_E16
    0U,	// PseudoVDIV_VV_M2_E16_MASK
    0U,	// PseudoVDIV_VV_M2_E32
    0U,	// PseudoVDIV_VV_M2_E32_MASK
    0U,	// PseudoVDIV_VV_M2_E64
    0U,	// PseudoVDIV_VV_M2_E64_MASK
    0U,	// PseudoVDIV_VV_M2_E8
    0U,	// PseudoVDIV_VV_M2_E8_MASK
    0U,	// PseudoVDIV_VV_M4_E16
    0U,	// PseudoVDIV_VV_M4_E16_MASK
    0U,	// PseudoVDIV_VV_M4_E32
    0U,	// PseudoVDIV_VV_M4_E32_MASK
    0U,	// PseudoVDIV_VV_M4_E64
    0U,	// PseudoVDIV_VV_M4_E64_MASK
    0U,	// PseudoVDIV_VV_M4_E8
    0U,	// PseudoVDIV_VV_M4_E8_MASK
    0U,	// PseudoVDIV_VV_M8_E16
    0U,	// PseudoVDIV_VV_M8_E16_MASK
    0U,	// PseudoVDIV_VV_M8_E32
    0U,	// PseudoVDIV_VV_M8_E32_MASK
    0U,	// PseudoVDIV_VV_M8_E64
    0U,	// PseudoVDIV_VV_M8_E64_MASK
    0U,	// PseudoVDIV_VV_M8_E8
    0U,	// PseudoVDIV_VV_M8_E8_MASK
    0U,	// PseudoVDIV_VV_MF2_E16
    0U,	// PseudoVDIV_VV_MF2_E16_MASK
    0U,	// PseudoVDIV_VV_MF2_E32
    0U,	// PseudoVDIV_VV_MF2_E32_MASK
    0U,	// PseudoVDIV_VV_MF2_E8
    0U,	// PseudoVDIV_VV_MF2_E8_MASK
    0U,	// PseudoVDIV_VV_MF4_E16
    0U,	// PseudoVDIV_VV_MF4_E16_MASK
    0U,	// PseudoVDIV_VV_MF4_E8
    0U,	// PseudoVDIV_VV_MF4_E8_MASK
    0U,	// PseudoVDIV_VV_MF8_E8
    0U,	// PseudoVDIV_VV_MF8_E8_MASK
    0U,	// PseudoVDIV_VX_M1_E16
    0U,	// PseudoVDIV_VX_M1_E16_MASK
    0U,	// PseudoVDIV_VX_M1_E32
    0U,	// PseudoVDIV_VX_M1_E32_MASK
    0U,	// PseudoVDIV_VX_M1_E64
    0U,	// PseudoVDIV_VX_M1_E64_MASK
    0U,	// PseudoVDIV_VX_M1_E8
    0U,	// PseudoVDIV_VX_M1_E8_MASK
    0U,	// PseudoVDIV_VX_M2_E16
    0U,	// PseudoVDIV_VX_M2_E16_MASK
    0U,	// PseudoVDIV_VX_M2_E32
    0U,	// PseudoVDIV_VX_M2_E32_MASK
    0U,	// PseudoVDIV_VX_M2_E64
    0U,	// PseudoVDIV_VX_M2_E64_MASK
    0U,	// PseudoVDIV_VX_M2_E8
    0U,	// PseudoVDIV_VX_M2_E8_MASK
    0U,	// PseudoVDIV_VX_M4_E16
    0U,	// PseudoVDIV_VX_M4_E16_MASK
    0U,	// PseudoVDIV_VX_M4_E32
    0U,	// PseudoVDIV_VX_M4_E32_MASK
    0U,	// PseudoVDIV_VX_M4_E64
    0U,	// PseudoVDIV_VX_M4_E64_MASK
    0U,	// PseudoVDIV_VX_M4_E8
    0U,	// PseudoVDIV_VX_M4_E8_MASK
    0U,	// PseudoVDIV_VX_M8_E16
    0U,	// PseudoVDIV_VX_M8_E16_MASK
    0U,	// PseudoVDIV_VX_M8_E32
    0U,	// PseudoVDIV_VX_M8_E32_MASK
    0U,	// PseudoVDIV_VX_M8_E64
    0U,	// PseudoVDIV_VX_M8_E64_MASK
    0U,	// PseudoVDIV_VX_M8_E8
    0U,	// PseudoVDIV_VX_M8_E8_MASK
    0U,	// PseudoVDIV_VX_MF2_E16
    0U,	// PseudoVDIV_VX_MF2_E16_MASK
    0U,	// PseudoVDIV_VX_MF2_E32
    0U,	// PseudoVDIV_VX_MF2_E32_MASK
    0U,	// PseudoVDIV_VX_MF2_E8
    0U,	// PseudoVDIV_VX_MF2_E8_MASK
    0U,	// PseudoVDIV_VX_MF4_E16
    0U,	// PseudoVDIV_VX_MF4_E16_MASK
    0U,	// PseudoVDIV_VX_MF4_E8
    0U,	// PseudoVDIV_VX_MF4_E8_MASK
    0U,	// PseudoVDIV_VX_MF8_E8
    0U,	// PseudoVDIV_VX_MF8_E8_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_M1_E16
    0U,	// PseudoVFADD_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_M2_E16
    0U,	// PseudoVFADD_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_M4_E16
    0U,	// PseudoVFADD_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_M8_E16
    0U,	// PseudoVFADD_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFADD_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFADD_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_M1_E16
    0U,	// PseudoVFADD_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_M2_E16
    0U,	// PseudoVFADD_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_M4_E16
    0U,	// PseudoVFADD_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_M8_E16
    0U,	// PseudoVFADD_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_MF2_E16
    0U,	// PseudoVFADD_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_MF4_E16
    0U,	// PseudoVFADD_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M1_E16
    0U,	// PseudoVFADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M2_E16
    0U,	// PseudoVFADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M4_E16
    0U,	// PseudoVFADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M8_E16
    0U,	// PseudoVFADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFADD_VFPR16_MF2_E16
    0U,	// PseudoVFADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFADD_VFPR16_MF4_E16
    0U,	// PseudoVFADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFADD_VFPR32_M1_E32
    0U,	// PseudoVFADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M2_E32
    0U,	// PseudoVFADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M4_E32
    0U,	// PseudoVFADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M8_E32
    0U,	// PseudoVFADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFADD_VFPR32_MF2_E32
    0U,	// PseudoVFADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFADD_VFPR64_M1_E64
    0U,	// PseudoVFADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M2_E64
    0U,	// PseudoVFADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M4_E64
    0U,	// PseudoVFADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M8_E64
    0U,	// PseudoVFADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFADD_VV_M1_E16
    0U,	// PseudoVFADD_VV_M1_E16_MASK
    0U,	// PseudoVFADD_VV_M1_E32
    0U,	// PseudoVFADD_VV_M1_E32_MASK
    0U,	// PseudoVFADD_VV_M1_E64
    0U,	// PseudoVFADD_VV_M1_E64_MASK
    0U,	// PseudoVFADD_VV_M2_E16
    0U,	// PseudoVFADD_VV_M2_E16_MASK
    0U,	// PseudoVFADD_VV_M2_E32
    0U,	// PseudoVFADD_VV_M2_E32_MASK
    0U,	// PseudoVFADD_VV_M2_E64
    0U,	// PseudoVFADD_VV_M2_E64_MASK
    0U,	// PseudoVFADD_VV_M4_E16
    0U,	// PseudoVFADD_VV_M4_E16_MASK
    0U,	// PseudoVFADD_VV_M4_E32
    0U,	// PseudoVFADD_VV_M4_E32_MASK
    0U,	// PseudoVFADD_VV_M4_E64
    0U,	// PseudoVFADD_VV_M4_E64_MASK
    0U,	// PseudoVFADD_VV_M8_E16
    0U,	// PseudoVFADD_VV_M8_E16_MASK
    0U,	// PseudoVFADD_VV_M8_E32
    0U,	// PseudoVFADD_VV_M8_E32_MASK
    0U,	// PseudoVFADD_VV_M8_E64
    0U,	// PseudoVFADD_VV_M8_E64_MASK
    0U,	// PseudoVFADD_VV_MF2_E16
    0U,	// PseudoVFADD_VV_MF2_E16_MASK
    0U,	// PseudoVFADD_VV_MF2_E32
    0U,	// PseudoVFADD_VV_MF2_E32_MASK
    0U,	// PseudoVFADD_VV_MF4_E16
    0U,	// PseudoVFADD_VV_MF4_E16_MASK
    0U,	// PseudoVFCLASS_ALT_V_M1
    0U,	// PseudoVFCLASS_ALT_V_M1_MASK
    0U,	// PseudoVFCLASS_ALT_V_M2
    0U,	// PseudoVFCLASS_ALT_V_M2_MASK
    0U,	// PseudoVFCLASS_ALT_V_M4
    0U,	// PseudoVFCLASS_ALT_V_M4_MASK
    0U,	// PseudoVFCLASS_ALT_V_M8
    0U,	// PseudoVFCLASS_ALT_V_M8_MASK
    0U,	// PseudoVFCLASS_ALT_V_MF2
    0U,	// PseudoVFCLASS_ALT_V_MF2_MASK
    0U,	// PseudoVFCLASS_ALT_V_MF4
    0U,	// PseudoVFCLASS_ALT_V_MF4_MASK
    0U,	// PseudoVFCLASS_V_M1
    0U,	// PseudoVFCLASS_V_M1_MASK
    0U,	// PseudoVFCLASS_V_M2
    0U,	// PseudoVFCLASS_V_M2_MASK
    0U,	// PseudoVFCLASS_V_M4
    0U,	// PseudoVFCLASS_V_M4_MASK
    0U,	// PseudoVFCLASS_V_M8
    0U,	// PseudoVFCLASS_V_M8_MASK
    0U,	// PseudoVFCLASS_V_MF2
    0U,	// PseudoVFCLASS_V_MF2_MASK
    0U,	// PseudoVFCLASS_V_MF4
    0U,	// PseudoVFCLASS_V_MF4_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E16
    0U,	// PseudoVFCVT_F_XU_V_M1_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E32
    0U,	// PseudoVFCVT_F_XU_V_M1_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E64
    0U,	// PseudoVFCVT_F_XU_V_M1_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E16
    0U,	// PseudoVFCVT_F_XU_V_M2_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E32
    0U,	// PseudoVFCVT_F_XU_V_M2_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E64
    0U,	// PseudoVFCVT_F_XU_V_M2_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E16
    0U,	// PseudoVFCVT_F_XU_V_M4_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E32
    0U,	// PseudoVFCVT_F_XU_V_M4_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E64
    0U,	// PseudoVFCVT_F_XU_V_M4_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E16
    0U,	// PseudoVFCVT_F_XU_V_M8_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E32
    0U,	// PseudoVFCVT_F_XU_V_M8_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E64
    0U,	// PseudoVFCVT_F_XU_V_M8_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2_E16
    0U,	// PseudoVFCVT_F_XU_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2_E32
    0U,	// PseudoVFCVT_F_XU_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF4_E16
    0U,	// PseudoVFCVT_F_XU_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E16
    0U,	// PseudoVFCVT_F_X_V_M1_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E32
    0U,	// PseudoVFCVT_F_X_V_M1_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E64
    0U,	// PseudoVFCVT_F_X_V_M1_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E16
    0U,	// PseudoVFCVT_F_X_V_M2_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E32
    0U,	// PseudoVFCVT_F_X_V_M2_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E64
    0U,	// PseudoVFCVT_F_X_V_M2_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E16
    0U,	// PseudoVFCVT_F_X_V_M4_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E32
    0U,	// PseudoVFCVT_F_X_V_M4_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E64
    0U,	// PseudoVFCVT_F_X_V_M4_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E16
    0U,	// PseudoVFCVT_F_X_V_M8_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E32
    0U,	// PseudoVFCVT_F_X_V_M8_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E64
    0U,	// PseudoVFCVT_F_X_V_M8_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2_E16
    0U,	// PseudoVFCVT_F_X_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2_E32
    0U,	// PseudoVFCVT_F_X_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_MF4_E16
    0U,	// PseudoVFCVT_F_X_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M1
    0U,	// PseudoVFCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_XU_F_V_M2
    0U,	// PseudoVFCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_XU_F_V_M4
    0U,	// PseudoVFCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M8
    0U,	// PseudoVFCVT_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF2
    0U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF4
    0U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_X_F_V_M1
    0U,	// PseudoVFCVT_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_X_F_V_M2
    0U,	// PseudoVFCVT_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_X_F_V_M4
    0U,	// PseudoVFCVT_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_X_F_V_M8
    0U,	// PseudoVFCVT_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_X_F_V_MF2
    0U,	// PseudoVFCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_X_F_V_MF4
    0U,	// PseudoVFCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFDIV_VFPR16_M1_E16
    0U,	// PseudoVFDIV_VFPR16_M1_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M2_E16
    0U,	// PseudoVFDIV_VFPR16_M2_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M4_E16
    0U,	// PseudoVFDIV_VFPR16_M4_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M8_E16
    0U,	// PseudoVFDIV_VFPR16_M8_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_MF2_E16
    0U,	// PseudoVFDIV_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_MF4_E16
    0U,	// PseudoVFDIV_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFDIV_VFPR32_M1_E32
    0U,	// PseudoVFDIV_VFPR32_M1_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M2_E32
    0U,	// PseudoVFDIV_VFPR32_M2_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M4_E32
    0U,	// PseudoVFDIV_VFPR32_M4_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M8_E32
    0U,	// PseudoVFDIV_VFPR32_M8_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_MF2_E32
    0U,	// PseudoVFDIV_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFDIV_VFPR64_M1_E64
    0U,	// PseudoVFDIV_VFPR64_M1_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M2_E64
    0U,	// PseudoVFDIV_VFPR64_M2_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M4_E64
    0U,	// PseudoVFDIV_VFPR64_M4_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M8_E64
    0U,	// PseudoVFDIV_VFPR64_M8_E64_MASK
    0U,	// PseudoVFDIV_VV_M1_E16
    0U,	// PseudoVFDIV_VV_M1_E16_MASK
    0U,	// PseudoVFDIV_VV_M1_E32
    0U,	// PseudoVFDIV_VV_M1_E32_MASK
    0U,	// PseudoVFDIV_VV_M1_E64
    0U,	// PseudoVFDIV_VV_M1_E64_MASK
    0U,	// PseudoVFDIV_VV_M2_E16
    0U,	// PseudoVFDIV_VV_M2_E16_MASK
    0U,	// PseudoVFDIV_VV_M2_E32
    0U,	// PseudoVFDIV_VV_M2_E32_MASK
    0U,	// PseudoVFDIV_VV_M2_E64
    0U,	// PseudoVFDIV_VV_M2_E64_MASK
    0U,	// PseudoVFDIV_VV_M4_E16
    0U,	// PseudoVFDIV_VV_M4_E16_MASK
    0U,	// PseudoVFDIV_VV_M4_E32
    0U,	// PseudoVFDIV_VV_M4_E32_MASK
    0U,	// PseudoVFDIV_VV_M4_E64
    0U,	// PseudoVFDIV_VV_M4_E64_MASK
    0U,	// PseudoVFDIV_VV_M8_E16
    0U,	// PseudoVFDIV_VV_M8_E16_MASK
    0U,	// PseudoVFDIV_VV_M8_E32
    0U,	// PseudoVFDIV_VV_M8_E32_MASK
    0U,	// PseudoVFDIV_VV_M8_E64
    0U,	// PseudoVFDIV_VV_M8_E64_MASK
    0U,	// PseudoVFDIV_VV_MF2_E16
    0U,	// PseudoVFDIV_VV_MF2_E16_MASK
    0U,	// PseudoVFDIV_VV_MF2_E32
    0U,	// PseudoVFDIV_VV_MF2_E32_MASK
    0U,	// PseudoVFDIV_VV_MF4_E16
    0U,	// PseudoVFDIV_VV_MF4_E16_MASK
    0U,	// PseudoVFIRST_M_B1
    0U,	// PseudoVFIRST_M_B16
    0U,	// PseudoVFIRST_M_B16_MASK
    0U,	// PseudoVFIRST_M_B1_MASK
    0U,	// PseudoVFIRST_M_B2
    0U,	// PseudoVFIRST_M_B2_MASK
    0U,	// PseudoVFIRST_M_B32
    0U,	// PseudoVFIRST_M_B32_MASK
    0U,	// PseudoVFIRST_M_B4
    0U,	// PseudoVFIRST_M_B4_MASK
    0U,	// PseudoVFIRST_M_B64
    0U,	// PseudoVFIRST_M_B64_MASK
    0U,	// PseudoVFIRST_M_B8
    0U,	// PseudoVFIRST_M_B8_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_M1_E16
    0U,	// PseudoVFMACC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_M2_E16
    0U,	// PseudoVFMACC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_M4_E16
    0U,	// PseudoVFMACC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_M8_E16
    0U,	// PseudoVFMACC_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_MF2_E16
    0U,	// PseudoVFMACC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_MF4_E16
    0U,	// PseudoVFMACC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M1_E16
    0U,	// PseudoVFMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M2_E16
    0U,	// PseudoVFMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M4_E16
    0U,	// PseudoVFMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M8_E16
    0U,	// PseudoVFMACC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_MF2_E16
    0U,	// PseudoVFMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_MF4_E16
    0U,	// PseudoVFMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMACC_VFPR32_M1_E32
    0U,	// PseudoVFMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M2_E32
    0U,	// PseudoVFMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M4_E32
    0U,	// PseudoVFMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M8_E32
    0U,	// PseudoVFMACC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_MF2_E32
    0U,	// PseudoVFMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMACC_VFPR64_M1_E64
    0U,	// PseudoVFMACC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M2_E64
    0U,	// PseudoVFMACC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M4_E64
    0U,	// PseudoVFMACC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M8_E64
    0U,	// PseudoVFMACC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMACC_VV_M1_E16
    0U,	// PseudoVFMACC_VV_M1_E16_MASK
    0U,	// PseudoVFMACC_VV_M1_E32
    0U,	// PseudoVFMACC_VV_M1_E32_MASK
    0U,	// PseudoVFMACC_VV_M1_E64
    0U,	// PseudoVFMACC_VV_M1_E64_MASK
    0U,	// PseudoVFMACC_VV_M2_E16
    0U,	// PseudoVFMACC_VV_M2_E16_MASK
    0U,	// PseudoVFMACC_VV_M2_E32
    0U,	// PseudoVFMACC_VV_M2_E32_MASK
    0U,	// PseudoVFMACC_VV_M2_E64
    0U,	// PseudoVFMACC_VV_M2_E64_MASK
    0U,	// PseudoVFMACC_VV_M4_E16
    0U,	// PseudoVFMACC_VV_M4_E16_MASK
    0U,	// PseudoVFMACC_VV_M4_E32
    0U,	// PseudoVFMACC_VV_M4_E32_MASK
    0U,	// PseudoVFMACC_VV_M4_E64
    0U,	// PseudoVFMACC_VV_M4_E64_MASK
    0U,	// PseudoVFMACC_VV_M8_E16
    0U,	// PseudoVFMACC_VV_M8_E16_MASK
    0U,	// PseudoVFMACC_VV_M8_E32
    0U,	// PseudoVFMACC_VV_M8_E32_MASK
    0U,	// PseudoVFMACC_VV_M8_E64
    0U,	// PseudoVFMACC_VV_M8_E64_MASK
    0U,	// PseudoVFMACC_VV_MF2_E16
    0U,	// PseudoVFMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFMACC_VV_MF2_E32
    0U,	// PseudoVFMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFMACC_VV_MF4_E16
    0U,	// PseudoVFMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_M1_E16
    0U,	// PseudoVFMADD_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_M2_E16
    0U,	// PseudoVFMADD_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_M4_E16
    0U,	// PseudoVFMADD_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_M8_E16
    0U,	// PseudoVFMADD_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_MF2_E16
    0U,	// PseudoVFMADD_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_MF4_E16
    0U,	// PseudoVFMADD_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M1_E16
    0U,	// PseudoVFMADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M2_E16
    0U,	// PseudoVFMADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M4_E16
    0U,	// PseudoVFMADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M8_E16
    0U,	// PseudoVFMADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_MF2_E16
    0U,	// PseudoVFMADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_MF4_E16
    0U,	// PseudoVFMADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMADD_VFPR32_M1_E32
    0U,	// PseudoVFMADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M2_E32
    0U,	// PseudoVFMADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M4_E32
    0U,	// PseudoVFMADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M8_E32
    0U,	// PseudoVFMADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_MF2_E32
    0U,	// PseudoVFMADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMADD_VFPR64_M1_E64
    0U,	// PseudoVFMADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M2_E64
    0U,	// PseudoVFMADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M4_E64
    0U,	// PseudoVFMADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M8_E64
    0U,	// PseudoVFMADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMADD_VV_M1_E16
    0U,	// PseudoVFMADD_VV_M1_E16_MASK
    0U,	// PseudoVFMADD_VV_M1_E32
    0U,	// PseudoVFMADD_VV_M1_E32_MASK
    0U,	// PseudoVFMADD_VV_M1_E64
    0U,	// PseudoVFMADD_VV_M1_E64_MASK
    0U,	// PseudoVFMADD_VV_M2_E16
    0U,	// PseudoVFMADD_VV_M2_E16_MASK
    0U,	// PseudoVFMADD_VV_M2_E32
    0U,	// PseudoVFMADD_VV_M2_E32_MASK
    0U,	// PseudoVFMADD_VV_M2_E64
    0U,	// PseudoVFMADD_VV_M2_E64_MASK
    0U,	// PseudoVFMADD_VV_M4_E16
    0U,	// PseudoVFMADD_VV_M4_E16_MASK
    0U,	// PseudoVFMADD_VV_M4_E32
    0U,	// PseudoVFMADD_VV_M4_E32_MASK
    0U,	// PseudoVFMADD_VV_M4_E64
    0U,	// PseudoVFMADD_VV_M4_E64_MASK
    0U,	// PseudoVFMADD_VV_M8_E16
    0U,	// PseudoVFMADD_VV_M8_E16_MASK
    0U,	// PseudoVFMADD_VV_M8_E32
    0U,	// PseudoVFMADD_VV_M8_E32_MASK
    0U,	// PseudoVFMADD_VV_M8_E64
    0U,	// PseudoVFMADD_VV_M8_E64_MASK
    0U,	// PseudoVFMADD_VV_MF2_E16
    0U,	// PseudoVFMADD_VV_MF2_E16_MASK
    0U,	// PseudoVFMADD_VV_MF2_E32
    0U,	// PseudoVFMADD_VV_MF2_E32_MASK
    0U,	// PseudoVFMADD_VV_MF4_E16
    0U,	// PseudoVFMADD_VV_MF4_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_M1_E16
    0U,	// PseudoVFMAX_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_M2_E16
    0U,	// PseudoVFMAX_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_M4_E16
    0U,	// PseudoVFMAX_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_M8_E16
    0U,	// PseudoVFMAX_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_MF2_E16
    0U,	// PseudoVFMAX_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_MF4_E16
    0U,	// PseudoVFMAX_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M1_E16
    0U,	// PseudoVFMAX_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M2_E16
    0U,	// PseudoVFMAX_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M4_E16
    0U,	// PseudoVFMAX_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M8_E16
    0U,	// PseudoVFMAX_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_MF2_E16
    0U,	// PseudoVFMAX_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_MF4_E16
    0U,	// PseudoVFMAX_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMAX_VFPR32_M1_E32
    0U,	// PseudoVFMAX_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M2_E32
    0U,	// PseudoVFMAX_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M4_E32
    0U,	// PseudoVFMAX_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M8_E32
    0U,	// PseudoVFMAX_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_MF2_E32
    0U,	// PseudoVFMAX_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMAX_VFPR64_M1_E64
    0U,	// PseudoVFMAX_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M2_E64
    0U,	// PseudoVFMAX_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M4_E64
    0U,	// PseudoVFMAX_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M8_E64
    0U,	// PseudoVFMAX_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMAX_VV_M1_E16
    0U,	// PseudoVFMAX_VV_M1_E16_MASK
    0U,	// PseudoVFMAX_VV_M1_E32
    0U,	// PseudoVFMAX_VV_M1_E32_MASK
    0U,	// PseudoVFMAX_VV_M1_E64
    0U,	// PseudoVFMAX_VV_M1_E64_MASK
    0U,	// PseudoVFMAX_VV_M2_E16
    0U,	// PseudoVFMAX_VV_M2_E16_MASK
    0U,	// PseudoVFMAX_VV_M2_E32
    0U,	// PseudoVFMAX_VV_M2_E32_MASK
    0U,	// PseudoVFMAX_VV_M2_E64
    0U,	// PseudoVFMAX_VV_M2_E64_MASK
    0U,	// PseudoVFMAX_VV_M4_E16
    0U,	// PseudoVFMAX_VV_M4_E16_MASK
    0U,	// PseudoVFMAX_VV_M4_E32
    0U,	// PseudoVFMAX_VV_M4_E32_MASK
    0U,	// PseudoVFMAX_VV_M4_E64
    0U,	// PseudoVFMAX_VV_M4_E64_MASK
    0U,	// PseudoVFMAX_VV_M8_E16
    0U,	// PseudoVFMAX_VV_M8_E16_MASK
    0U,	// PseudoVFMAX_VV_M8_E32
    0U,	// PseudoVFMAX_VV_M8_E32_MASK
    0U,	// PseudoVFMAX_VV_M8_E64
    0U,	// PseudoVFMAX_VV_M8_E64_MASK
    0U,	// PseudoVFMAX_VV_MF2_E16
    0U,	// PseudoVFMAX_VV_MF2_E16_MASK
    0U,	// PseudoVFMAX_VV_MF2_E32
    0U,	// PseudoVFMAX_VV_MF2_E32_MASK
    0U,	// PseudoVFMAX_VV_MF4_E16
    0U,	// PseudoVFMAX_VV_MF4_E16_MASK
    0U,	// PseudoVFMERGE_ALT_VFPR16M_M1
    0U,	// PseudoVFMERGE_ALT_VFPR16M_M2
    0U,	// PseudoVFMERGE_ALT_VFPR16M_M4
    0U,	// PseudoVFMERGE_ALT_VFPR16M_M8
    0U,	// PseudoVFMERGE_ALT_VFPR16M_MF2
    0U,	// PseudoVFMERGE_ALT_VFPR16M_MF4
    0U,	// PseudoVFMERGE_ALT_VFPR32M_M1
    0U,	// PseudoVFMERGE_ALT_VFPR32M_M2
    0U,	// PseudoVFMERGE_ALT_VFPR32M_M4
    0U,	// PseudoVFMERGE_ALT_VFPR32M_M8
    0U,	// PseudoVFMERGE_ALT_VFPR32M_MF2
    0U,	// PseudoVFMERGE_ALT_VFPR64M_M1
    0U,	// PseudoVFMERGE_ALT_VFPR64M_M2
    0U,	// PseudoVFMERGE_ALT_VFPR64M_M4
    0U,	// PseudoVFMERGE_ALT_VFPR64M_M8
    0U,	// PseudoVFMERGE_VFPR16M_M1
    0U,	// PseudoVFMERGE_VFPR16M_M2
    0U,	// PseudoVFMERGE_VFPR16M_M4
    0U,	// PseudoVFMERGE_VFPR16M_M8
    0U,	// PseudoVFMERGE_VFPR16M_MF2
    0U,	// PseudoVFMERGE_VFPR16M_MF4
    0U,	// PseudoVFMERGE_VFPR32M_M1
    0U,	// PseudoVFMERGE_VFPR32M_M2
    0U,	// PseudoVFMERGE_VFPR32M_M4
    0U,	// PseudoVFMERGE_VFPR32M_M8
    0U,	// PseudoVFMERGE_VFPR32M_MF2
    0U,	// PseudoVFMERGE_VFPR64M_M1
    0U,	// PseudoVFMERGE_VFPR64M_M2
    0U,	// PseudoVFMERGE_VFPR64M_M4
    0U,	// PseudoVFMERGE_VFPR64M_M8
    0U,	// PseudoVFMIN_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMIN_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMIN_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMIN_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMIN_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMIN_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_M1_E16
    0U,	// PseudoVFMIN_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_M2_E16
    0U,	// PseudoVFMIN_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_M4_E16
    0U,	// PseudoVFMIN_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_M8_E16
    0U,	// PseudoVFMIN_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_MF2_E16
    0U,	// PseudoVFMIN_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_MF4_E16
    0U,	// PseudoVFMIN_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M1_E16
    0U,	// PseudoVFMIN_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M2_E16
    0U,	// PseudoVFMIN_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M4_E16
    0U,	// PseudoVFMIN_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M8_E16
    0U,	// PseudoVFMIN_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_MF2_E16
    0U,	// PseudoVFMIN_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_MF4_E16
    0U,	// PseudoVFMIN_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMIN_VFPR32_M1_E32
    0U,	// PseudoVFMIN_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M2_E32
    0U,	// PseudoVFMIN_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M4_E32
    0U,	// PseudoVFMIN_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M8_E32
    0U,	// PseudoVFMIN_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_MF2_E32
    0U,	// PseudoVFMIN_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMIN_VFPR64_M1_E64
    0U,	// PseudoVFMIN_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M2_E64
    0U,	// PseudoVFMIN_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M4_E64
    0U,	// PseudoVFMIN_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M8_E64
    0U,	// PseudoVFMIN_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMIN_VV_M1_E16
    0U,	// PseudoVFMIN_VV_M1_E16_MASK
    0U,	// PseudoVFMIN_VV_M1_E32
    0U,	// PseudoVFMIN_VV_M1_E32_MASK
    0U,	// PseudoVFMIN_VV_M1_E64
    0U,	// PseudoVFMIN_VV_M1_E64_MASK
    0U,	// PseudoVFMIN_VV_M2_E16
    0U,	// PseudoVFMIN_VV_M2_E16_MASK
    0U,	// PseudoVFMIN_VV_M2_E32
    0U,	// PseudoVFMIN_VV_M2_E32_MASK
    0U,	// PseudoVFMIN_VV_M2_E64
    0U,	// PseudoVFMIN_VV_M2_E64_MASK
    0U,	// PseudoVFMIN_VV_M4_E16
    0U,	// PseudoVFMIN_VV_M4_E16_MASK
    0U,	// PseudoVFMIN_VV_M4_E32
    0U,	// PseudoVFMIN_VV_M4_E32_MASK
    0U,	// PseudoVFMIN_VV_M4_E64
    0U,	// PseudoVFMIN_VV_M4_E64_MASK
    0U,	// PseudoVFMIN_VV_M8_E16
    0U,	// PseudoVFMIN_VV_M8_E16_MASK
    0U,	// PseudoVFMIN_VV_M8_E32
    0U,	// PseudoVFMIN_VV_M8_E32_MASK
    0U,	// PseudoVFMIN_VV_M8_E64
    0U,	// PseudoVFMIN_VV_M8_E64_MASK
    0U,	// PseudoVFMIN_VV_MF2_E16
    0U,	// PseudoVFMIN_VV_MF2_E16_MASK
    0U,	// PseudoVFMIN_VV_MF2_E32
    0U,	// PseudoVFMIN_VV_MF2_E32_MASK
    0U,	// PseudoVFMIN_VV_MF4_E16
    0U,	// PseudoVFMIN_VV_MF4_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_M1_E16
    0U,	// PseudoVFMSAC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_M2_E16
    0U,	// PseudoVFMSAC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_M4_E16
    0U,	// PseudoVFMSAC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_M8_E16
    0U,	// PseudoVFMSAC_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_MF2_E16
    0U,	// PseudoVFMSAC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_MF4_E16
    0U,	// PseudoVFMSAC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M1_E16
    0U,	// PseudoVFMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M2_E16
    0U,	// PseudoVFMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M4_E16
    0U,	// PseudoVFMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M8_E16
    0U,	// PseudoVFMSAC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR32_M1_E32
    0U,	// PseudoVFMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M2_E32
    0U,	// PseudoVFMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M4_E32
    0U,	// PseudoVFMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M8_E32
    0U,	// PseudoVFMSAC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMSAC_VFPR64_M1_E64
    0U,	// PseudoVFMSAC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M2_E64
    0U,	// PseudoVFMSAC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M4_E64
    0U,	// PseudoVFMSAC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M8_E64
    0U,	// PseudoVFMSAC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMSAC_VV_M1_E16
    0U,	// PseudoVFMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFMSAC_VV_M1_E32
    0U,	// PseudoVFMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFMSAC_VV_M1_E64
    0U,	// PseudoVFMSAC_VV_M1_E64_MASK
    0U,	// PseudoVFMSAC_VV_M2_E16
    0U,	// PseudoVFMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFMSAC_VV_M2_E32
    0U,	// PseudoVFMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFMSAC_VV_M2_E64
    0U,	// PseudoVFMSAC_VV_M2_E64_MASK
    0U,	// PseudoVFMSAC_VV_M4_E16
    0U,	// PseudoVFMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFMSAC_VV_M4_E32
    0U,	// PseudoVFMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFMSAC_VV_M4_E64
    0U,	// PseudoVFMSAC_VV_M4_E64_MASK
    0U,	// PseudoVFMSAC_VV_M8_E16
    0U,	// PseudoVFMSAC_VV_M8_E16_MASK
    0U,	// PseudoVFMSAC_VV_M8_E32
    0U,	// PseudoVFMSAC_VV_M8_E32_MASK
    0U,	// PseudoVFMSAC_VV_M8_E64
    0U,	// PseudoVFMSAC_VV_M8_E64_MASK
    0U,	// PseudoVFMSAC_VV_MF2_E16
    0U,	// PseudoVFMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFMSAC_VV_MF2_E32
    0U,	// PseudoVFMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFMSAC_VV_MF4_E16
    0U,	// PseudoVFMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_M1_E16
    0U,	// PseudoVFMSUB_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_M2_E16
    0U,	// PseudoVFMSUB_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_M4_E16
    0U,	// PseudoVFMSUB_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_M8_E16
    0U,	// PseudoVFMSUB_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_MF2_E16
    0U,	// PseudoVFMSUB_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_MF4_E16
    0U,	// PseudoVFMSUB_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M1_E16
    0U,	// PseudoVFMSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M2_E16
    0U,	// PseudoVFMSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M4_E16
    0U,	// PseudoVFMSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M8_E16
    0U,	// PseudoVFMSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_MF2_E16
    0U,	// PseudoVFMSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_MF4_E16
    0U,	// PseudoVFMSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR32_M1_E32
    0U,	// PseudoVFMSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M2_E32
    0U,	// PseudoVFMSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M4_E32
    0U,	// PseudoVFMSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M8_E32
    0U,	// PseudoVFMSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_MF2_E32
    0U,	// PseudoVFMSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMSUB_VFPR64_M1_E64
    0U,	// PseudoVFMSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M2_E64
    0U,	// PseudoVFMSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M4_E64
    0U,	// PseudoVFMSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M8_E64
    0U,	// PseudoVFMSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMSUB_VV_M1_E16
    0U,	// PseudoVFMSUB_VV_M1_E16_MASK
    0U,	// PseudoVFMSUB_VV_M1_E32
    0U,	// PseudoVFMSUB_VV_M1_E32_MASK
    0U,	// PseudoVFMSUB_VV_M1_E64
    0U,	// PseudoVFMSUB_VV_M1_E64_MASK
    0U,	// PseudoVFMSUB_VV_M2_E16
    0U,	// PseudoVFMSUB_VV_M2_E16_MASK
    0U,	// PseudoVFMSUB_VV_M2_E32
    0U,	// PseudoVFMSUB_VV_M2_E32_MASK
    0U,	// PseudoVFMSUB_VV_M2_E64
    0U,	// PseudoVFMSUB_VV_M2_E64_MASK
    0U,	// PseudoVFMSUB_VV_M4_E16
    0U,	// PseudoVFMSUB_VV_M4_E16_MASK
    0U,	// PseudoVFMSUB_VV_M4_E32
    0U,	// PseudoVFMSUB_VV_M4_E32_MASK
    0U,	// PseudoVFMSUB_VV_M4_E64
    0U,	// PseudoVFMSUB_VV_M4_E64_MASK
    0U,	// PseudoVFMSUB_VV_M8_E16
    0U,	// PseudoVFMSUB_VV_M8_E16_MASK
    0U,	// PseudoVFMSUB_VV_M8_E32
    0U,	// PseudoVFMSUB_VV_M8_E32_MASK
    0U,	// PseudoVFMSUB_VV_M8_E64
    0U,	// PseudoVFMSUB_VV_M8_E64_MASK
    0U,	// PseudoVFMSUB_VV_MF2_E16
    0U,	// PseudoVFMSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFMSUB_VV_MF2_E32
    0U,	// PseudoVFMSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFMSUB_VV_MF4_E16
    0U,	// PseudoVFMSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_M1_E16
    0U,	// PseudoVFMUL_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_M2_E16
    0U,	// PseudoVFMUL_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_M4_E16
    0U,	// PseudoVFMUL_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_M8_E16
    0U,	// PseudoVFMUL_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_MF2_E16
    0U,	// PseudoVFMUL_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_MF4_E16
    0U,	// PseudoVFMUL_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M1_E16
    0U,	// PseudoVFMUL_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M2_E16
    0U,	// PseudoVFMUL_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M4_E16
    0U,	// PseudoVFMUL_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M8_E16
    0U,	// PseudoVFMUL_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_MF2_E16
    0U,	// PseudoVFMUL_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_MF4_E16
    0U,	// PseudoVFMUL_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMUL_VFPR32_M1_E32
    0U,	// PseudoVFMUL_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M2_E32
    0U,	// PseudoVFMUL_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M4_E32
    0U,	// PseudoVFMUL_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M8_E32
    0U,	// PseudoVFMUL_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_MF2_E32
    0U,	// PseudoVFMUL_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMUL_VFPR64_M1_E64
    0U,	// PseudoVFMUL_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M2_E64
    0U,	// PseudoVFMUL_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M4_E64
    0U,	// PseudoVFMUL_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M8_E64
    0U,	// PseudoVFMUL_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMUL_VV_M1_E16
    0U,	// PseudoVFMUL_VV_M1_E16_MASK
    0U,	// PseudoVFMUL_VV_M1_E32
    0U,	// PseudoVFMUL_VV_M1_E32_MASK
    0U,	// PseudoVFMUL_VV_M1_E64
    0U,	// PseudoVFMUL_VV_M1_E64_MASK
    0U,	// PseudoVFMUL_VV_M2_E16
    0U,	// PseudoVFMUL_VV_M2_E16_MASK
    0U,	// PseudoVFMUL_VV_M2_E32
    0U,	// PseudoVFMUL_VV_M2_E32_MASK
    0U,	// PseudoVFMUL_VV_M2_E64
    0U,	// PseudoVFMUL_VV_M2_E64_MASK
    0U,	// PseudoVFMUL_VV_M4_E16
    0U,	// PseudoVFMUL_VV_M4_E16_MASK
    0U,	// PseudoVFMUL_VV_M4_E32
    0U,	// PseudoVFMUL_VV_M4_E32_MASK
    0U,	// PseudoVFMUL_VV_M4_E64
    0U,	// PseudoVFMUL_VV_M4_E64_MASK
    0U,	// PseudoVFMUL_VV_M8_E16
    0U,	// PseudoVFMUL_VV_M8_E16_MASK
    0U,	// PseudoVFMUL_VV_M8_E32
    0U,	// PseudoVFMUL_VV_M8_E32_MASK
    0U,	// PseudoVFMUL_VV_M8_E64
    0U,	// PseudoVFMUL_VV_M8_E64_MASK
    0U,	// PseudoVFMUL_VV_MF2_E16
    0U,	// PseudoVFMUL_VV_MF2_E16_MASK
    0U,	// PseudoVFMUL_VV_MF2_E32
    0U,	// PseudoVFMUL_VV_MF2_E32_MASK
    0U,	// PseudoVFMUL_VV_MF4_E16
    0U,	// PseudoVFMUL_VV_MF4_E16_MASK
    0U,	// PseudoVFMV_FPR16_S
    0U,	// PseudoVFMV_FPR16_S_ALT
    0U,	// PseudoVFMV_FPR32_S
    0U,	// PseudoVFMV_FPR64_S
    0U,	// PseudoVFMV_S_FPR16
    0U,	// PseudoVFMV_S_FPR16_ALT
    0U,	// PseudoVFMV_S_FPR32
    0U,	// PseudoVFMV_S_FPR64
    0U,	// PseudoVFMV_V_ALT_FPR16_M1
    0U,	// PseudoVFMV_V_ALT_FPR16_M2
    0U,	// PseudoVFMV_V_ALT_FPR16_M4
    0U,	// PseudoVFMV_V_ALT_FPR16_M8
    0U,	// PseudoVFMV_V_ALT_FPR16_MF2
    0U,	// PseudoVFMV_V_ALT_FPR16_MF4
    0U,	// PseudoVFMV_V_ALT_FPR32_M1
    0U,	// PseudoVFMV_V_ALT_FPR32_M2
    0U,	// PseudoVFMV_V_ALT_FPR32_M4
    0U,	// PseudoVFMV_V_ALT_FPR32_M8
    0U,	// PseudoVFMV_V_ALT_FPR32_MF2
    0U,	// PseudoVFMV_V_ALT_FPR64_M1
    0U,	// PseudoVFMV_V_ALT_FPR64_M2
    0U,	// PseudoVFMV_V_ALT_FPR64_M4
    0U,	// PseudoVFMV_V_ALT_FPR64_M8
    0U,	// PseudoVFMV_V_FPR16_M1
    0U,	// PseudoVFMV_V_FPR16_M2
    0U,	// PseudoVFMV_V_FPR16_M4
    0U,	// PseudoVFMV_V_FPR16_M8
    0U,	// PseudoVFMV_V_FPR16_MF2
    0U,	// PseudoVFMV_V_FPR16_MF4
    0U,	// PseudoVFMV_V_FPR32_M1
    0U,	// PseudoVFMV_V_FPR32_M2
    0U,	// PseudoVFMV_V_FPR32_M4
    0U,	// PseudoVFMV_V_FPR32_M8
    0U,	// PseudoVFMV_V_FPR32_MF2
    0U,	// PseudoVFMV_V_FPR64_M1
    0U,	// PseudoVFMV_V_FPR64_M2
    0U,	// PseudoVFMV_V_FPR64_M4
    0U,	// PseudoVFMV_V_FPR64_M8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M1_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M1_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M2_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M2_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M4_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M4_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF2_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF2_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF4_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF4_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF8_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF8_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF8_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_MF8_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M1_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M1_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M2_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M2_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M4_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M4_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF2_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF2_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF4_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF4_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF8_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF8_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M1_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M1_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M2_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M2_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M4_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M4_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF2_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF2_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF4_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF4_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF8_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF8_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_Q_M1_E8
    0U,	// PseudoVFNCVT_F_F_ALT_Q_M1_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_Q_M2_E8
    0U,	// PseudoVFNCVT_F_F_ALT_Q_M2_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF2_E8
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF2_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF4_E8
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF4_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF8_E8
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF8_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_W_M1_E16
    0U,	// PseudoVFNCVT_F_F_ALT_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_W_M2_E16
    0U,	// PseudoVFNCVT_F_F_ALT_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_W_M4_E16
    0U,	// PseudoVFNCVT_F_F_ALT_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_W_MF2_E16
    0U,	// PseudoVFNCVT_F_F_ALT_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_W_MF4_E16
    0U,	// PseudoVFNCVT_F_F_ALT_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_F_Q_M1_E8
    0U,	// PseudoVFNCVT_F_F_Q_M1_E8_MASK
    0U,	// PseudoVFNCVT_F_F_Q_M2_E8
    0U,	// PseudoVFNCVT_F_F_Q_M2_E8_MASK
    0U,	// PseudoVFNCVT_F_F_Q_MF2_E8
    0U,	// PseudoVFNCVT_F_F_Q_MF2_E8_MASK
    0U,	// PseudoVFNCVT_F_F_Q_MF4_E8
    0U,	// PseudoVFNCVT_F_F_Q_MF4_E8_MASK
    0U,	// PseudoVFNCVT_F_F_Q_MF8_E8
    0U,	// PseudoVFNCVT_F_F_Q_MF8_E8_MASK
    0U,	// PseudoVFNCVT_F_F_W_M1_E16
    0U,	// PseudoVFNCVT_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M1_E32
    0U,	// PseudoVFNCVT_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2_E16
    0U,	// PseudoVFNCVT_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2_E32
    0U,	// PseudoVFNCVT_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4_E16
    0U,	// PseudoVFNCVT_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4_E32
    0U,	// PseudoVFNCVT_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2_E16
    0U,	// PseudoVFNCVT_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2_E32
    0U,	// PseudoVFNCVT_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF4_E16
    0U,	// PseudoVFNCVT_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1_E16
    0U,	// PseudoVFNCVT_F_XU_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1_E32
    0U,	// PseudoVFNCVT_F_XU_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2_E16
    0U,	// PseudoVFNCVT_F_XU_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2_E32
    0U,	// PseudoVFNCVT_F_XU_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4_E16
    0U,	// PseudoVFNCVT_F_XU_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4_E32
    0U,	// PseudoVFNCVT_F_XU_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E16
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E32
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF4_E16
    0U,	// PseudoVFNCVT_F_XU_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1_E16
    0U,	// PseudoVFNCVT_F_X_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1_E32
    0U,	// PseudoVFNCVT_F_X_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2_E16
    0U,	// PseudoVFNCVT_F_X_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2_E32
    0U,	// PseudoVFNCVT_F_X_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4_E16
    0U,	// PseudoVFNCVT_F_X_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4_E32
    0U,	// PseudoVFNCVT_F_X_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2_E16
    0U,	// PseudoVFNCVT_F_X_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2_E32
    0U,	// PseudoVFNCVT_F_X_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF4_E16
    0U,	// PseudoVFNCVT_F_X_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M1_E16
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_MF2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_MF4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M1
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M2
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M4
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF2
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF4
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF8
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M1
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M2
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M4
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF2
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF4
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF8
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_M1_E8
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_M1_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_M2_E8
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_M2_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF2_E8
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF2_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF4_E8
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF4_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF8_E8
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF8_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_Q_M1_E8
    0U,	// PseudoVFNCVT_SAT_F_F_Q_M1_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_Q_M2_E8
    0U,	// PseudoVFNCVT_SAT_F_F_Q_M2_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF2_E8
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF2_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF4_E8
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF4_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF8_E8
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF8_E8_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M1
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M1_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M2
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M2_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M4
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M4_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF2
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF2_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF4
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF4_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF8
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF8_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M1
    0U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M2
    0U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M4
    0U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF2
    0U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF4
    0U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF8
    0U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_M1
    0U,	// PseudoVFNCVT_X_F_ALT_W_M1_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_M2
    0U,	// PseudoVFNCVT_X_F_ALT_W_M2_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_M4
    0U,	// PseudoVFNCVT_X_F_ALT_W_M4_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF2
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF2_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF4
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF4_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF8
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF8_MASK
    0U,	// PseudoVFNCVT_X_F_W_M1
    0U,	// PseudoVFNCVT_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_X_F_W_M2
    0U,	// PseudoVFNCVT_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_X_F_W_M4
    0U,	// PseudoVFNCVT_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF2
    0U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF4
    0U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF8
    0U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_M8_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_M1_E16
    0U,	// PseudoVFNMACC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_M2_E16
    0U,	// PseudoVFNMACC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_M4_E16
    0U,	// PseudoVFNMACC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_M8_E16
    0U,	// PseudoVFNMACC_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_MF2_E16
    0U,	// PseudoVFNMACC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_MF4_E16
    0U,	// PseudoVFNMACC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M1_E16
    0U,	// PseudoVFNMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M2_E16
    0U,	// PseudoVFNMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M4_E16
    0U,	// PseudoVFNMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M8_E16
    0U,	// PseudoVFNMACC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_MF2_E16
    0U,	// PseudoVFNMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_MF4_E16
    0U,	// PseudoVFNMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMACC_VFPR32_M1_E32
    0U,	// PseudoVFNMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M2_E32
    0U,	// PseudoVFNMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M4_E32
    0U,	// PseudoVFNMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M8_E32
    0U,	// PseudoVFNMACC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_MF2_E32
    0U,	// PseudoVFNMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMACC_VFPR64_M1_E64
    0U,	// PseudoVFNMACC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M2_E64
    0U,	// PseudoVFNMACC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M4_E64
    0U,	// PseudoVFNMACC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M8_E64
    0U,	// PseudoVFNMACC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMACC_VV_M1_E16
    0U,	// PseudoVFNMACC_VV_M1_E16_MASK
    0U,	// PseudoVFNMACC_VV_M1_E32
    0U,	// PseudoVFNMACC_VV_M1_E32_MASK
    0U,	// PseudoVFNMACC_VV_M1_E64
    0U,	// PseudoVFNMACC_VV_M1_E64_MASK
    0U,	// PseudoVFNMACC_VV_M2_E16
    0U,	// PseudoVFNMACC_VV_M2_E16_MASK
    0U,	// PseudoVFNMACC_VV_M2_E32
    0U,	// PseudoVFNMACC_VV_M2_E32_MASK
    0U,	// PseudoVFNMACC_VV_M2_E64
    0U,	// PseudoVFNMACC_VV_M2_E64_MASK
    0U,	// PseudoVFNMACC_VV_M4_E16
    0U,	// PseudoVFNMACC_VV_M4_E16_MASK
    0U,	// PseudoVFNMACC_VV_M4_E32
    0U,	// PseudoVFNMACC_VV_M4_E32_MASK
    0U,	// PseudoVFNMACC_VV_M4_E64
    0U,	// PseudoVFNMACC_VV_M4_E64_MASK
    0U,	// PseudoVFNMACC_VV_M8_E16
    0U,	// PseudoVFNMACC_VV_M8_E16_MASK
    0U,	// PseudoVFNMACC_VV_M8_E32
    0U,	// PseudoVFNMACC_VV_M8_E32_MASK
    0U,	// PseudoVFNMACC_VV_M8_E64
    0U,	// PseudoVFNMACC_VV_M8_E64_MASK
    0U,	// PseudoVFNMACC_VV_MF2_E16
    0U,	// PseudoVFNMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFNMACC_VV_MF2_E32
    0U,	// PseudoVFNMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFNMACC_VV_MF4_E16
    0U,	// PseudoVFNMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_M1_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_M2_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_M4_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_M8_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_M1_E16
    0U,	// PseudoVFNMADD_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_M2_E16
    0U,	// PseudoVFNMADD_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_M4_E16
    0U,	// PseudoVFNMADD_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_M8_E16
    0U,	// PseudoVFNMADD_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_MF2_E16
    0U,	// PseudoVFNMADD_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_MF4_E16
    0U,	// PseudoVFNMADD_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M1_E16
    0U,	// PseudoVFNMADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M2_E16
    0U,	// PseudoVFNMADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M4_E16
    0U,	// PseudoVFNMADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M8_E16
    0U,	// PseudoVFNMADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_MF2_E16
    0U,	// PseudoVFNMADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_MF4_E16
    0U,	// PseudoVFNMADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR32_M1_E32
    0U,	// PseudoVFNMADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M2_E32
    0U,	// PseudoVFNMADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M4_E32
    0U,	// PseudoVFNMADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M8_E32
    0U,	// PseudoVFNMADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_MF2_E32
    0U,	// PseudoVFNMADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMADD_VFPR64_M1_E64
    0U,	// PseudoVFNMADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M2_E64
    0U,	// PseudoVFNMADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M4_E64
    0U,	// PseudoVFNMADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M8_E64
    0U,	// PseudoVFNMADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMADD_VV_M1_E16
    0U,	// PseudoVFNMADD_VV_M1_E16_MASK
    0U,	// PseudoVFNMADD_VV_M1_E32
    0U,	// PseudoVFNMADD_VV_M1_E32_MASK
    0U,	// PseudoVFNMADD_VV_M1_E64
    0U,	// PseudoVFNMADD_VV_M1_E64_MASK
    0U,	// PseudoVFNMADD_VV_M2_E16
    0U,	// PseudoVFNMADD_VV_M2_E16_MASK
    0U,	// PseudoVFNMADD_VV_M2_E32
    0U,	// PseudoVFNMADD_VV_M2_E32_MASK
    0U,	// PseudoVFNMADD_VV_M2_E64
    0U,	// PseudoVFNMADD_VV_M2_E64_MASK
    0U,	// PseudoVFNMADD_VV_M4_E16
    0U,	// PseudoVFNMADD_VV_M4_E16_MASK
    0U,	// PseudoVFNMADD_VV_M4_E32
    0U,	// PseudoVFNMADD_VV_M4_E32_MASK
    0U,	// PseudoVFNMADD_VV_M4_E64
    0U,	// PseudoVFNMADD_VV_M4_E64_MASK
    0U,	// PseudoVFNMADD_VV_M8_E16
    0U,	// PseudoVFNMADD_VV_M8_E16_MASK
    0U,	// PseudoVFNMADD_VV_M8_E32
    0U,	// PseudoVFNMADD_VV_M8_E32_MASK
    0U,	// PseudoVFNMADD_VV_M8_E64
    0U,	// PseudoVFNMADD_VV_M8_E64_MASK
    0U,	// PseudoVFNMADD_VV_MF2_E16
    0U,	// PseudoVFNMADD_VV_MF2_E16_MASK
    0U,	// PseudoVFNMADD_VV_MF2_E32
    0U,	// PseudoVFNMADD_VV_MF2_E32_MASK
    0U,	// PseudoVFNMADD_VV_MF4_E16
    0U,	// PseudoVFNMADD_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M8_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_M1_E16
    0U,	// PseudoVFNMSAC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_M2_E16
    0U,	// PseudoVFNMSAC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_M4_E16
    0U,	// PseudoVFNMSAC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_M8_E16
    0U,	// PseudoVFNMSAC_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_MF2_E16
    0U,	// PseudoVFNMSAC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_MF4_E16
    0U,	// PseudoVFNMSAC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M1_E16
    0U,	// PseudoVFNMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M2_E16
    0U,	// PseudoVFNMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M4_E16
    0U,	// PseudoVFNMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M8_E16
    0U,	// PseudoVFNMSAC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFNMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFNMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M1_E32
    0U,	// PseudoVFNMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M2_E32
    0U,	// PseudoVFNMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M4_E32
    0U,	// PseudoVFNMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M8_E32
    0U,	// PseudoVFNMSAC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFNMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M1_E64
    0U,	// PseudoVFNMSAC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M2_E64
    0U,	// PseudoVFNMSAC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M4_E64
    0U,	// PseudoVFNMSAC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M8_E64
    0U,	// PseudoVFNMSAC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E16
    0U,	// PseudoVFNMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E32
    0U,	// PseudoVFNMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E64
    0U,	// PseudoVFNMSAC_VV_M1_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E16
    0U,	// PseudoVFNMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E32
    0U,	// PseudoVFNMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E64
    0U,	// PseudoVFNMSAC_VV_M2_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E16
    0U,	// PseudoVFNMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E32
    0U,	// PseudoVFNMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E64
    0U,	// PseudoVFNMSAC_VV_M4_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E16
    0U,	// PseudoVFNMSAC_VV_M8_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E32
    0U,	// PseudoVFNMSAC_VV_M8_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E64
    0U,	// PseudoVFNMSAC_VV_M8_E64_MASK
    0U,	// PseudoVFNMSAC_VV_MF2_E16
    0U,	// PseudoVFNMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_VV_MF2_E32
    0U,	// PseudoVFNMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFNMSAC_VV_MF4_E16
    0U,	// PseudoVFNMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M1_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M2_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M4_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M8_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_M1_E16
    0U,	// PseudoVFNMSUB_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_M2_E16
    0U,	// PseudoVFNMSUB_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_M4_E16
    0U,	// PseudoVFNMSUB_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_M8_E16
    0U,	// PseudoVFNMSUB_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_MF2_E16
    0U,	// PseudoVFNMSUB_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_MF4_E16
    0U,	// PseudoVFNMSUB_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M1_E16
    0U,	// PseudoVFNMSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M2_E16
    0U,	// PseudoVFNMSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M4_E16
    0U,	// PseudoVFNMSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M8_E16
    0U,	// PseudoVFNMSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_MF2_E16
    0U,	// PseudoVFNMSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_MF4_E16
    0U,	// PseudoVFNMSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M1_E32
    0U,	// PseudoVFNMSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M2_E32
    0U,	// PseudoVFNMSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M4_E32
    0U,	// PseudoVFNMSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M8_E32
    0U,	// PseudoVFNMSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_MF2_E32
    0U,	// PseudoVFNMSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M1_E64
    0U,	// PseudoVFNMSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M2_E64
    0U,	// PseudoVFNMSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M4_E64
    0U,	// PseudoVFNMSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M8_E64
    0U,	// PseudoVFNMSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E16
    0U,	// PseudoVFNMSUB_VV_M1_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E32
    0U,	// PseudoVFNMSUB_VV_M1_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E64
    0U,	// PseudoVFNMSUB_VV_M1_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E16
    0U,	// PseudoVFNMSUB_VV_M2_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E32
    0U,	// PseudoVFNMSUB_VV_M2_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E64
    0U,	// PseudoVFNMSUB_VV_M2_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E16
    0U,	// PseudoVFNMSUB_VV_M4_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E32
    0U,	// PseudoVFNMSUB_VV_M4_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E64
    0U,	// PseudoVFNMSUB_VV_M4_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E16
    0U,	// PseudoVFNMSUB_VV_M8_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E32
    0U,	// PseudoVFNMSUB_VV_M8_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E64
    0U,	// PseudoVFNMSUB_VV_M8_E64_MASK
    0U,	// PseudoVFNMSUB_VV_MF2_E16
    0U,	// PseudoVFNMSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_VV_MF2_E32
    0U,	// PseudoVFNMSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFNMSUB_VV_MF4_E16
    0U,	// PseudoVFNMSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M1_E16
    0U,	// PseudoVFRDIV_VFPR16_M1_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M2_E16
    0U,	// PseudoVFRDIV_VFPR16_M2_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M4_E16
    0U,	// PseudoVFRDIV_VFPR16_M4_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M8_E16
    0U,	// PseudoVFRDIV_VFPR16_M8_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_MF2_E16
    0U,	// PseudoVFRDIV_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_MF4_E16
    0U,	// PseudoVFRDIV_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFRDIV_VFPR32_M1_E32
    0U,	// PseudoVFRDIV_VFPR32_M1_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M2_E32
    0U,	// PseudoVFRDIV_VFPR32_M2_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M4_E32
    0U,	// PseudoVFRDIV_VFPR32_M4_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M8_E32
    0U,	// PseudoVFRDIV_VFPR32_M8_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_MF2_E32
    0U,	// PseudoVFRDIV_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFRDIV_VFPR64_M1_E64
    0U,	// PseudoVFRDIV_VFPR64_M1_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M2_E64
    0U,	// PseudoVFRDIV_VFPR64_M2_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M4_E64
    0U,	// PseudoVFRDIV_VFPR64_M4_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M8_E64
    0U,	// PseudoVFRDIV_VFPR64_M8_E64_MASK
    0U,	// PseudoVFREC7_ALT_V_M1_E16
    0U,	// PseudoVFREC7_ALT_V_M1_E16_MASK
    0U,	// PseudoVFREC7_ALT_V_M2_E16
    0U,	// PseudoVFREC7_ALT_V_M2_E16_MASK
    0U,	// PseudoVFREC7_ALT_V_M4_E16
    0U,	// PseudoVFREC7_ALT_V_M4_E16_MASK
    0U,	// PseudoVFREC7_ALT_V_M8_E16
    0U,	// PseudoVFREC7_ALT_V_M8_E16_MASK
    0U,	// PseudoVFREC7_ALT_V_MF2_E16
    0U,	// PseudoVFREC7_ALT_V_MF2_E16_MASK
    0U,	// PseudoVFREC7_ALT_V_MF4_E16
    0U,	// PseudoVFREC7_ALT_V_MF4_E16_MASK
    0U,	// PseudoVFREC7_V_M1_E16
    0U,	// PseudoVFREC7_V_M1_E16_MASK
    0U,	// PseudoVFREC7_V_M1_E32
    0U,	// PseudoVFREC7_V_M1_E32_MASK
    0U,	// PseudoVFREC7_V_M1_E64
    0U,	// PseudoVFREC7_V_M1_E64_MASK
    0U,	// PseudoVFREC7_V_M2_E16
    0U,	// PseudoVFREC7_V_M2_E16_MASK
    0U,	// PseudoVFREC7_V_M2_E32
    0U,	// PseudoVFREC7_V_M2_E32_MASK
    0U,	// PseudoVFREC7_V_M2_E64
    0U,	// PseudoVFREC7_V_M2_E64_MASK
    0U,	// PseudoVFREC7_V_M4_E16
    0U,	// PseudoVFREC7_V_M4_E16_MASK
    0U,	// PseudoVFREC7_V_M4_E32
    0U,	// PseudoVFREC7_V_M4_E32_MASK
    0U,	// PseudoVFREC7_V_M4_E64
    0U,	// PseudoVFREC7_V_M4_E64_MASK
    0U,	// PseudoVFREC7_V_M8_E16
    0U,	// PseudoVFREC7_V_M8_E16_MASK
    0U,	// PseudoVFREC7_V_M8_E32
    0U,	// PseudoVFREC7_V_M8_E32_MASK
    0U,	// PseudoVFREC7_V_M8_E64
    0U,	// PseudoVFREC7_V_M8_E64_MASK
    0U,	// PseudoVFREC7_V_MF2_E16
    0U,	// PseudoVFREC7_V_MF2_E16_MASK
    0U,	// PseudoVFREC7_V_MF2_E32
    0U,	// PseudoVFREC7_V_MF2_E32_MASK
    0U,	// PseudoVFREC7_V_MF4_E16
    0U,	// PseudoVFREC7_V_MF4_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E16
    0U,	// PseudoVFREDMAX_VS_M1_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E32
    0U,	// PseudoVFREDMAX_VS_M1_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E64
    0U,	// PseudoVFREDMAX_VS_M1_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E16
    0U,	// PseudoVFREDMAX_VS_M2_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E32
    0U,	// PseudoVFREDMAX_VS_M2_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E64
    0U,	// PseudoVFREDMAX_VS_M2_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E16
    0U,	// PseudoVFREDMAX_VS_M4_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E32
    0U,	// PseudoVFREDMAX_VS_M4_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E64
    0U,	// PseudoVFREDMAX_VS_M4_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E16
    0U,	// PseudoVFREDMAX_VS_M8_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E32
    0U,	// PseudoVFREDMAX_VS_M8_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E64
    0U,	// PseudoVFREDMAX_VS_M8_E64_MASK
    0U,	// PseudoVFREDMAX_VS_MF2_E16
    0U,	// PseudoVFREDMAX_VS_MF2_E16_MASK
    0U,	// PseudoVFREDMAX_VS_MF2_E32
    0U,	// PseudoVFREDMAX_VS_MF2_E32_MASK
    0U,	// PseudoVFREDMAX_VS_MF4_E16
    0U,	// PseudoVFREDMAX_VS_MF4_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E16
    0U,	// PseudoVFREDMIN_VS_M1_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E32
    0U,	// PseudoVFREDMIN_VS_M1_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E64
    0U,	// PseudoVFREDMIN_VS_M1_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E16
    0U,	// PseudoVFREDMIN_VS_M2_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E32
    0U,	// PseudoVFREDMIN_VS_M2_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E64
    0U,	// PseudoVFREDMIN_VS_M2_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E16
    0U,	// PseudoVFREDMIN_VS_M4_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E32
    0U,	// PseudoVFREDMIN_VS_M4_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E64
    0U,	// PseudoVFREDMIN_VS_M4_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E16
    0U,	// PseudoVFREDMIN_VS_M8_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E32
    0U,	// PseudoVFREDMIN_VS_M8_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E64
    0U,	// PseudoVFREDMIN_VS_M8_E64_MASK
    0U,	// PseudoVFREDMIN_VS_MF2_E16
    0U,	// PseudoVFREDMIN_VS_MF2_E16_MASK
    0U,	// PseudoVFREDMIN_VS_MF2_E32
    0U,	// PseudoVFREDMIN_VS_MF2_E32_MASK
    0U,	// PseudoVFREDMIN_VS_MF4_E16
    0U,	// PseudoVFREDMIN_VS_MF4_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E16
    0U,	// PseudoVFREDOSUM_VS_M1_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E32
    0U,	// PseudoVFREDOSUM_VS_M1_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E64
    0U,	// PseudoVFREDOSUM_VS_M1_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E16
    0U,	// PseudoVFREDOSUM_VS_M2_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E32
    0U,	// PseudoVFREDOSUM_VS_M2_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E64
    0U,	// PseudoVFREDOSUM_VS_M2_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E16
    0U,	// PseudoVFREDOSUM_VS_M4_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E32
    0U,	// PseudoVFREDOSUM_VS_M4_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E64
    0U,	// PseudoVFREDOSUM_VS_M4_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E16
    0U,	// PseudoVFREDOSUM_VS_M8_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E32
    0U,	// PseudoVFREDOSUM_VS_M8_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E64
    0U,	// PseudoVFREDOSUM_VS_M8_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2_E16
    0U,	// PseudoVFREDOSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2_E32
    0U,	// PseudoVFREDOSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_MF4_E16
    0U,	// PseudoVFREDOSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E16
    0U,	// PseudoVFREDUSUM_VS_M1_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E32
    0U,	// PseudoVFREDUSUM_VS_M1_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E64
    0U,	// PseudoVFREDUSUM_VS_M1_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E16
    0U,	// PseudoVFREDUSUM_VS_M2_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E32
    0U,	// PseudoVFREDUSUM_VS_M2_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E64
    0U,	// PseudoVFREDUSUM_VS_M2_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E16
    0U,	// PseudoVFREDUSUM_VS_M4_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E32
    0U,	// PseudoVFREDUSUM_VS_M4_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E64
    0U,	// PseudoVFREDUSUM_VS_M4_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E16
    0U,	// PseudoVFREDUSUM_VS_M8_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E32
    0U,	// PseudoVFREDUSUM_VS_M8_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E64
    0U,	// PseudoVFREDUSUM_VS_M8_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_MF2_E16
    0U,	// PseudoVFREDUSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_MF2_E32
    0U,	// PseudoVFREDUSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_MF4_E16
    0U,	// PseudoVFREDUSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M1_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M2_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M4_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M8_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_MF2_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_MF4_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_M1_E16
    0U,	// PseudoVFRSQRT7_ALT_V_M1_E16_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_M2_E16
    0U,	// PseudoVFRSQRT7_ALT_V_M2_E16_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_M4_E16
    0U,	// PseudoVFRSQRT7_ALT_V_M4_E16_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_M8_E16
    0U,	// PseudoVFRSQRT7_ALT_V_M8_E16_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_MF2_E16
    0U,	// PseudoVFRSQRT7_ALT_V_MF2_E16_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_MF4_E16
    0U,	// PseudoVFRSQRT7_ALT_V_MF4_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E16
    0U,	// PseudoVFRSQRT7_V_M1_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E32
    0U,	// PseudoVFRSQRT7_V_M1_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E64
    0U,	// PseudoVFRSQRT7_V_M1_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E16
    0U,	// PseudoVFRSQRT7_V_M2_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E32
    0U,	// PseudoVFRSQRT7_V_M2_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E64
    0U,	// PseudoVFRSQRT7_V_M2_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E16
    0U,	// PseudoVFRSQRT7_V_M4_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E32
    0U,	// PseudoVFRSQRT7_V_M4_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E64
    0U,	// PseudoVFRSQRT7_V_M4_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E16
    0U,	// PseudoVFRSQRT7_V_M8_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E32
    0U,	// PseudoVFRSQRT7_V_M8_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E64
    0U,	// PseudoVFRSQRT7_V_M8_E64_MASK
    0U,	// PseudoVFRSQRT7_V_MF2_E16
    0U,	// PseudoVFRSQRT7_V_MF2_E16_MASK
    0U,	// PseudoVFRSQRT7_V_MF2_E32
    0U,	// PseudoVFRSQRT7_V_MF2_E32_MASK
    0U,	// PseudoVFRSQRT7_V_MF4_E16
    0U,	// PseudoVFRSQRT7_V_MF4_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_M1_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_M2_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_M4_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_M8_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M1_E16
    0U,	// PseudoVFRSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M2_E16
    0U,	// PseudoVFRSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M4_E16
    0U,	// PseudoVFRSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M8_E16
    0U,	// PseudoVFRSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_MF2_E16
    0U,	// PseudoVFRSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_MF4_E16
    0U,	// PseudoVFRSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR32_M1_E32
    0U,	// PseudoVFRSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M2_E32
    0U,	// PseudoVFRSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M4_E32
    0U,	// PseudoVFRSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M8_E32
    0U,	// PseudoVFRSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_MF2_E32
    0U,	// PseudoVFRSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFRSUB_VFPR64_M1_E64
    0U,	// PseudoVFRSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M2_E64
    0U,	// PseudoVFRSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M4_E64
    0U,	// PseudoVFRSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M8_E64
    0U,	// PseudoVFRSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M1_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M2_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M4_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M8_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_M1_E16
    0U,	// PseudoVFSGNJN_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_M2_E16
    0U,	// PseudoVFSGNJN_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_M4_E16
    0U,	// PseudoVFSGNJN_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_M8_E16
    0U,	// PseudoVFSGNJN_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_MF2_E16
    0U,	// PseudoVFSGNJN_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_MF4_E16
    0U,	// PseudoVFSGNJN_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M1_E16
    0U,	// PseudoVFSGNJN_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M2_E16
    0U,	// PseudoVFSGNJN_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M4_E16
    0U,	// PseudoVFSGNJN_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M8_E16
    0U,	// PseudoVFSGNJN_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJN_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJN_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M1_E32
    0U,	// PseudoVFSGNJN_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M2_E32
    0U,	// PseudoVFSGNJN_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M4_E32
    0U,	// PseudoVFSGNJN_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M8_E32
    0U,	// PseudoVFSGNJN_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJN_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M1_E64
    0U,	// PseudoVFSGNJN_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M2_E64
    0U,	// PseudoVFSGNJN_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M4_E64
    0U,	// PseudoVFSGNJN_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M8_E64
    0U,	// PseudoVFSGNJN_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E16
    0U,	// PseudoVFSGNJN_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E32
    0U,	// PseudoVFSGNJN_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E64
    0U,	// PseudoVFSGNJN_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E16
    0U,	// PseudoVFSGNJN_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E32
    0U,	// PseudoVFSGNJN_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E64
    0U,	// PseudoVFSGNJN_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E16
    0U,	// PseudoVFSGNJN_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E32
    0U,	// PseudoVFSGNJN_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E64
    0U,	// PseudoVFSGNJN_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E16
    0U,	// PseudoVFSGNJN_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E32
    0U,	// PseudoVFSGNJN_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E64
    0U,	// PseudoVFSGNJN_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJN_VV_MF2_E16
    0U,	// PseudoVFSGNJN_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_VV_MF2_E32
    0U,	// PseudoVFSGNJN_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJN_VV_MF4_E16
    0U,	// PseudoVFSGNJN_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M1_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M2_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M4_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M8_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_M1_E16
    0U,	// PseudoVFSGNJX_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_M2_E16
    0U,	// PseudoVFSGNJX_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_M4_E16
    0U,	// PseudoVFSGNJX_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_M8_E16
    0U,	// PseudoVFSGNJX_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_MF2_E16
    0U,	// PseudoVFSGNJX_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_MF4_E16
    0U,	// PseudoVFSGNJX_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M1_E16
    0U,	// PseudoVFSGNJX_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M2_E16
    0U,	// PseudoVFSGNJX_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M4_E16
    0U,	// PseudoVFSGNJX_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M8_E16
    0U,	// PseudoVFSGNJX_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJX_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJX_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M1_E32
    0U,	// PseudoVFSGNJX_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M2_E32
    0U,	// PseudoVFSGNJX_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M4_E32
    0U,	// PseudoVFSGNJX_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M8_E32
    0U,	// PseudoVFSGNJX_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJX_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M1_E64
    0U,	// PseudoVFSGNJX_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M2_E64
    0U,	// PseudoVFSGNJX_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M4_E64
    0U,	// PseudoVFSGNJX_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M8_E64
    0U,	// PseudoVFSGNJX_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E16
    0U,	// PseudoVFSGNJX_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E32
    0U,	// PseudoVFSGNJX_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E64
    0U,	// PseudoVFSGNJX_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E16
    0U,	// PseudoVFSGNJX_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E32
    0U,	// PseudoVFSGNJX_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E64
    0U,	// PseudoVFSGNJX_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E16
    0U,	// PseudoVFSGNJX_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E32
    0U,	// PseudoVFSGNJX_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E64
    0U,	// PseudoVFSGNJX_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E16
    0U,	// PseudoVFSGNJX_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E32
    0U,	// PseudoVFSGNJX_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E64
    0U,	// PseudoVFSGNJX_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJX_VV_MF2_E16
    0U,	// PseudoVFSGNJX_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_VV_MF2_E32
    0U,	// PseudoVFSGNJX_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJX_VV_MF4_E16
    0U,	// PseudoVFSGNJX_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M1_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M2_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M4_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M8_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_M1_E16
    0U,	// PseudoVFSGNJ_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_M2_E16
    0U,	// PseudoVFSGNJ_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_M4_E16
    0U,	// PseudoVFSGNJ_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_M8_E16
    0U,	// PseudoVFSGNJ_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_MF2_E16
    0U,	// PseudoVFSGNJ_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_MF4_E16
    0U,	// PseudoVFSGNJ_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M1_E16
    0U,	// PseudoVFSGNJ_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M2_E16
    0U,	// PseudoVFSGNJ_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M4_E16
    0U,	// PseudoVFSGNJ_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M8_E16
    0U,	// PseudoVFSGNJ_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJ_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJ_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M1_E32
    0U,	// PseudoVFSGNJ_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M2_E32
    0U,	// PseudoVFSGNJ_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M4_E32
    0U,	// PseudoVFSGNJ_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M8_E32
    0U,	// PseudoVFSGNJ_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJ_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M1_E64
    0U,	// PseudoVFSGNJ_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M2_E64
    0U,	// PseudoVFSGNJ_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M4_E64
    0U,	// PseudoVFSGNJ_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M8_E64
    0U,	// PseudoVFSGNJ_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E16
    0U,	// PseudoVFSGNJ_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E32
    0U,	// PseudoVFSGNJ_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E64
    0U,	// PseudoVFSGNJ_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E16
    0U,	// PseudoVFSGNJ_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E32
    0U,	// PseudoVFSGNJ_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E64
    0U,	// PseudoVFSGNJ_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E16
    0U,	// PseudoVFSGNJ_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E32
    0U,	// PseudoVFSGNJ_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E64
    0U,	// PseudoVFSGNJ_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E16
    0U,	// PseudoVFSGNJ_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E32
    0U,	// PseudoVFSGNJ_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E64
    0U,	// PseudoVFSGNJ_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJ_VV_MF2_E16
    0U,	// PseudoVFSGNJ_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_VV_MF2_E32
    0U,	// PseudoVFSGNJ_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJ_VV_MF4_E16
    0U,	// PseudoVFSGNJ_VV_MF4_E16_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M1
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M2
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M4
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M8
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_MF2
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_MF4
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M1
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M2
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M4
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M8
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_MF2
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M1
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M2
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M4
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M8
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF2
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF4
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_MF2
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M8_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M1
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M2
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M4
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M8
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_MF2
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_MF4
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M1
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M2
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M4
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M8
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_MF2
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M1
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M2
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M4
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M8
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M1
    0U,	// PseudoVFSLIDE1UP_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M2
    0U,	// PseudoVFSLIDE1UP_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M4
    0U,	// PseudoVFSLIDE1UP_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M8
    0U,	// PseudoVFSLIDE1UP_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF2
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF4
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M1
    0U,	// PseudoVFSLIDE1UP_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M2
    0U,	// PseudoVFSLIDE1UP_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M4
    0U,	// PseudoVFSLIDE1UP_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M8
    0U,	// PseudoVFSLIDE1UP_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_MF2
    0U,	// PseudoVFSLIDE1UP_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M1
    0U,	// PseudoVFSLIDE1UP_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M2
    0U,	// PseudoVFSLIDE1UP_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M4
    0U,	// PseudoVFSLIDE1UP_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M8
    0U,	// PseudoVFSLIDE1UP_VFPR64_M8_MASK
    0U,	// PseudoVFSQRT_V_M1_E16
    0U,	// PseudoVFSQRT_V_M1_E16_MASK
    0U,	// PseudoVFSQRT_V_M1_E32
    0U,	// PseudoVFSQRT_V_M1_E32_MASK
    0U,	// PseudoVFSQRT_V_M1_E64
    0U,	// PseudoVFSQRT_V_M1_E64_MASK
    0U,	// PseudoVFSQRT_V_M2_E16
    0U,	// PseudoVFSQRT_V_M2_E16_MASK
    0U,	// PseudoVFSQRT_V_M2_E32
    0U,	// PseudoVFSQRT_V_M2_E32_MASK
    0U,	// PseudoVFSQRT_V_M2_E64
    0U,	// PseudoVFSQRT_V_M2_E64_MASK
    0U,	// PseudoVFSQRT_V_M4_E16
    0U,	// PseudoVFSQRT_V_M4_E16_MASK
    0U,	// PseudoVFSQRT_V_M4_E32
    0U,	// PseudoVFSQRT_V_M4_E32_MASK
    0U,	// PseudoVFSQRT_V_M4_E64
    0U,	// PseudoVFSQRT_V_M4_E64_MASK
    0U,	// PseudoVFSQRT_V_M8_E16
    0U,	// PseudoVFSQRT_V_M8_E16_MASK
    0U,	// PseudoVFSQRT_V_M8_E32
    0U,	// PseudoVFSQRT_V_M8_E32_MASK
    0U,	// PseudoVFSQRT_V_M8_E64
    0U,	// PseudoVFSQRT_V_M8_E64_MASK
    0U,	// PseudoVFSQRT_V_MF2_E16
    0U,	// PseudoVFSQRT_V_MF2_E16_MASK
    0U,	// PseudoVFSQRT_V_MF2_E32
    0U,	// PseudoVFSQRT_V_MF2_E32_MASK
    0U,	// PseudoVFSQRT_V_MF4_E16
    0U,	// PseudoVFSQRT_V_MF4_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_M1_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_M2_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_M4_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_M8_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_M1_E16
    0U,	// PseudoVFSUB_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_M2_E16
    0U,	// PseudoVFSUB_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_M4_E16
    0U,	// PseudoVFSUB_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_M8_E16
    0U,	// PseudoVFSUB_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_MF2_E16
    0U,	// PseudoVFSUB_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_MF4_E16
    0U,	// PseudoVFSUB_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M1_E16
    0U,	// PseudoVFSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M2_E16
    0U,	// PseudoVFSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M4_E16
    0U,	// PseudoVFSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M8_E16
    0U,	// PseudoVFSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_MF2_E16
    0U,	// PseudoVFSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_MF4_E16
    0U,	// PseudoVFSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSUB_VFPR32_M1_E32
    0U,	// PseudoVFSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M2_E32
    0U,	// PseudoVFSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M4_E32
    0U,	// PseudoVFSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M8_E32
    0U,	// PseudoVFSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_MF2_E32
    0U,	// PseudoVFSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSUB_VFPR64_M1_E64
    0U,	// PseudoVFSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M2_E64
    0U,	// PseudoVFSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M4_E64
    0U,	// PseudoVFSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M8_E64
    0U,	// PseudoVFSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSUB_VV_M1_E16
    0U,	// PseudoVFSUB_VV_M1_E16_MASK
    0U,	// PseudoVFSUB_VV_M1_E32
    0U,	// PseudoVFSUB_VV_M1_E32_MASK
    0U,	// PseudoVFSUB_VV_M1_E64
    0U,	// PseudoVFSUB_VV_M1_E64_MASK
    0U,	// PseudoVFSUB_VV_M2_E16
    0U,	// PseudoVFSUB_VV_M2_E16_MASK
    0U,	// PseudoVFSUB_VV_M2_E32
    0U,	// PseudoVFSUB_VV_M2_E32_MASK
    0U,	// PseudoVFSUB_VV_M2_E64
    0U,	// PseudoVFSUB_VV_M2_E64_MASK
    0U,	// PseudoVFSUB_VV_M4_E16
    0U,	// PseudoVFSUB_VV_M4_E16_MASK
    0U,	// PseudoVFSUB_VV_M4_E32
    0U,	// PseudoVFSUB_VV_M4_E32_MASK
    0U,	// PseudoVFSUB_VV_M4_E64
    0U,	// PseudoVFSUB_VV_M4_E64_MASK
    0U,	// PseudoVFSUB_VV_M8_E16
    0U,	// PseudoVFSUB_VV_M8_E16_MASK
    0U,	// PseudoVFSUB_VV_M8_E32
    0U,	// PseudoVFSUB_VV_M8_E32_MASK
    0U,	// PseudoVFSUB_VV_M8_E64
    0U,	// PseudoVFSUB_VV_M8_E64_MASK
    0U,	// PseudoVFSUB_VV_MF2_E16
    0U,	// PseudoVFSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFSUB_VV_MF2_E32
    0U,	// PseudoVFSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFSUB_VV_MF4_E16
    0U,	// PseudoVFSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFWADD_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWADD_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWADD_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWADD_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWADD_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWADD_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_ALT_VV_M1_E16
    0U,	// PseudoVFWADD_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWADD_ALT_VV_M2_E16
    0U,	// PseudoVFWADD_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWADD_ALT_VV_M4_E16
    0U,	// PseudoVFWADD_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWADD_ALT_VV_MF2_E16
    0U,	// PseudoVFWADD_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWADD_ALT_VV_MF4_E16
    0U,	// PseudoVFWADD_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWADD_ALT_WFPR16_M1_E16
    0U,	// PseudoVFWADD_ALT_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_ALT_WFPR16_M2_E16
    0U,	// PseudoVFWADD_ALT_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_ALT_WFPR16_M4_E16
    0U,	// PseudoVFWADD_ALT_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_ALT_WFPR16_MF2_E16
    0U,	// PseudoVFWADD_ALT_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_ALT_WFPR16_MF4_E16
    0U,	// PseudoVFWADD_ALT_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_M1_E16
    0U,	// PseudoVFWADD_ALT_WV_M1_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWADD_ALT_WV_M1_E16_TIED
    0U,	// PseudoVFWADD_ALT_WV_M2_E16
    0U,	// PseudoVFWADD_ALT_WV_M2_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWADD_ALT_WV_M2_E16_TIED
    0U,	// PseudoVFWADD_ALT_WV_M4_E16
    0U,	// PseudoVFWADD_ALT_WV_M4_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWADD_ALT_WV_M4_E16_TIED
    0U,	// PseudoVFWADD_ALT_WV_MF2_E16
    0U,	// PseudoVFWADD_ALT_WV_MF2_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWADD_ALT_WV_MF2_E16_TIED
    0U,	// PseudoVFWADD_ALT_WV_MF4_E16
    0U,	// PseudoVFWADD_ALT_WV_MF4_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWADD_ALT_WV_MF4_E16_TIED
    0U,	// PseudoVFWADD_VFPR16_M1_E16
    0U,	// PseudoVFWADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_M2_E16
    0U,	// PseudoVFWADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_M4_E16
    0U,	// PseudoVFWADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_MF2_E16
    0U,	// PseudoVFWADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_MF4_E16
    0U,	// PseudoVFWADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_VFPR32_M1_E32
    0U,	// PseudoVFWADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_M2_E32
    0U,	// PseudoVFWADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_M4_E32
    0U,	// PseudoVFWADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_MF2_E32
    0U,	// PseudoVFWADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWADD_VV_M1_E16
    0U,	// PseudoVFWADD_VV_M1_E16_MASK
    0U,	// PseudoVFWADD_VV_M1_E32
    0U,	// PseudoVFWADD_VV_M1_E32_MASK
    0U,	// PseudoVFWADD_VV_M2_E16
    0U,	// PseudoVFWADD_VV_M2_E16_MASK
    0U,	// PseudoVFWADD_VV_M2_E32
    0U,	// PseudoVFWADD_VV_M2_E32_MASK
    0U,	// PseudoVFWADD_VV_M4_E16
    0U,	// PseudoVFWADD_VV_M4_E16_MASK
    0U,	// PseudoVFWADD_VV_M4_E32
    0U,	// PseudoVFWADD_VV_M4_E32_MASK
    0U,	// PseudoVFWADD_VV_MF2_E16
    0U,	// PseudoVFWADD_VV_MF2_E16_MASK
    0U,	// PseudoVFWADD_VV_MF2_E32
    0U,	// PseudoVFWADD_VV_MF2_E32_MASK
    0U,	// PseudoVFWADD_VV_MF4_E16
    0U,	// PseudoVFWADD_VV_MF4_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M1_E16
    0U,	// PseudoVFWADD_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M2_E16
    0U,	// PseudoVFWADD_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M4_E16
    0U,	// PseudoVFWADD_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_MF2_E16
    0U,	// PseudoVFWADD_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_MF4_E16
    0U,	// PseudoVFWADD_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_WFPR32_M1_E32
    0U,	// PseudoVFWADD_WFPR32_M1_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_M2_E32
    0U,	// PseudoVFWADD_WFPR32_M2_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_M4_E32
    0U,	// PseudoVFWADD_WFPR32_M4_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_MF2_E32
    0U,	// PseudoVFWADD_WFPR32_MF2_E32_MASK
    0U,	// PseudoVFWADD_WV_M1_E16
    0U,	// PseudoVFWADD_WV_M1_E16_MASK
    0U,	// PseudoVFWADD_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M1_E16_TIED
    0U,	// PseudoVFWADD_WV_M1_E32
    0U,	// PseudoVFWADD_WV_M1_E32_MASK
    0U,	// PseudoVFWADD_WV_M1_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M1_E32_TIED
    0U,	// PseudoVFWADD_WV_M2_E16
    0U,	// PseudoVFWADD_WV_M2_E16_MASK
    0U,	// PseudoVFWADD_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M2_E16_TIED
    0U,	// PseudoVFWADD_WV_M2_E32
    0U,	// PseudoVFWADD_WV_M2_E32_MASK
    0U,	// PseudoVFWADD_WV_M2_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M2_E32_TIED
    0U,	// PseudoVFWADD_WV_M4_E16
    0U,	// PseudoVFWADD_WV_M4_E16_MASK
    0U,	// PseudoVFWADD_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M4_E16_TIED
    0U,	// PseudoVFWADD_WV_M4_E32
    0U,	// PseudoVFWADD_WV_M4_E32_MASK
    0U,	// PseudoVFWADD_WV_M4_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M4_E32_TIED
    0U,	// PseudoVFWADD_WV_MF2_E16
    0U,	// PseudoVFWADD_WV_MF2_E16_MASK
    0U,	// PseudoVFWADD_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF2_E16_TIED
    0U,	// PseudoVFWADD_WV_MF2_E32
    0U,	// PseudoVFWADD_WV_MF2_E32_MASK
    0U,	// PseudoVFWADD_WV_MF2_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF2_E32_TIED
    0U,	// PseudoVFWADD_WV_MF4_E16
    0U,	// PseudoVFWADD_WV_MF4_E16_MASK
    0U,	// PseudoVFWADD_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF4_E16_TIED
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M1_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M1_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M2_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M2_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M4_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M4_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF2_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF2_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF4_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF4_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF8_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF8_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF8_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_F_F_ALT_V_M1_E16
    0U,	// PseudoVFWCVT_F_F_ALT_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_F_ALT_V_M2_E16
    0U,	// PseudoVFWCVT_F_F_ALT_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_ALT_V_M4_E16
    0U,	// PseudoVFWCVT_F_F_ALT_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_F_ALT_V_MF2_E16
    0U,	// PseudoVFWCVT_F_F_ALT_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_ALT_V_MF4_E16
    0U,	// PseudoVFWCVT_F_F_ALT_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M1_E16
    0U,	// PseudoVFWCVT_F_F_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M1_E32
    0U,	// PseudoVFWCVT_F_F_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2_E16
    0U,	// PseudoVFWCVT_F_F_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2_E32
    0U,	// PseudoVFWCVT_F_F_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4_E16
    0U,	// PseudoVFWCVT_F_F_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4_E32
    0U,	// PseudoVFWCVT_F_F_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2_E16
    0U,	// PseudoVFWCVT_F_F_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2_E32
    0U,	// PseudoVFWCVT_F_F_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF4_E16
    0U,	// PseudoVFWCVT_F_F_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M1_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M2_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M4_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF2_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF4_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF8_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E16
    0U,	// PseudoVFWCVT_F_XU_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E32
    0U,	// PseudoVFWCVT_F_XU_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E8
    0U,	// PseudoVFWCVT_F_XU_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E16
    0U,	// PseudoVFWCVT_F_XU_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E32
    0U,	// PseudoVFWCVT_F_XU_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E8
    0U,	// PseudoVFWCVT_F_XU_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E16
    0U,	// PseudoVFWCVT_F_XU_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E32
    0U,	// PseudoVFWCVT_F_XU_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E8
    0U,	// PseudoVFWCVT_F_XU_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E16
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E32
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E16
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF8_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_M1_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_M2_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_M4_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF2_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF4_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF8_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E16
    0U,	// PseudoVFWCVT_F_X_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E32
    0U,	// PseudoVFWCVT_F_X_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E8
    0U,	// PseudoVFWCVT_F_X_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E16
    0U,	// PseudoVFWCVT_F_X_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E32
    0U,	// PseudoVFWCVT_F_X_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E8
    0U,	// PseudoVFWCVT_F_X_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E16
    0U,	// PseudoVFWCVT_F_X_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E32
    0U,	// PseudoVFWCVT_F_X_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E8
    0U,	// PseudoVFWCVT_F_X_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E16
    0U,	// PseudoVFWCVT_F_X_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E32
    0U,	// PseudoVFWCVT_F_X_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E8
    0U,	// PseudoVFWCVT_F_X_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4_E16
    0U,	// PseudoVFWCVT_F_X_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4_E8
    0U,	// PseudoVFWCVT_F_X_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF8_E8
    0U,	// PseudoVFWCVT_F_X_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M1
    0U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M2
    0U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M4
    0U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF2
    0U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF4
    0U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_X_F_V_M1
    0U,	// PseudoVFWCVT_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_X_F_V_M2
    0U,	// PseudoVFWCVT_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_X_F_V_M4
    0U,	// PseudoVFWCVT_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF2
    0U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF4
    0U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M1_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M2_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M4_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_MF2_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_MF4_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M1_E16
    0U,	// PseudoVFWMACCBF16_VV_M1_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M1_E32
    0U,	// PseudoVFWMACCBF16_VV_M1_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_M2_E16
    0U,	// PseudoVFWMACCBF16_VV_M2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M2_E32
    0U,	// PseudoVFWMACCBF16_VV_M2_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_M4_E16
    0U,	// PseudoVFWMACCBF16_VV_M4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M4_E32
    0U,	// PseudoVFWMACCBF16_VV_M4_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF2_E16
    0U,	// PseudoVFWMACCBF16_VV_MF2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF2_E32
    0U,	// PseudoVFWMACCBF16_VV_MF2_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF4_E16
    0U,	// PseudoVFWMACCBF16_VV_MF4_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWMACC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWMACC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWMACC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWMACC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWMACC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VV_M1_E16
    0U,	// PseudoVFWMACC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VV_M2_E16
    0U,	// PseudoVFWMACC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VV_M4_E16
    0U,	// PseudoVFWMACC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VV_MF2_E16
    0U,	// PseudoVFWMACC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VV_MF4_E16
    0U,	// PseudoVFWMACC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_M1_E16
    0U,	// PseudoVFWMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_M2_E16
    0U,	// PseudoVFWMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_M4_E16
    0U,	// PseudoVFWMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_MF2_E16
    0U,	// PseudoVFWMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_MF4_E16
    0U,	// PseudoVFWMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMACC_VFPR32_M1_E32
    0U,	// PseudoVFWMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_M2_E32
    0U,	// PseudoVFWMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_M4_E32
    0U,	// PseudoVFWMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_MF2_E32
    0U,	// PseudoVFWMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMACC_VV_M1_E16
    0U,	// PseudoVFWMACC_VV_M1_E16_MASK
    0U,	// PseudoVFWMACC_VV_M1_E32
    0U,	// PseudoVFWMACC_VV_M1_E32_MASK
    0U,	// PseudoVFWMACC_VV_M2_E16
    0U,	// PseudoVFWMACC_VV_M2_E16_MASK
    0U,	// PseudoVFWMACC_VV_M2_E32
    0U,	// PseudoVFWMACC_VV_M2_E32_MASK
    0U,	// PseudoVFWMACC_VV_M4_E16
    0U,	// PseudoVFWMACC_VV_M4_E16_MASK
    0U,	// PseudoVFWMACC_VV_M4_E32
    0U,	// PseudoVFWMACC_VV_M4_E32_MASK
    0U,	// PseudoVFWMACC_VV_MF2_E16
    0U,	// PseudoVFWMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFWMACC_VV_MF2_E32
    0U,	// PseudoVFWMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFWMACC_VV_MF4_E16
    0U,	// PseudoVFWMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWMSAC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWMSAC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VV_M1_E16
    0U,	// PseudoVFWMSAC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VV_M2_E16
    0U,	// PseudoVFWMSAC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VV_M4_E16
    0U,	// PseudoVFWMSAC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VV_MF2_E16
    0U,	// PseudoVFWMSAC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VV_MF4_E16
    0U,	// PseudoVFWMSAC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M1_E16
    0U,	// PseudoVFWMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M2_E16
    0U,	// PseudoVFWMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M4_E16
    0U,	// PseudoVFWMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFWMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFWMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M1_E32
    0U,	// PseudoVFWMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M2_E32
    0U,	// PseudoVFWMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M4_E32
    0U,	// PseudoVFWMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFWMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M1_E16
    0U,	// PseudoVFWMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M1_E32
    0U,	// PseudoVFWMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M2_E16
    0U,	// PseudoVFWMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M2_E32
    0U,	// PseudoVFWMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M4_E16
    0U,	// PseudoVFWMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M4_E32
    0U,	// PseudoVFWMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFWMSAC_VV_MF2_E16
    0U,	// PseudoVFWMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_VV_MF2_E32
    0U,	// PseudoVFWMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_MF4_E16
    0U,	// PseudoVFWMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWMUL_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWMUL_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWMUL_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWMUL_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWMUL_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VV_M1_E16
    0U,	// PseudoVFWMUL_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VV_M2_E16
    0U,	// PseudoVFWMUL_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VV_M4_E16
    0U,	// PseudoVFWMUL_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VV_MF2_E16
    0U,	// PseudoVFWMUL_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VV_MF4_E16
    0U,	// PseudoVFWMUL_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M1_E16
    0U,	// PseudoVFWMUL_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M2_E16
    0U,	// PseudoVFWMUL_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M4_E16
    0U,	// PseudoVFWMUL_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_MF2_E16
    0U,	// PseudoVFWMUL_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_MF4_E16
    0U,	// PseudoVFWMUL_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR32_M1_E32
    0U,	// PseudoVFWMUL_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_M2_E32
    0U,	// PseudoVFWMUL_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_M4_E32
    0U,	// PseudoVFWMUL_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_MF2_E32
    0U,	// PseudoVFWMUL_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMUL_VV_M1_E16
    0U,	// PseudoVFWMUL_VV_M1_E16_MASK
    0U,	// PseudoVFWMUL_VV_M1_E32
    0U,	// PseudoVFWMUL_VV_M1_E32_MASK
    0U,	// PseudoVFWMUL_VV_M2_E16
    0U,	// PseudoVFWMUL_VV_M2_E16_MASK
    0U,	// PseudoVFWMUL_VV_M2_E32
    0U,	// PseudoVFWMUL_VV_M2_E32_MASK
    0U,	// PseudoVFWMUL_VV_M4_E16
    0U,	// PseudoVFWMUL_VV_M4_E16_MASK
    0U,	// PseudoVFWMUL_VV_M4_E32
    0U,	// PseudoVFWMUL_VV_M4_E32_MASK
    0U,	// PseudoVFWMUL_VV_MF2_E16
    0U,	// PseudoVFWMUL_VV_MF2_E16_MASK
    0U,	// PseudoVFWMUL_VV_MF2_E32
    0U,	// PseudoVFWMUL_VV_MF2_E32_MASK
    0U,	// PseudoVFWMUL_VV_MF4_E16
    0U,	// PseudoVFWMUL_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWNMACC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWNMACC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VV_M1_E16
    0U,	// PseudoVFWNMACC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VV_M2_E16
    0U,	// PseudoVFWNMACC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VV_M4_E16
    0U,	// PseudoVFWNMACC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VV_MF2_E16
    0U,	// PseudoVFWNMACC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VV_MF4_E16
    0U,	// PseudoVFWNMACC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M1_E16
    0U,	// PseudoVFWNMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M2_E16
    0U,	// PseudoVFWNMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M4_E16
    0U,	// PseudoVFWNMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_MF2_E16
    0U,	// PseudoVFWNMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_MF4_E16
    0U,	// PseudoVFWNMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M1_E32
    0U,	// PseudoVFWNMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M2_E32
    0U,	// PseudoVFWNMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M4_E32
    0U,	// PseudoVFWNMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_MF2_E32
    0U,	// PseudoVFWNMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M1_E16
    0U,	// PseudoVFWNMACC_VV_M1_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M1_E32
    0U,	// PseudoVFWNMACC_VV_M1_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M2_E16
    0U,	// PseudoVFWNMACC_VV_M2_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M2_E32
    0U,	// PseudoVFWNMACC_VV_M2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M4_E16
    0U,	// PseudoVFWNMACC_VV_M4_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M4_E32
    0U,	// PseudoVFWNMACC_VV_M4_E32_MASK
    0U,	// PseudoVFWNMACC_VV_MF2_E16
    0U,	// PseudoVFWNMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_VV_MF2_E32
    0U,	// PseudoVFWNMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_MF4_E16
    0U,	// PseudoVFWNMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VV_M1_E16
    0U,	// PseudoVFWNMSAC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VV_M2_E16
    0U,	// PseudoVFWNMSAC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VV_M4_E16
    0U,	// PseudoVFWNMSAC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VV_MF2_E16
    0U,	// PseudoVFWNMSAC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VV_MF4_E16
    0U,	// PseudoVFWNMSAC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M1_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M2_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M4_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFWNMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFWNMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M1_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M2_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M4_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFWNMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M1_E16
    0U,	// PseudoVFWNMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M1_E32
    0U,	// PseudoVFWNMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M2_E16
    0U,	// PseudoVFWNMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M2_E32
    0U,	// PseudoVFWNMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M4_E16
    0U,	// PseudoVFWNMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M4_E32
    0U,	// PseudoVFWNMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2_E16
    0U,	// PseudoVFWNMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2_E32
    0U,	// PseudoVFWNMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_MF4_E16
    0U,	// PseudoVFWNMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1_E16
    0U,	// PseudoVFWREDOSUM_VS_M1_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1_E32
    0U,	// PseudoVFWREDOSUM_VS_M1_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2_E16
    0U,	// PseudoVFWREDOSUM_VS_M2_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2_E32
    0U,	// PseudoVFWREDOSUM_VS_M2_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4_E16
    0U,	// PseudoVFWREDOSUM_VS_M4_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4_E32
    0U,	// PseudoVFWREDOSUM_VS_M4_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8_E16
    0U,	// PseudoVFWREDOSUM_VS_M8_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8_E32
    0U,	// PseudoVFWREDOSUM_VS_M8_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2_E16
    0U,	// PseudoVFWREDOSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2_E32
    0U,	// PseudoVFWREDOSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF4_E16
    0U,	// PseudoVFWREDOSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M1_E16
    0U,	// PseudoVFWREDUSUM_VS_M1_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M1_E32
    0U,	// PseudoVFWREDUSUM_VS_M1_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M2_E16
    0U,	// PseudoVFWREDUSUM_VS_M2_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M2_E32
    0U,	// PseudoVFWREDUSUM_VS_M2_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M4_E16
    0U,	// PseudoVFWREDUSUM_VS_M4_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M4_E32
    0U,	// PseudoVFWREDUSUM_VS_M4_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M8_E16
    0U,	// PseudoVFWREDUSUM_VS_M8_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M8_E32
    0U,	// PseudoVFWREDUSUM_VS_M8_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF2_E16
    0U,	// PseudoVFWREDUSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF2_E32
    0U,	// PseudoVFWREDUSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF4_E16
    0U,	// PseudoVFWREDUSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWSUB_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWSUB_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWSUB_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWSUB_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWSUB_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VV_M1_E16
    0U,	// PseudoVFWSUB_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VV_M2_E16
    0U,	// PseudoVFWSUB_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VV_M4_E16
    0U,	// PseudoVFWSUB_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VV_MF2_E16
    0U,	// PseudoVFWSUB_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VV_MF4_E16
    0U,	// PseudoVFWSUB_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WFPR16_M1_E16
    0U,	// PseudoVFWSUB_ALT_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WFPR16_M2_E16
    0U,	// PseudoVFWSUB_ALT_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WFPR16_M4_E16
    0U,	// PseudoVFWSUB_ALT_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WFPR16_MF2_E16
    0U,	// PseudoVFWSUB_ALT_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WFPR16_MF4_E16
    0U,	// PseudoVFWSUB_ALT_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_M1_E16
    0U,	// PseudoVFWSUB_ALT_WV_M1_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWSUB_ALT_WV_M1_E16_TIED
    0U,	// PseudoVFWSUB_ALT_WV_M2_E16
    0U,	// PseudoVFWSUB_ALT_WV_M2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_ALT_WV_M2_E16_TIED
    0U,	// PseudoVFWSUB_ALT_WV_M4_E16
    0U,	// PseudoVFWSUB_ALT_WV_M4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_ALT_WV_M4_E16_TIED
    0U,	// PseudoVFWSUB_ALT_WV_MF2_E16
    0U,	// PseudoVFWSUB_ALT_WV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_ALT_WV_MF2_E16_TIED
    0U,	// PseudoVFWSUB_ALT_WV_MF4_E16
    0U,	// PseudoVFWSUB_ALT_WV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_ALT_WV_MF4_E16_TIED
    0U,	// PseudoVFWSUB_VFPR16_M1_E16
    0U,	// PseudoVFWSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_M2_E16
    0U,	// PseudoVFWSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_M4_E16
    0U,	// PseudoVFWSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_MF2_E16
    0U,	// PseudoVFWSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_MF4_E16
    0U,	// PseudoVFWSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_VFPR32_M1_E32
    0U,	// PseudoVFWSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_M2_E32
    0U,	// PseudoVFWSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_M4_E32
    0U,	// PseudoVFWSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_MF2_E32
    0U,	// PseudoVFWSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWSUB_VV_M1_E16
    0U,	// PseudoVFWSUB_VV_M1_E16_MASK
    0U,	// PseudoVFWSUB_VV_M1_E32
    0U,	// PseudoVFWSUB_VV_M1_E32_MASK
    0U,	// PseudoVFWSUB_VV_M2_E16
    0U,	// PseudoVFWSUB_VV_M2_E16_MASK
    0U,	// PseudoVFWSUB_VV_M2_E32
    0U,	// PseudoVFWSUB_VV_M2_E32_MASK
    0U,	// PseudoVFWSUB_VV_M4_E16
    0U,	// PseudoVFWSUB_VV_M4_E16_MASK
    0U,	// PseudoVFWSUB_VV_M4_E32
    0U,	// PseudoVFWSUB_VV_M4_E32_MASK
    0U,	// PseudoVFWSUB_VV_MF2_E16
    0U,	// PseudoVFWSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_VV_MF2_E32
    0U,	// PseudoVFWSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFWSUB_VV_MF4_E16
    0U,	// PseudoVFWSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M1_E16
    0U,	// PseudoVFWSUB_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M2_E16
    0U,	// PseudoVFWSUB_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M4_E16
    0U,	// PseudoVFWSUB_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_MF2_E16
    0U,	// PseudoVFWSUB_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_MF4_E16
    0U,	// PseudoVFWSUB_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR32_M1_E32
    0U,	// PseudoVFWSUB_WFPR32_M1_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_M2_E32
    0U,	// PseudoVFWSUB_WFPR32_M2_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_M4_E32
    0U,	// PseudoVFWSUB_WFPR32_M4_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_MF2_E32
    0U,	// PseudoVFWSUB_WFPR32_MF2_E32_MASK
    0U,	// PseudoVFWSUB_WV_M1_E16
    0U,	// PseudoVFWSUB_WV_M1_E16_MASK
    0U,	// PseudoVFWSUB_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M1_E16_TIED
    0U,	// PseudoVFWSUB_WV_M1_E32
    0U,	// PseudoVFWSUB_WV_M1_E32_MASK
    0U,	// PseudoVFWSUB_WV_M1_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M1_E32_TIED
    0U,	// PseudoVFWSUB_WV_M2_E16
    0U,	// PseudoVFWSUB_WV_M2_E16_MASK
    0U,	// PseudoVFWSUB_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M2_E16_TIED
    0U,	// PseudoVFWSUB_WV_M2_E32
    0U,	// PseudoVFWSUB_WV_M2_E32_MASK
    0U,	// PseudoVFWSUB_WV_M2_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M2_E32_TIED
    0U,	// PseudoVFWSUB_WV_M4_E16
    0U,	// PseudoVFWSUB_WV_M4_E16_MASK
    0U,	// PseudoVFWSUB_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M4_E16_TIED
    0U,	// PseudoVFWSUB_WV_M4_E32
    0U,	// PseudoVFWSUB_WV_M4_E32_MASK
    0U,	// PseudoVFWSUB_WV_M4_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M4_E32_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E16
    0U,	// PseudoVFWSUB_WV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E16_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E32
    0U,	// PseudoVFWSUB_WV_MF2_E32_MASK
    0U,	// PseudoVFWSUB_WV_MF2_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E32_TIED
    0U,	// PseudoVFWSUB_WV_MF4_E16
    0U,	// PseudoVFWSUB_WV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF4_E16_TIED
    0U,	// PseudoVGHSH_VV_M1
    0U,	// PseudoVGHSH_VV_M2
    0U,	// PseudoVGHSH_VV_M4
    0U,	// PseudoVGHSH_VV_M8
    0U,	// PseudoVGHSH_VV_MF2
    0U,	// PseudoVGMUL_VV_M1
    0U,	// PseudoVGMUL_VV_M2
    0U,	// PseudoVGMUL_VV_M4
    0U,	// PseudoVGMUL_VV_M8
    0U,	// PseudoVGMUL_VV_MF2
    0U,	// PseudoVID_V_M1
    0U,	// PseudoVID_V_M1_MASK
    0U,	// PseudoVID_V_M2
    0U,	// PseudoVID_V_M2_MASK
    0U,	// PseudoVID_V_M4
    0U,	// PseudoVID_V_M4_MASK
    0U,	// PseudoVID_V_M8
    0U,	// PseudoVID_V_M8_MASK
    0U,	// PseudoVID_V_MF2
    0U,	// PseudoVID_V_MF2_MASK
    0U,	// PseudoVID_V_MF4
    0U,	// PseudoVID_V_MF4_MASK
    0U,	// PseudoVID_V_MF8
    0U,	// PseudoVID_V_MF8_MASK
    0U,	// PseudoVIOTA_M_M1
    0U,	// PseudoVIOTA_M_M1_MASK
    0U,	// PseudoVIOTA_M_M2
    0U,	// PseudoVIOTA_M_M2_MASK
    0U,	// PseudoVIOTA_M_M4
    0U,	// PseudoVIOTA_M_M4_MASK
    0U,	// PseudoVIOTA_M_M8
    0U,	// PseudoVIOTA_M_M8_MASK
    0U,	// PseudoVIOTA_M_MF2
    0U,	// PseudoVIOTA_M_MF2_MASK
    0U,	// PseudoVIOTA_M_MF4
    0U,	// PseudoVIOTA_M_MF4_MASK
    0U,	// PseudoVIOTA_M_MF8
    0U,	// PseudoVIOTA_M_MF8_MASK
    0U,	// PseudoVLE16FF_V_M1
    0U,	// PseudoVLE16FF_V_M1_MASK
    0U,	// PseudoVLE16FF_V_M2
    0U,	// PseudoVLE16FF_V_M2_MASK
    0U,	// PseudoVLE16FF_V_M4
    0U,	// PseudoVLE16FF_V_M4_MASK
    0U,	// PseudoVLE16FF_V_M8
    0U,	// PseudoVLE16FF_V_M8_MASK
    0U,	// PseudoVLE16FF_V_MF2
    0U,	// PseudoVLE16FF_V_MF2_MASK
    0U,	// PseudoVLE16FF_V_MF4
    0U,	// PseudoVLE16FF_V_MF4_MASK
    0U,	// PseudoVLE16_V_M1
    0U,	// PseudoVLE16_V_M1_MASK
    0U,	// PseudoVLE16_V_M2
    0U,	// PseudoVLE16_V_M2_MASK
    0U,	// PseudoVLE16_V_M4
    0U,	// PseudoVLE16_V_M4_MASK
    0U,	// PseudoVLE16_V_M8
    0U,	// PseudoVLE16_V_M8_MASK
    0U,	// PseudoVLE16_V_MF2
    0U,	// PseudoVLE16_V_MF2_MASK
    0U,	// PseudoVLE16_V_MF4
    0U,	// PseudoVLE16_V_MF4_MASK
    0U,	// PseudoVLE32FF_V_M1
    0U,	// PseudoVLE32FF_V_M1_MASK
    0U,	// PseudoVLE32FF_V_M2
    0U,	// PseudoVLE32FF_V_M2_MASK
    0U,	// PseudoVLE32FF_V_M4
    0U,	// PseudoVLE32FF_V_M4_MASK
    0U,	// PseudoVLE32FF_V_M8
    0U,	// PseudoVLE32FF_V_M8_MASK
    0U,	// PseudoVLE32FF_V_MF2
    0U,	// PseudoVLE32FF_V_MF2_MASK
    0U,	// PseudoVLE32_V_M1
    0U,	// PseudoVLE32_V_M1_MASK
    0U,	// PseudoVLE32_V_M2
    0U,	// PseudoVLE32_V_M2_MASK
    0U,	// PseudoVLE32_V_M4
    0U,	// PseudoVLE32_V_M4_MASK
    0U,	// PseudoVLE32_V_M8
    0U,	// PseudoVLE32_V_M8_MASK
    0U,	// PseudoVLE32_V_MF2
    0U,	// PseudoVLE32_V_MF2_MASK
    0U,	// PseudoVLE64FF_V_M1
    0U,	// PseudoVLE64FF_V_M1_MASK
    0U,	// PseudoVLE64FF_V_M2
    0U,	// PseudoVLE64FF_V_M2_MASK
    0U,	// PseudoVLE64FF_V_M4
    0U,	// PseudoVLE64FF_V_M4_MASK
    0U,	// PseudoVLE64FF_V_M8
    0U,	// PseudoVLE64FF_V_M8_MASK
    0U,	// PseudoVLE64_V_M1
    0U,	// PseudoVLE64_V_M1_MASK
    0U,	// PseudoVLE64_V_M2
    0U,	// PseudoVLE64_V_M2_MASK
    0U,	// PseudoVLE64_V_M4
    0U,	// PseudoVLE64_V_M4_MASK
    0U,	// PseudoVLE64_V_M8
    0U,	// PseudoVLE64_V_M8_MASK
    0U,	// PseudoVLE8FF_V_M1
    0U,	// PseudoVLE8FF_V_M1_MASK
    0U,	// PseudoVLE8FF_V_M2
    0U,	// PseudoVLE8FF_V_M2_MASK
    0U,	// PseudoVLE8FF_V_M4
    0U,	// PseudoVLE8FF_V_M4_MASK
    0U,	// PseudoVLE8FF_V_M8
    0U,	// PseudoVLE8FF_V_M8_MASK
    0U,	// PseudoVLE8FF_V_MF2
    0U,	// PseudoVLE8FF_V_MF2_MASK
    0U,	// PseudoVLE8FF_V_MF4
    0U,	// PseudoVLE8FF_V_MF4_MASK
    0U,	// PseudoVLE8FF_V_MF8
    0U,	// PseudoVLE8FF_V_MF8_MASK
    0U,	// PseudoVLE8_V_M1
    0U,	// PseudoVLE8_V_M1_MASK
    0U,	// PseudoVLE8_V_M2
    0U,	// PseudoVLE8_V_M2_MASK
    0U,	// PseudoVLE8_V_M4
    0U,	// PseudoVLE8_V_M4_MASK
    0U,	// PseudoVLE8_V_M8
    0U,	// PseudoVLE8_V_M8_MASK
    0U,	// PseudoVLE8_V_MF2
    0U,	// PseudoVLE8_V_MF2_MASK
    0U,	// PseudoVLE8_V_MF4
    0U,	// PseudoVLE8_V_MF4_MASK
    0U,	// PseudoVLE8_V_MF8
    0U,	// PseudoVLE8_V_MF8_MASK
    0U,	// PseudoVLM_V_B1
    0U,	// PseudoVLM_V_B16
    0U,	// PseudoVLM_V_B2
    0U,	// PseudoVLM_V_B32
    0U,	// PseudoVLM_V_B4
    0U,	// PseudoVLM_V_B64
    0U,	// PseudoVLM_V_B8
    0U,	// PseudoVLOXEI16_V_M1_M1
    0U,	// PseudoVLOXEI16_V_M1_M1_MASK
    0U,	// PseudoVLOXEI16_V_M1_M2
    0U,	// PseudoVLOXEI16_V_M1_M2_MASK
    0U,	// PseudoVLOXEI16_V_M1_M4
    0U,	// PseudoVLOXEI16_V_M1_M4_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF2
    0U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M1
    0U,	// PseudoVLOXEI16_V_M2_M1_MASK
    0U,	// PseudoVLOXEI16_V_M2_M2
    0U,	// PseudoVLOXEI16_V_M2_M2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M4
    0U,	// PseudoVLOXEI16_V_M2_M4_MASK
    0U,	// PseudoVLOXEI16_V_M2_M8
    0U,	// PseudoVLOXEI16_V_M2_M8_MASK
    0U,	// PseudoVLOXEI16_V_M4_M2
    0U,	// PseudoVLOXEI16_V_M4_M2_MASK
    0U,	// PseudoVLOXEI16_V_M4_M4
    0U,	// PseudoVLOXEI16_V_M4_M4_MASK
    0U,	// PseudoVLOXEI16_V_M4_M8
    0U,	// PseudoVLOXEI16_V_M4_M8_MASK
    0U,	// PseudoVLOXEI16_V_M8_M4
    0U,	// PseudoVLOXEI16_V_M8_M4_MASK
    0U,	// PseudoVLOXEI16_V_M8_M8
    0U,	// PseudoVLOXEI16_V_M8_M8_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M1
    0U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M2
    0U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF2
    0U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF4
    0U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M1
    0U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF2
    0U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF4
    0U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF8
    0U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M1_M1
    0U,	// PseudoVLOXEI32_V_M1_M1_MASK
    0U,	// PseudoVLOXEI32_V_M1_M2
    0U,	// PseudoVLOXEI32_V_M1_M2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF2
    0U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF4
    0U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M2_M1
    0U,	// PseudoVLOXEI32_V_M2_M1_MASK
    0U,	// PseudoVLOXEI32_V_M2_M2
    0U,	// PseudoVLOXEI32_V_M2_M2_MASK
    0U,	// PseudoVLOXEI32_V_M2_M4
    0U,	// PseudoVLOXEI32_V_M2_M4_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF2
    0U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M1
    0U,	// PseudoVLOXEI32_V_M4_M1_MASK
    0U,	// PseudoVLOXEI32_V_M4_M2
    0U,	// PseudoVLOXEI32_V_M4_M2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M4
    0U,	// PseudoVLOXEI32_V_M4_M4_MASK
    0U,	// PseudoVLOXEI32_V_M4_M8
    0U,	// PseudoVLOXEI32_V_M4_M8_MASK
    0U,	// PseudoVLOXEI32_V_M8_M2
    0U,	// PseudoVLOXEI32_V_M8_M2_MASK
    0U,	// PseudoVLOXEI32_V_M8_M4
    0U,	// PseudoVLOXEI32_V_M8_M4_MASK
    0U,	// PseudoVLOXEI32_V_M8_M8
    0U,	// PseudoVLOXEI32_V_M8_M8_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M1
    0U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF2
    0U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF4
    0U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF8
    0U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M1_M1
    0U,	// PseudoVLOXEI64_V_M1_M1_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF2
    0U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF4
    0U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF8
    0U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M2_M1
    0U,	// PseudoVLOXEI64_V_M2_M1_MASK
    0U,	// PseudoVLOXEI64_V_M2_M2
    0U,	// PseudoVLOXEI64_V_M2_M2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF2
    0U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF4
    0U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M4_M1
    0U,	// PseudoVLOXEI64_V_M4_M1_MASK
    0U,	// PseudoVLOXEI64_V_M4_M2
    0U,	// PseudoVLOXEI64_V_M4_M2_MASK
    0U,	// PseudoVLOXEI64_V_M4_M4
    0U,	// PseudoVLOXEI64_V_M4_M4_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF2
    0U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M1
    0U,	// PseudoVLOXEI64_V_M8_M1_MASK
    0U,	// PseudoVLOXEI64_V_M8_M2
    0U,	// PseudoVLOXEI64_V_M8_M2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M4
    0U,	// PseudoVLOXEI64_V_M8_M4_MASK
    0U,	// PseudoVLOXEI64_V_M8_M8
    0U,	// PseudoVLOXEI64_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_M1_M1
    0U,	// PseudoVLOXEI8_V_M1_M1_MASK
    0U,	// PseudoVLOXEI8_V_M1_M2
    0U,	// PseudoVLOXEI8_V_M1_M2_MASK
    0U,	// PseudoVLOXEI8_V_M1_M4
    0U,	// PseudoVLOXEI8_V_M1_M4_MASK
    0U,	// PseudoVLOXEI8_V_M1_M8
    0U,	// PseudoVLOXEI8_V_M1_M8_MASK
    0U,	// PseudoVLOXEI8_V_M2_M2
    0U,	// PseudoVLOXEI8_V_M2_M2_MASK
    0U,	// PseudoVLOXEI8_V_M2_M4
    0U,	// PseudoVLOXEI8_V_M2_M4_MASK
    0U,	// PseudoVLOXEI8_V_M2_M8
    0U,	// PseudoVLOXEI8_V_M2_M8_MASK
    0U,	// PseudoVLOXEI8_V_M4_M4
    0U,	// PseudoVLOXEI8_V_M4_M4_MASK
    0U,	// PseudoVLOXEI8_V_M4_M8
    0U,	// PseudoVLOXEI8_V_M4_M8_MASK
    0U,	// PseudoVLOXEI8_V_M8_M8
    0U,	// PseudoVLOXEI8_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M1
    0U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M2
    0U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M4
    0U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF2
    0U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M1
    0U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M2
    0U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF2
    0U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF4
    0U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M1
    0U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF2
    0U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF4
    0U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF8
    0U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLSE16_V_M1
    0U,	// PseudoVLSE16_V_M1_MASK
    0U,	// PseudoVLSE16_V_M2
    0U,	// PseudoVLSE16_V_M2_MASK
    0U,	// PseudoVLSE16_V_M4
    0U,	// PseudoVLSE16_V_M4_MASK
    0U,	// PseudoVLSE16_V_M8
    0U,	// PseudoVLSE16_V_M8_MASK
    0U,	// PseudoVLSE16_V_MF2
    0U,	// PseudoVLSE16_V_MF2_MASK
    0U,	// PseudoVLSE16_V_MF4
    0U,	// PseudoVLSE16_V_MF4_MASK
    0U,	// PseudoVLSE32_V_M1
    0U,	// PseudoVLSE32_V_M1_MASK
    0U,	// PseudoVLSE32_V_M2
    0U,	// PseudoVLSE32_V_M2_MASK
    0U,	// PseudoVLSE32_V_M4
    0U,	// PseudoVLSE32_V_M4_MASK
    0U,	// PseudoVLSE32_V_M8
    0U,	// PseudoVLSE32_V_M8_MASK
    0U,	// PseudoVLSE32_V_MF2
    0U,	// PseudoVLSE32_V_MF2_MASK
    0U,	// PseudoVLSE64_V_M1
    0U,	// PseudoVLSE64_V_M1_MASK
    0U,	// PseudoVLSE64_V_M2
    0U,	// PseudoVLSE64_V_M2_MASK
    0U,	// PseudoVLSE64_V_M4
    0U,	// PseudoVLSE64_V_M4_MASK
    0U,	// PseudoVLSE64_V_M8
    0U,	// PseudoVLSE64_V_M8_MASK
    0U,	// PseudoVLSE8_V_M1
    0U,	// PseudoVLSE8_V_M1_MASK
    0U,	// PseudoVLSE8_V_M2
    0U,	// PseudoVLSE8_V_M2_MASK
    0U,	// PseudoVLSE8_V_M4
    0U,	// PseudoVLSE8_V_M4_MASK
    0U,	// PseudoVLSE8_V_M8
    0U,	// PseudoVLSE8_V_M8_MASK
    0U,	// PseudoVLSE8_V_MF2
    0U,	// PseudoVLSE8_V_MF2_MASK
    0U,	// PseudoVLSE8_V_MF4
    0U,	// PseudoVLSE8_V_MF4_MASK
    0U,	// PseudoVLSE8_V_MF8
    0U,	// PseudoVLSE8_V_MF8_MASK
    0U,	// PseudoVLSEG2E16FF_V_M1
    0U,	// PseudoVLSEG2E16FF_V_M1_MASK
    0U,	// PseudoVLSEG2E16FF_V_M2
    0U,	// PseudoVLSEG2E16FF_V_M2_MASK
    0U,	// PseudoVLSEG2E16FF_V_M4
    0U,	// PseudoVLSEG2E16FF_V_M4_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF2
    0U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF4
    0U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E16_V_M1
    0U,	// PseudoVLSEG2E16_V_M1_MASK
    0U,	// PseudoVLSEG2E16_V_M2
    0U,	// PseudoVLSEG2E16_V_M2_MASK
    0U,	// PseudoVLSEG2E16_V_M4
    0U,	// PseudoVLSEG2E16_V_M4_MASK
    0U,	// PseudoVLSEG2E16_V_MF2
    0U,	// PseudoVLSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSEG2E16_V_MF4
    0U,	// PseudoVLSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSEG2E32FF_V_M1
    0U,	// PseudoVLSEG2E32FF_V_M1_MASK
    0U,	// PseudoVLSEG2E32FF_V_M2
    0U,	// PseudoVLSEG2E32FF_V_M2_MASK
    0U,	// PseudoVLSEG2E32FF_V_M4
    0U,	// PseudoVLSEG2E32FF_V_M4_MASK
    0U,	// PseudoVLSEG2E32FF_V_MF2
    0U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E32_V_M1
    0U,	// PseudoVLSEG2E32_V_M1_MASK
    0U,	// PseudoVLSEG2E32_V_M2
    0U,	// PseudoVLSEG2E32_V_M2_MASK
    0U,	// PseudoVLSEG2E32_V_M4
    0U,	// PseudoVLSEG2E32_V_M4_MASK
    0U,	// PseudoVLSEG2E32_V_MF2
    0U,	// PseudoVLSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M1
    0U,	// PseudoVLSEG2E64FF_V_M1_MASK
    0U,	// PseudoVLSEG2E64FF_V_M2
    0U,	// PseudoVLSEG2E64FF_V_M2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M4
    0U,	// PseudoVLSEG2E64FF_V_M4_MASK
    0U,	// PseudoVLSEG2E64_V_M1
    0U,	// PseudoVLSEG2E64_V_M1_MASK
    0U,	// PseudoVLSEG2E64_V_M2
    0U,	// PseudoVLSEG2E64_V_M2_MASK
    0U,	// PseudoVLSEG2E64_V_M4
    0U,	// PseudoVLSEG2E64_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_M1
    0U,	// PseudoVLSEG2E8FF_V_M1_MASK
    0U,	// PseudoVLSEG2E8FF_V_M2
    0U,	// PseudoVLSEG2E8FF_V_M2_MASK
    0U,	// PseudoVLSEG2E8FF_V_M4
    0U,	// PseudoVLSEG2E8FF_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF2
    0U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF4
    0U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF8
    0U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG2E8_V_M1
    0U,	// PseudoVLSEG2E8_V_M1_MASK
    0U,	// PseudoVLSEG2E8_V_M2
    0U,	// PseudoVLSEG2E8_V_M2_MASK
    0U,	// PseudoVLSEG2E8_V_M4
    0U,	// PseudoVLSEG2E8_V_M4_MASK
    0U,	// PseudoVLSEG2E8_V_MF2
    0U,	// PseudoVLSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSEG2E8_V_MF4
    0U,	// PseudoVLSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSEG2E8_V_MF8
    0U,	// PseudoVLSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSEG3E16FF_V_M1
    0U,	// PseudoVLSEG3E16FF_V_M1_MASK
    0U,	// PseudoVLSEG3E16FF_V_M2
    0U,	// PseudoVLSEG3E16FF_V_M2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF2
    0U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF4
    0U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E16_V_M1
    0U,	// PseudoVLSEG3E16_V_M1_MASK
    0U,	// PseudoVLSEG3E16_V_M2
    0U,	// PseudoVLSEG3E16_V_M2_MASK
    0U,	// PseudoVLSEG3E16_V_MF2
    0U,	// PseudoVLSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSEG3E16_V_MF4
    0U,	// PseudoVLSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSEG3E32FF_V_M1
    0U,	// PseudoVLSEG3E32FF_V_M1_MASK
    0U,	// PseudoVLSEG3E32FF_V_M2
    0U,	// PseudoVLSEG3E32FF_V_M2_MASK
    0U,	// PseudoVLSEG3E32FF_V_MF2
    0U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E32_V_M1
    0U,	// PseudoVLSEG3E32_V_M1_MASK
    0U,	// PseudoVLSEG3E32_V_M2
    0U,	// PseudoVLSEG3E32_V_M2_MASK
    0U,	// PseudoVLSEG3E32_V_MF2
    0U,	// PseudoVLSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSEG3E64FF_V_M1
    0U,	// PseudoVLSEG3E64FF_V_M1_MASK
    0U,	// PseudoVLSEG3E64FF_V_M2
    0U,	// PseudoVLSEG3E64FF_V_M2_MASK
    0U,	// PseudoVLSEG3E64_V_M1
    0U,	// PseudoVLSEG3E64_V_M1_MASK
    0U,	// PseudoVLSEG3E64_V_M2
    0U,	// PseudoVLSEG3E64_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_M1
    0U,	// PseudoVLSEG3E8FF_V_M1_MASK
    0U,	// PseudoVLSEG3E8FF_V_M2
    0U,	// PseudoVLSEG3E8FF_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF2
    0U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF4
    0U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF8
    0U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG3E8_V_M1
    0U,	// PseudoVLSEG3E8_V_M1_MASK
    0U,	// PseudoVLSEG3E8_V_M2
    0U,	// PseudoVLSEG3E8_V_M2_MASK
    0U,	// PseudoVLSEG3E8_V_MF2
    0U,	// PseudoVLSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSEG3E8_V_MF4
    0U,	// PseudoVLSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSEG3E8_V_MF8
    0U,	// PseudoVLSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSEG4E16FF_V_M1
    0U,	// PseudoVLSEG4E16FF_V_M1_MASK
    0U,	// PseudoVLSEG4E16FF_V_M2
    0U,	// PseudoVLSEG4E16FF_V_M2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF2
    0U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF4
    0U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E16_V_M1
    0U,	// PseudoVLSEG4E16_V_M1_MASK
    0U,	// PseudoVLSEG4E16_V_M2
    0U,	// PseudoVLSEG4E16_V_M2_MASK
    0U,	// PseudoVLSEG4E16_V_MF2
    0U,	// PseudoVLSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSEG4E16_V_MF4
    0U,	// PseudoVLSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSEG4E32FF_V_M1
    0U,	// PseudoVLSEG4E32FF_V_M1_MASK
    0U,	// PseudoVLSEG4E32FF_V_M2
    0U,	// PseudoVLSEG4E32FF_V_M2_MASK
    0U,	// PseudoVLSEG4E32FF_V_MF2
    0U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E32_V_M1
    0U,	// PseudoVLSEG4E32_V_M1_MASK
    0U,	// PseudoVLSEG4E32_V_M2
    0U,	// PseudoVLSEG4E32_V_M2_MASK
    0U,	// PseudoVLSEG4E32_V_MF2
    0U,	// PseudoVLSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSEG4E64FF_V_M1
    0U,	// PseudoVLSEG4E64FF_V_M1_MASK
    0U,	// PseudoVLSEG4E64FF_V_M2
    0U,	// PseudoVLSEG4E64FF_V_M2_MASK
    0U,	// PseudoVLSEG4E64_V_M1
    0U,	// PseudoVLSEG4E64_V_M1_MASK
    0U,	// PseudoVLSEG4E64_V_M2
    0U,	// PseudoVLSEG4E64_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_M1
    0U,	// PseudoVLSEG4E8FF_V_M1_MASK
    0U,	// PseudoVLSEG4E8FF_V_M2
    0U,	// PseudoVLSEG4E8FF_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF2
    0U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF4
    0U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF8
    0U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG4E8_V_M1
    0U,	// PseudoVLSEG4E8_V_M1_MASK
    0U,	// PseudoVLSEG4E8_V_M2
    0U,	// PseudoVLSEG4E8_V_M2_MASK
    0U,	// PseudoVLSEG4E8_V_MF2
    0U,	// PseudoVLSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSEG4E8_V_MF4
    0U,	// PseudoVLSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSEG4E8_V_MF8
    0U,	// PseudoVLSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSEG5E16FF_V_M1
    0U,	// PseudoVLSEG5E16FF_V_M1_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF2
    0U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF4
    0U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E16_V_M1
    0U,	// PseudoVLSEG5E16_V_M1_MASK
    0U,	// PseudoVLSEG5E16_V_MF2
    0U,	// PseudoVLSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSEG5E16_V_MF4
    0U,	// PseudoVLSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSEG5E32FF_V_M1
    0U,	// PseudoVLSEG5E32FF_V_M1_MASK
    0U,	// PseudoVLSEG5E32FF_V_MF2
    0U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E32_V_M1
    0U,	// PseudoVLSEG5E32_V_M1_MASK
    0U,	// PseudoVLSEG5E32_V_MF2
    0U,	// PseudoVLSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSEG5E64FF_V_M1
    0U,	// PseudoVLSEG5E64FF_V_M1_MASK
    0U,	// PseudoVLSEG5E64_V_M1
    0U,	// PseudoVLSEG5E64_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_M1
    0U,	// PseudoVLSEG5E8FF_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF2
    0U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF4
    0U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF8
    0U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG5E8_V_M1
    0U,	// PseudoVLSEG5E8_V_M1_MASK
    0U,	// PseudoVLSEG5E8_V_MF2
    0U,	// PseudoVLSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSEG5E8_V_MF4
    0U,	// PseudoVLSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSEG5E8_V_MF8
    0U,	// PseudoVLSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSEG6E16FF_V_M1
    0U,	// PseudoVLSEG6E16FF_V_M1_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF2
    0U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF4
    0U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E16_V_M1
    0U,	// PseudoVLSEG6E16_V_M1_MASK
    0U,	// PseudoVLSEG6E16_V_MF2
    0U,	// PseudoVLSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSEG6E16_V_MF4
    0U,	// PseudoVLSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSEG6E32FF_V_M1
    0U,	// PseudoVLSEG6E32FF_V_M1_MASK
    0U,	// PseudoVLSEG6E32FF_V_MF2
    0U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E32_V_M1
    0U,	// PseudoVLSEG6E32_V_M1_MASK
    0U,	// PseudoVLSEG6E32_V_MF2
    0U,	// PseudoVLSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSEG6E64FF_V_M1
    0U,	// PseudoVLSEG6E64FF_V_M1_MASK
    0U,	// PseudoVLSEG6E64_V_M1
    0U,	// PseudoVLSEG6E64_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_M1
    0U,	// PseudoVLSEG6E8FF_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF2
    0U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF4
    0U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF8
    0U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG6E8_V_M1
    0U,	// PseudoVLSEG6E8_V_M1_MASK
    0U,	// PseudoVLSEG6E8_V_MF2
    0U,	// PseudoVLSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSEG6E8_V_MF4
    0U,	// PseudoVLSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSEG6E8_V_MF8
    0U,	// PseudoVLSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSEG7E16FF_V_M1
    0U,	// PseudoVLSEG7E16FF_V_M1_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF2
    0U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF4
    0U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E16_V_M1
    0U,	// PseudoVLSEG7E16_V_M1_MASK
    0U,	// PseudoVLSEG7E16_V_MF2
    0U,	// PseudoVLSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSEG7E16_V_MF4
    0U,	// PseudoVLSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSEG7E32FF_V_M1
    0U,	// PseudoVLSEG7E32FF_V_M1_MASK
    0U,	// PseudoVLSEG7E32FF_V_MF2
    0U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E32_V_M1
    0U,	// PseudoVLSEG7E32_V_M1_MASK
    0U,	// PseudoVLSEG7E32_V_MF2
    0U,	// PseudoVLSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSEG7E64FF_V_M1
    0U,	// PseudoVLSEG7E64FF_V_M1_MASK
    0U,	// PseudoVLSEG7E64_V_M1
    0U,	// PseudoVLSEG7E64_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_M1
    0U,	// PseudoVLSEG7E8FF_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF2
    0U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF4
    0U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF8
    0U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG7E8_V_M1
    0U,	// PseudoVLSEG7E8_V_M1_MASK
    0U,	// PseudoVLSEG7E8_V_MF2
    0U,	// PseudoVLSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSEG7E8_V_MF4
    0U,	// PseudoVLSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSEG7E8_V_MF8
    0U,	// PseudoVLSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSEG8E16FF_V_M1
    0U,	// PseudoVLSEG8E16FF_V_M1_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF2
    0U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF4
    0U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E16_V_M1
    0U,	// PseudoVLSEG8E16_V_M1_MASK
    0U,	// PseudoVLSEG8E16_V_MF2
    0U,	// PseudoVLSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSEG8E16_V_MF4
    0U,	// PseudoVLSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSEG8E32FF_V_M1
    0U,	// PseudoVLSEG8E32FF_V_M1_MASK
    0U,	// PseudoVLSEG8E32FF_V_MF2
    0U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E32_V_M1
    0U,	// PseudoVLSEG8E32_V_M1_MASK
    0U,	// PseudoVLSEG8E32_V_MF2
    0U,	// PseudoVLSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSEG8E64FF_V_M1
    0U,	// PseudoVLSEG8E64FF_V_M1_MASK
    0U,	// PseudoVLSEG8E64_V_M1
    0U,	// PseudoVLSEG8E64_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_M1
    0U,	// PseudoVLSEG8E8FF_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF2
    0U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF4
    0U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF8
    0U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG8E8_V_M1
    0U,	// PseudoVLSEG8E8_V_M1_MASK
    0U,	// PseudoVLSEG8E8_V_MF2
    0U,	// PseudoVLSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSEG8E8_V_MF4
    0U,	// PseudoVLSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSEG8E8_V_MF8
    0U,	// PseudoVLSEG8E8_V_MF8_MASK
    0U,	// PseudoVLSSEG2E16_V_M1
    0U,	// PseudoVLSSEG2E16_V_M1_MASK
    0U,	// PseudoVLSSEG2E16_V_M2
    0U,	// PseudoVLSSEG2E16_V_M2_MASK
    0U,	// PseudoVLSSEG2E16_V_M4
    0U,	// PseudoVLSSEG2E16_V_M4_MASK
    0U,	// PseudoVLSSEG2E16_V_MF2
    0U,	// PseudoVLSSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSSEG2E16_V_MF4
    0U,	// PseudoVLSSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSSEG2E32_V_M1
    0U,	// PseudoVLSSEG2E32_V_M1_MASK
    0U,	// PseudoVLSSEG2E32_V_M2
    0U,	// PseudoVLSSEG2E32_V_M2_MASK
    0U,	// PseudoVLSSEG2E32_V_M4
    0U,	// PseudoVLSSEG2E32_V_M4_MASK
    0U,	// PseudoVLSSEG2E32_V_MF2
    0U,	// PseudoVLSSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSSEG2E64_V_M1
    0U,	// PseudoVLSSEG2E64_V_M1_MASK
    0U,	// PseudoVLSSEG2E64_V_M2
    0U,	// PseudoVLSSEG2E64_V_M2_MASK
    0U,	// PseudoVLSSEG2E64_V_M4
    0U,	// PseudoVLSSEG2E64_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_M1
    0U,	// PseudoVLSSEG2E8_V_M1_MASK
    0U,	// PseudoVLSSEG2E8_V_M2
    0U,	// PseudoVLSSEG2E8_V_M2_MASK
    0U,	// PseudoVLSSEG2E8_V_M4
    0U,	// PseudoVLSSEG2E8_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF2
    0U,	// PseudoVLSSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSSEG2E8_V_MF4
    0U,	// PseudoVLSSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF8
    0U,	// PseudoVLSSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSSEG3E16_V_M1
    0U,	// PseudoVLSSEG3E16_V_M1_MASK
    0U,	// PseudoVLSSEG3E16_V_M2
    0U,	// PseudoVLSSEG3E16_V_M2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF2
    0U,	// PseudoVLSSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF4
    0U,	// PseudoVLSSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSSEG3E32_V_M1
    0U,	// PseudoVLSSEG3E32_V_M1_MASK
    0U,	// PseudoVLSSEG3E32_V_M2
    0U,	// PseudoVLSSEG3E32_V_M2_MASK
    0U,	// PseudoVLSSEG3E32_V_MF2
    0U,	// PseudoVLSSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSSEG3E64_V_M1
    0U,	// PseudoVLSSEG3E64_V_M1_MASK
    0U,	// PseudoVLSSEG3E64_V_M2
    0U,	// PseudoVLSSEG3E64_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_M1
    0U,	// PseudoVLSSEG3E8_V_M1_MASK
    0U,	// PseudoVLSSEG3E8_V_M2
    0U,	// PseudoVLSSEG3E8_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF2
    0U,	// PseudoVLSSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF4
    0U,	// PseudoVLSSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSSEG3E8_V_MF8
    0U,	// PseudoVLSSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSSEG4E16_V_M1
    0U,	// PseudoVLSSEG4E16_V_M1_MASK
    0U,	// PseudoVLSSEG4E16_V_M2
    0U,	// PseudoVLSSEG4E16_V_M2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF2
    0U,	// PseudoVLSSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF4
    0U,	// PseudoVLSSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSSEG4E32_V_M1
    0U,	// PseudoVLSSEG4E32_V_M1_MASK
    0U,	// PseudoVLSSEG4E32_V_M2
    0U,	// PseudoVLSSEG4E32_V_M2_MASK
    0U,	// PseudoVLSSEG4E32_V_MF2
    0U,	// PseudoVLSSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSSEG4E64_V_M1
    0U,	// PseudoVLSSEG4E64_V_M1_MASK
    0U,	// PseudoVLSSEG4E64_V_M2
    0U,	// PseudoVLSSEG4E64_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_M1
    0U,	// PseudoVLSSEG4E8_V_M1_MASK
    0U,	// PseudoVLSSEG4E8_V_M2
    0U,	// PseudoVLSSEG4E8_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF2
    0U,	// PseudoVLSSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF4
    0U,	// PseudoVLSSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSSEG4E8_V_MF8
    0U,	// PseudoVLSSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSSEG5E16_V_M1
    0U,	// PseudoVLSSEG5E16_V_M1_MASK
    0U,	// PseudoVLSSEG5E16_V_MF2
    0U,	// PseudoVLSSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSSEG5E16_V_MF4
    0U,	// PseudoVLSSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSSEG5E32_V_M1
    0U,	// PseudoVLSSEG5E32_V_M1_MASK
    0U,	// PseudoVLSSEG5E32_V_MF2
    0U,	// PseudoVLSSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSSEG5E64_V_M1
    0U,	// PseudoVLSSEG5E64_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_M1
    0U,	// PseudoVLSSEG5E8_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_MF2
    0U,	// PseudoVLSSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSSEG5E8_V_MF4
    0U,	// PseudoVLSSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSSEG5E8_V_MF8
    0U,	// PseudoVLSSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSSEG6E16_V_M1
    0U,	// PseudoVLSSEG6E16_V_M1_MASK
    0U,	// PseudoVLSSEG6E16_V_MF2
    0U,	// PseudoVLSSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSSEG6E16_V_MF4
    0U,	// PseudoVLSSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSSEG6E32_V_M1
    0U,	// PseudoVLSSEG6E32_V_M1_MASK
    0U,	// PseudoVLSSEG6E32_V_MF2
    0U,	// PseudoVLSSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSSEG6E64_V_M1
    0U,	// PseudoVLSSEG6E64_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_M1
    0U,	// PseudoVLSSEG6E8_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_MF2
    0U,	// PseudoVLSSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSSEG6E8_V_MF4
    0U,	// PseudoVLSSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSSEG6E8_V_MF8
    0U,	// PseudoVLSSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSSEG7E16_V_M1
    0U,	// PseudoVLSSEG7E16_V_M1_MASK
    0U,	// PseudoVLSSEG7E16_V_MF2
    0U,	// PseudoVLSSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSSEG7E16_V_MF4
    0U,	// PseudoVLSSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSSEG7E32_V_M1
    0U,	// PseudoVLSSEG7E32_V_M1_MASK
    0U,	// PseudoVLSSEG7E32_V_MF2
    0U,	// PseudoVLSSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSSEG7E64_V_M1
    0U,	// PseudoVLSSEG7E64_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_M1
    0U,	// PseudoVLSSEG7E8_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_MF2
    0U,	// PseudoVLSSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSSEG7E8_V_MF4
    0U,	// PseudoVLSSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSSEG7E8_V_MF8
    0U,	// PseudoVLSSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSSEG8E16_V_M1
    0U,	// PseudoVLSSEG8E16_V_M1_MASK
    0U,	// PseudoVLSSEG8E16_V_MF2
    0U,	// PseudoVLSSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSSEG8E16_V_MF4
    0U,	// PseudoVLSSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSSEG8E32_V_M1
    0U,	// PseudoVLSSEG8E32_V_M1_MASK
    0U,	// PseudoVLSSEG8E32_V_MF2
    0U,	// PseudoVLSSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSSEG8E64_V_M1
    0U,	// PseudoVLSSEG8E64_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_M1
    0U,	// PseudoVLSSEG8E8_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_MF2
    0U,	// PseudoVLSSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSSEG8E8_V_MF4
    0U,	// PseudoVLSSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSSEG8E8_V_MF8
    0U,	// PseudoVLSSEG8E8_V_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M1_M1
    0U,	// PseudoVLUXEI16_V_M1_M1_MASK
    0U,	// PseudoVLUXEI16_V_M1_M2
    0U,	// PseudoVLUXEI16_V_M1_M2_MASK
    0U,	// PseudoVLUXEI16_V_M1_M4
    0U,	// PseudoVLUXEI16_V_M1_M4_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF2
    0U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M1
    0U,	// PseudoVLUXEI16_V_M2_M1_MASK
    0U,	// PseudoVLUXEI16_V_M2_M2
    0U,	// PseudoVLUXEI16_V_M2_M2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M4
    0U,	// PseudoVLUXEI16_V_M2_M4_MASK
    0U,	// PseudoVLUXEI16_V_M2_M8
    0U,	// PseudoVLUXEI16_V_M2_M8_MASK
    0U,	// PseudoVLUXEI16_V_M4_M2
    0U,	// PseudoVLUXEI16_V_M4_M2_MASK
    0U,	// PseudoVLUXEI16_V_M4_M4
    0U,	// PseudoVLUXEI16_V_M4_M4_MASK
    0U,	// PseudoVLUXEI16_V_M4_M8
    0U,	// PseudoVLUXEI16_V_M4_M8_MASK
    0U,	// PseudoVLUXEI16_V_M8_M4
    0U,	// PseudoVLUXEI16_V_M8_M4_MASK
    0U,	// PseudoVLUXEI16_V_M8_M8
    0U,	// PseudoVLUXEI16_V_M8_M8_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M1
    0U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M2
    0U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF2
    0U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF4
    0U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M1
    0U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF2
    0U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF4
    0U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF8
    0U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M1_M1
    0U,	// PseudoVLUXEI32_V_M1_M1_MASK
    0U,	// PseudoVLUXEI32_V_M1_M2
    0U,	// PseudoVLUXEI32_V_M1_M2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF2
    0U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF4
    0U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M2_M1
    0U,	// PseudoVLUXEI32_V_M2_M1_MASK
    0U,	// PseudoVLUXEI32_V_M2_M2
    0U,	// PseudoVLUXEI32_V_M2_M2_MASK
    0U,	// PseudoVLUXEI32_V_M2_M4
    0U,	// PseudoVLUXEI32_V_M2_M4_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF2
    0U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M1
    0U,	// PseudoVLUXEI32_V_M4_M1_MASK
    0U,	// PseudoVLUXEI32_V_M4_M2
    0U,	// PseudoVLUXEI32_V_M4_M2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M4
    0U,	// PseudoVLUXEI32_V_M4_M4_MASK
    0U,	// PseudoVLUXEI32_V_M4_M8
    0U,	// PseudoVLUXEI32_V_M4_M8_MASK
    0U,	// PseudoVLUXEI32_V_M8_M2
    0U,	// PseudoVLUXEI32_V_M8_M2_MASK
    0U,	// PseudoVLUXEI32_V_M8_M4
    0U,	// PseudoVLUXEI32_V_M8_M4_MASK
    0U,	// PseudoVLUXEI32_V_M8_M8
    0U,	// PseudoVLUXEI32_V_M8_M8_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M1
    0U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF2
    0U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF4
    0U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF8
    0U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M1_M1
    0U,	// PseudoVLUXEI64_V_M1_M1_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF2
    0U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF4
    0U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF8
    0U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M2_M1
    0U,	// PseudoVLUXEI64_V_M2_M1_MASK
    0U,	// PseudoVLUXEI64_V_M2_M2
    0U,	// PseudoVLUXEI64_V_M2_M2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF2
    0U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF4
    0U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M4_M1
    0U,	// PseudoVLUXEI64_V_M4_M1_MASK
    0U,	// PseudoVLUXEI64_V_M4_M2
    0U,	// PseudoVLUXEI64_V_M4_M2_MASK
    0U,	// PseudoVLUXEI64_V_M4_M4
    0U,	// PseudoVLUXEI64_V_M4_M4_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF2
    0U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M1
    0U,	// PseudoVLUXEI64_V_M8_M1_MASK
    0U,	// PseudoVLUXEI64_V_M8_M2
    0U,	// PseudoVLUXEI64_V_M8_M2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M4
    0U,	// PseudoVLUXEI64_V_M8_M4_MASK
    0U,	// PseudoVLUXEI64_V_M8_M8
    0U,	// PseudoVLUXEI64_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_M1_M1
    0U,	// PseudoVLUXEI8_V_M1_M1_MASK
    0U,	// PseudoVLUXEI8_V_M1_M2
    0U,	// PseudoVLUXEI8_V_M1_M2_MASK
    0U,	// PseudoVLUXEI8_V_M1_M4
    0U,	// PseudoVLUXEI8_V_M1_M4_MASK
    0U,	// PseudoVLUXEI8_V_M1_M8
    0U,	// PseudoVLUXEI8_V_M1_M8_MASK
    0U,	// PseudoVLUXEI8_V_M2_M2
    0U,	// PseudoVLUXEI8_V_M2_M2_MASK
    0U,	// PseudoVLUXEI8_V_M2_M4
    0U,	// PseudoVLUXEI8_V_M2_M4_MASK
    0U,	// PseudoVLUXEI8_V_M2_M8
    0U,	// PseudoVLUXEI8_V_M2_M8_MASK
    0U,	// PseudoVLUXEI8_V_M4_M4
    0U,	// PseudoVLUXEI8_V_M4_M4_MASK
    0U,	// PseudoVLUXEI8_V_M4_M8
    0U,	// PseudoVLUXEI8_V_M4_M8_MASK
    0U,	// PseudoVLUXEI8_V_M8_M8
    0U,	// PseudoVLUXEI8_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M1
    0U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M2
    0U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M4
    0U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF2
    0U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M1
    0U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M2
    0U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF2
    0U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF4
    0U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M1
    0U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF2
    0U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF4
    0U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF8
    0U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVMACC_VV_M1
    0U,	// PseudoVMACC_VV_M1_MASK
    0U,	// PseudoVMACC_VV_M2
    0U,	// PseudoVMACC_VV_M2_MASK
    0U,	// PseudoVMACC_VV_M4
    0U,	// PseudoVMACC_VV_M4_MASK
    0U,	// PseudoVMACC_VV_M8
    0U,	// PseudoVMACC_VV_M8_MASK
    0U,	// PseudoVMACC_VV_MF2
    0U,	// PseudoVMACC_VV_MF2_MASK
    0U,	// PseudoVMACC_VV_MF4
    0U,	// PseudoVMACC_VV_MF4_MASK
    0U,	// PseudoVMACC_VV_MF8
    0U,	// PseudoVMACC_VV_MF8_MASK
    0U,	// PseudoVMACC_VX_M1
    0U,	// PseudoVMACC_VX_M1_MASK
    0U,	// PseudoVMACC_VX_M2
    0U,	// PseudoVMACC_VX_M2_MASK
    0U,	// PseudoVMACC_VX_M4
    0U,	// PseudoVMACC_VX_M4_MASK
    0U,	// PseudoVMACC_VX_M8
    0U,	// PseudoVMACC_VX_M8_MASK
    0U,	// PseudoVMACC_VX_MF2
    0U,	// PseudoVMACC_VX_MF2_MASK
    0U,	// PseudoVMACC_VX_MF4
    0U,	// PseudoVMACC_VX_MF4_MASK
    0U,	// PseudoVMACC_VX_MF8
    0U,	// PseudoVMACC_VX_MF8_MASK
    0U,	// PseudoVMADC_VIM_M1
    0U,	// PseudoVMADC_VIM_M2
    0U,	// PseudoVMADC_VIM_M4
    0U,	// PseudoVMADC_VIM_M8
    0U,	// PseudoVMADC_VIM_MF2
    0U,	// PseudoVMADC_VIM_MF4
    0U,	// PseudoVMADC_VIM_MF8
    0U,	// PseudoVMADC_VI_M1
    0U,	// PseudoVMADC_VI_M2
    0U,	// PseudoVMADC_VI_M4
    0U,	// PseudoVMADC_VI_M8
    0U,	// PseudoVMADC_VI_MF2
    0U,	// PseudoVMADC_VI_MF4
    0U,	// PseudoVMADC_VI_MF8
    0U,	// PseudoVMADC_VVM_M1
    0U,	// PseudoVMADC_VVM_M2
    0U,	// PseudoVMADC_VVM_M4
    0U,	// PseudoVMADC_VVM_M8
    0U,	// PseudoVMADC_VVM_MF2
    0U,	// PseudoVMADC_VVM_MF4
    0U,	// PseudoVMADC_VVM_MF8
    0U,	// PseudoVMADC_VV_M1
    0U,	// PseudoVMADC_VV_M2
    0U,	// PseudoVMADC_VV_M4
    0U,	// PseudoVMADC_VV_M8
    0U,	// PseudoVMADC_VV_MF2
    0U,	// PseudoVMADC_VV_MF4
    0U,	// PseudoVMADC_VV_MF8
    0U,	// PseudoVMADC_VXM_M1
    0U,	// PseudoVMADC_VXM_M2
    0U,	// PseudoVMADC_VXM_M4
    0U,	// PseudoVMADC_VXM_M8
    0U,	// PseudoVMADC_VXM_MF2
    0U,	// PseudoVMADC_VXM_MF4
    0U,	// PseudoVMADC_VXM_MF8
    0U,	// PseudoVMADC_VX_M1
    0U,	// PseudoVMADC_VX_M2
    0U,	// PseudoVMADC_VX_M4
    0U,	// PseudoVMADC_VX_M8
    0U,	// PseudoVMADC_VX_MF2
    0U,	// PseudoVMADC_VX_MF4
    0U,	// PseudoVMADC_VX_MF8
    0U,	// PseudoVMADD_VV_M1
    0U,	// PseudoVMADD_VV_M1_MASK
    0U,	// PseudoVMADD_VV_M2
    0U,	// PseudoVMADD_VV_M2_MASK
    0U,	// PseudoVMADD_VV_M4
    0U,	// PseudoVMADD_VV_M4_MASK
    0U,	// PseudoVMADD_VV_M8
    0U,	// PseudoVMADD_VV_M8_MASK
    0U,	// PseudoVMADD_VV_MF2
    0U,	// PseudoVMADD_VV_MF2_MASK
    0U,	// PseudoVMADD_VV_MF4
    0U,	// PseudoVMADD_VV_MF4_MASK
    0U,	// PseudoVMADD_VV_MF8
    0U,	// PseudoVMADD_VV_MF8_MASK
    0U,	// PseudoVMADD_VX_M1
    0U,	// PseudoVMADD_VX_M1_MASK
    0U,	// PseudoVMADD_VX_M2
    0U,	// PseudoVMADD_VX_M2_MASK
    0U,	// PseudoVMADD_VX_M4
    0U,	// PseudoVMADD_VX_M4_MASK
    0U,	// PseudoVMADD_VX_M8
    0U,	// PseudoVMADD_VX_M8_MASK
    0U,	// PseudoVMADD_VX_MF2
    0U,	// PseudoVMADD_VX_MF2_MASK
    0U,	// PseudoVMADD_VX_MF4
    0U,	// PseudoVMADD_VX_MF4_MASK
    0U,	// PseudoVMADD_VX_MF8
    0U,	// PseudoVMADD_VX_MF8_MASK
    0U,	// PseudoVMANDN_MM_B1
    0U,	// PseudoVMANDN_MM_B16
    0U,	// PseudoVMANDN_MM_B2
    0U,	// PseudoVMANDN_MM_B32
    0U,	// PseudoVMANDN_MM_B4
    0U,	// PseudoVMANDN_MM_B64
    0U,	// PseudoVMANDN_MM_B8
    0U,	// PseudoVMAND_MM_B1
    0U,	// PseudoVMAND_MM_B16
    0U,	// PseudoVMAND_MM_B2
    0U,	// PseudoVMAND_MM_B32
    0U,	// PseudoVMAND_MM_B4
    0U,	// PseudoVMAND_MM_B64
    0U,	// PseudoVMAND_MM_B8
    0U,	// PseudoVMAXU_VV_M1
    0U,	// PseudoVMAXU_VV_M1_MASK
    0U,	// PseudoVMAXU_VV_M2
    0U,	// PseudoVMAXU_VV_M2_MASK
    0U,	// PseudoVMAXU_VV_M4
    0U,	// PseudoVMAXU_VV_M4_MASK
    0U,	// PseudoVMAXU_VV_M8
    0U,	// PseudoVMAXU_VV_M8_MASK
    0U,	// PseudoVMAXU_VV_MF2
    0U,	// PseudoVMAXU_VV_MF2_MASK
    0U,	// PseudoVMAXU_VV_MF4
    0U,	// PseudoVMAXU_VV_MF4_MASK
    0U,	// PseudoVMAXU_VV_MF8
    0U,	// PseudoVMAXU_VV_MF8_MASK
    0U,	// PseudoVMAXU_VX_M1
    0U,	// PseudoVMAXU_VX_M1_MASK
    0U,	// PseudoVMAXU_VX_M2
    0U,	// PseudoVMAXU_VX_M2_MASK
    0U,	// PseudoVMAXU_VX_M4
    0U,	// PseudoVMAXU_VX_M4_MASK
    0U,	// PseudoVMAXU_VX_M8
    0U,	// PseudoVMAXU_VX_M8_MASK
    0U,	// PseudoVMAXU_VX_MF2
    0U,	// PseudoVMAXU_VX_MF2_MASK
    0U,	// PseudoVMAXU_VX_MF4
    0U,	// PseudoVMAXU_VX_MF4_MASK
    0U,	// PseudoVMAXU_VX_MF8
    0U,	// PseudoVMAXU_VX_MF8_MASK
    0U,	// PseudoVMAX_VV_M1
    0U,	// PseudoVMAX_VV_M1_MASK
    0U,	// PseudoVMAX_VV_M2
    0U,	// PseudoVMAX_VV_M2_MASK
    0U,	// PseudoVMAX_VV_M4
    0U,	// PseudoVMAX_VV_M4_MASK
    0U,	// PseudoVMAX_VV_M8
    0U,	// PseudoVMAX_VV_M8_MASK
    0U,	// PseudoVMAX_VV_MF2
    0U,	// PseudoVMAX_VV_MF2_MASK
    0U,	// PseudoVMAX_VV_MF4
    0U,	// PseudoVMAX_VV_MF4_MASK
    0U,	// PseudoVMAX_VV_MF8
    0U,	// PseudoVMAX_VV_MF8_MASK
    0U,	// PseudoVMAX_VX_M1
    0U,	// PseudoVMAX_VX_M1_MASK
    0U,	// PseudoVMAX_VX_M2
    0U,	// PseudoVMAX_VX_M2_MASK
    0U,	// PseudoVMAX_VX_M4
    0U,	// PseudoVMAX_VX_M4_MASK
    0U,	// PseudoVMAX_VX_M8
    0U,	// PseudoVMAX_VX_M8_MASK
    0U,	// PseudoVMAX_VX_MF2
    0U,	// PseudoVMAX_VX_MF2_MASK
    0U,	// PseudoVMAX_VX_MF4
    0U,	// PseudoVMAX_VX_MF4_MASK
    0U,	// PseudoVMAX_VX_MF8
    0U,	// PseudoVMAX_VX_MF8_MASK
    0U,	// PseudoVMCLR_M_B1
    0U,	// PseudoVMCLR_M_B16
    0U,	// PseudoVMCLR_M_B2
    0U,	// PseudoVMCLR_M_B32
    0U,	// PseudoVMCLR_M_B4
    0U,	// PseudoVMCLR_M_B64
    0U,	// PseudoVMCLR_M_B8
    0U,	// PseudoVMERGE_VIM_M1
    0U,	// PseudoVMERGE_VIM_M2
    0U,	// PseudoVMERGE_VIM_M4
    0U,	// PseudoVMERGE_VIM_M8
    0U,	// PseudoVMERGE_VIM_MF2
    0U,	// PseudoVMERGE_VIM_MF4
    0U,	// PseudoVMERGE_VIM_MF8
    0U,	// PseudoVMERGE_VVM_M1
    0U,	// PseudoVMERGE_VVM_M2
    0U,	// PseudoVMERGE_VVM_M4
    0U,	// PseudoVMERGE_VVM_M8
    0U,	// PseudoVMERGE_VVM_MF2
    0U,	// PseudoVMERGE_VVM_MF4
    0U,	// PseudoVMERGE_VVM_MF8
    0U,	// PseudoVMERGE_VXM_M1
    0U,	// PseudoVMERGE_VXM_M2
    0U,	// PseudoVMERGE_VXM_M4
    0U,	// PseudoVMERGE_VXM_M8
    0U,	// PseudoVMERGE_VXM_MF2
    0U,	// PseudoVMERGE_VXM_MF4
    0U,	// PseudoVMERGE_VXM_MF8
    0U,	// PseudoVMFEQ_ALT_VFPR16_M1
    0U,	// PseudoVMFEQ_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR16_M2
    0U,	// PseudoVMFEQ_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR16_M4
    0U,	// PseudoVMFEQ_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR16_M8
    0U,	// PseudoVMFEQ_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR16_MF2
    0U,	// PseudoVMFEQ_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR16_MF4
    0U,	// PseudoVMFEQ_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR32_M1
    0U,	// PseudoVMFEQ_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR32_M2
    0U,	// PseudoVMFEQ_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR32_M4
    0U,	// PseudoVMFEQ_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR32_M8
    0U,	// PseudoVMFEQ_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR32_MF2
    0U,	// PseudoVMFEQ_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR64_M1
    0U,	// PseudoVMFEQ_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR64_M2
    0U,	// PseudoVMFEQ_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR64_M4
    0U,	// PseudoVMFEQ_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR64_M8
    0U,	// PseudoVMFEQ_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFEQ_ALT_VV_M1
    0U,	// PseudoVMFEQ_ALT_VV_M1_MASK
    0U,	// PseudoVMFEQ_ALT_VV_M2
    0U,	// PseudoVMFEQ_ALT_VV_M2_MASK
    0U,	// PseudoVMFEQ_ALT_VV_M4
    0U,	// PseudoVMFEQ_ALT_VV_M4_MASK
    0U,	// PseudoVMFEQ_ALT_VV_M8
    0U,	// PseudoVMFEQ_ALT_VV_M8_MASK
    0U,	// PseudoVMFEQ_ALT_VV_MF2
    0U,	// PseudoVMFEQ_ALT_VV_MF2_MASK
    0U,	// PseudoVMFEQ_ALT_VV_MF4
    0U,	// PseudoVMFEQ_ALT_VV_MF4_MASK
    0U,	// PseudoVMFEQ_VFPR16_M1
    0U,	// PseudoVMFEQ_VFPR16_M1_MASK
    0U,	// PseudoVMFEQ_VFPR16_M2
    0U,	// PseudoVMFEQ_VFPR16_M2_MASK
    0U,	// PseudoVMFEQ_VFPR16_M4
    0U,	// PseudoVMFEQ_VFPR16_M4_MASK
    0U,	// PseudoVMFEQ_VFPR16_M8
    0U,	// PseudoVMFEQ_VFPR16_M8_MASK
    0U,	// PseudoVMFEQ_VFPR16_MF2
    0U,	// PseudoVMFEQ_VFPR16_MF2_MASK
    0U,	// PseudoVMFEQ_VFPR16_MF4
    0U,	// PseudoVMFEQ_VFPR16_MF4_MASK
    0U,	// PseudoVMFEQ_VFPR32_M1
    0U,	// PseudoVMFEQ_VFPR32_M1_MASK
    0U,	// PseudoVMFEQ_VFPR32_M2
    0U,	// PseudoVMFEQ_VFPR32_M2_MASK
    0U,	// PseudoVMFEQ_VFPR32_M4
    0U,	// PseudoVMFEQ_VFPR32_M4_MASK
    0U,	// PseudoVMFEQ_VFPR32_M8
    0U,	// PseudoVMFEQ_VFPR32_M8_MASK
    0U,	// PseudoVMFEQ_VFPR32_MF2
    0U,	// PseudoVMFEQ_VFPR32_MF2_MASK
    0U,	// PseudoVMFEQ_VFPR64_M1
    0U,	// PseudoVMFEQ_VFPR64_M1_MASK
    0U,	// PseudoVMFEQ_VFPR64_M2
    0U,	// PseudoVMFEQ_VFPR64_M2_MASK
    0U,	// PseudoVMFEQ_VFPR64_M4
    0U,	// PseudoVMFEQ_VFPR64_M4_MASK
    0U,	// PseudoVMFEQ_VFPR64_M8
    0U,	// PseudoVMFEQ_VFPR64_M8_MASK
    0U,	// PseudoVMFEQ_VV_M1
    0U,	// PseudoVMFEQ_VV_M1_MASK
    0U,	// PseudoVMFEQ_VV_M2
    0U,	// PseudoVMFEQ_VV_M2_MASK
    0U,	// PseudoVMFEQ_VV_M4
    0U,	// PseudoVMFEQ_VV_M4_MASK
    0U,	// PseudoVMFEQ_VV_M8
    0U,	// PseudoVMFEQ_VV_M8_MASK
    0U,	// PseudoVMFEQ_VV_MF2
    0U,	// PseudoVMFEQ_VV_MF2_MASK
    0U,	// PseudoVMFEQ_VV_MF4
    0U,	// PseudoVMFEQ_VV_MF4_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_M1
    0U,	// PseudoVMFGE_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_M2
    0U,	// PseudoVMFGE_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_M4
    0U,	// PseudoVMFGE_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_M8
    0U,	// PseudoVMFGE_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_MF2
    0U,	// PseudoVMFGE_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_MF4
    0U,	// PseudoVMFGE_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFGE_ALT_VFPR32_M1
    0U,	// PseudoVMFGE_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFGE_ALT_VFPR32_M2
    0U,	// PseudoVMFGE_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFGE_ALT_VFPR32_M4
    0U,	// PseudoVMFGE_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFGE_ALT_VFPR32_M8
    0U,	// PseudoVMFGE_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFGE_ALT_VFPR32_MF2
    0U,	// PseudoVMFGE_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFGE_ALT_VFPR64_M1
    0U,	// PseudoVMFGE_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFGE_ALT_VFPR64_M2
    0U,	// PseudoVMFGE_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFGE_ALT_VFPR64_M4
    0U,	// PseudoVMFGE_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFGE_ALT_VFPR64_M8
    0U,	// PseudoVMFGE_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFGE_VFPR16_M1
    0U,	// PseudoVMFGE_VFPR16_M1_MASK
    0U,	// PseudoVMFGE_VFPR16_M2
    0U,	// PseudoVMFGE_VFPR16_M2_MASK
    0U,	// PseudoVMFGE_VFPR16_M4
    0U,	// PseudoVMFGE_VFPR16_M4_MASK
    0U,	// PseudoVMFGE_VFPR16_M8
    0U,	// PseudoVMFGE_VFPR16_M8_MASK
    0U,	// PseudoVMFGE_VFPR16_MF2
    0U,	// PseudoVMFGE_VFPR16_MF2_MASK
    0U,	// PseudoVMFGE_VFPR16_MF4
    0U,	// PseudoVMFGE_VFPR16_MF4_MASK
    0U,	// PseudoVMFGE_VFPR32_M1
    0U,	// PseudoVMFGE_VFPR32_M1_MASK
    0U,	// PseudoVMFGE_VFPR32_M2
    0U,	// PseudoVMFGE_VFPR32_M2_MASK
    0U,	// PseudoVMFGE_VFPR32_M4
    0U,	// PseudoVMFGE_VFPR32_M4_MASK
    0U,	// PseudoVMFGE_VFPR32_M8
    0U,	// PseudoVMFGE_VFPR32_M8_MASK
    0U,	// PseudoVMFGE_VFPR32_MF2
    0U,	// PseudoVMFGE_VFPR32_MF2_MASK
    0U,	// PseudoVMFGE_VFPR64_M1
    0U,	// PseudoVMFGE_VFPR64_M1_MASK
    0U,	// PseudoVMFGE_VFPR64_M2
    0U,	// PseudoVMFGE_VFPR64_M2_MASK
    0U,	// PseudoVMFGE_VFPR64_M4
    0U,	// PseudoVMFGE_VFPR64_M4_MASK
    0U,	// PseudoVMFGE_VFPR64_M8
    0U,	// PseudoVMFGE_VFPR64_M8_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_M1
    0U,	// PseudoVMFGT_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_M2
    0U,	// PseudoVMFGT_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_M4
    0U,	// PseudoVMFGT_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_M8
    0U,	// PseudoVMFGT_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_MF2
    0U,	// PseudoVMFGT_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_MF4
    0U,	// PseudoVMFGT_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFGT_ALT_VFPR32_M1
    0U,	// PseudoVMFGT_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFGT_ALT_VFPR32_M2
    0U,	// PseudoVMFGT_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFGT_ALT_VFPR32_M4
    0U,	// PseudoVMFGT_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFGT_ALT_VFPR32_M8
    0U,	// PseudoVMFGT_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFGT_ALT_VFPR32_MF2
    0U,	// PseudoVMFGT_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFGT_ALT_VFPR64_M1
    0U,	// PseudoVMFGT_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFGT_ALT_VFPR64_M2
    0U,	// PseudoVMFGT_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFGT_ALT_VFPR64_M4
    0U,	// PseudoVMFGT_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFGT_ALT_VFPR64_M8
    0U,	// PseudoVMFGT_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFGT_VFPR16_M1
    0U,	// PseudoVMFGT_VFPR16_M1_MASK
    0U,	// PseudoVMFGT_VFPR16_M2
    0U,	// PseudoVMFGT_VFPR16_M2_MASK
    0U,	// PseudoVMFGT_VFPR16_M4
    0U,	// PseudoVMFGT_VFPR16_M4_MASK
    0U,	// PseudoVMFGT_VFPR16_M8
    0U,	// PseudoVMFGT_VFPR16_M8_MASK
    0U,	// PseudoVMFGT_VFPR16_MF2
    0U,	// PseudoVMFGT_VFPR16_MF2_MASK
    0U,	// PseudoVMFGT_VFPR16_MF4
    0U,	// PseudoVMFGT_VFPR16_MF4_MASK
    0U,	// PseudoVMFGT_VFPR32_M1
    0U,	// PseudoVMFGT_VFPR32_M1_MASK
    0U,	// PseudoVMFGT_VFPR32_M2
    0U,	// PseudoVMFGT_VFPR32_M2_MASK
    0U,	// PseudoVMFGT_VFPR32_M4
    0U,	// PseudoVMFGT_VFPR32_M4_MASK
    0U,	// PseudoVMFGT_VFPR32_M8
    0U,	// PseudoVMFGT_VFPR32_M8_MASK
    0U,	// PseudoVMFGT_VFPR32_MF2
    0U,	// PseudoVMFGT_VFPR32_MF2_MASK
    0U,	// PseudoVMFGT_VFPR64_M1
    0U,	// PseudoVMFGT_VFPR64_M1_MASK
    0U,	// PseudoVMFGT_VFPR64_M2
    0U,	// PseudoVMFGT_VFPR64_M2_MASK
    0U,	// PseudoVMFGT_VFPR64_M4
    0U,	// PseudoVMFGT_VFPR64_M4_MASK
    0U,	// PseudoVMFGT_VFPR64_M8
    0U,	// PseudoVMFGT_VFPR64_M8_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_M1
    0U,	// PseudoVMFLE_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_M2
    0U,	// PseudoVMFLE_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_M4
    0U,	// PseudoVMFLE_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_M8
    0U,	// PseudoVMFLE_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_MF2
    0U,	// PseudoVMFLE_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_MF4
    0U,	// PseudoVMFLE_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFLE_ALT_VFPR32_M1
    0U,	// PseudoVMFLE_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFLE_ALT_VFPR32_M2
    0U,	// PseudoVMFLE_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFLE_ALT_VFPR32_M4
    0U,	// PseudoVMFLE_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFLE_ALT_VFPR32_M8
    0U,	// PseudoVMFLE_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFLE_ALT_VFPR32_MF2
    0U,	// PseudoVMFLE_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFLE_ALT_VFPR64_M1
    0U,	// PseudoVMFLE_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFLE_ALT_VFPR64_M2
    0U,	// PseudoVMFLE_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFLE_ALT_VFPR64_M4
    0U,	// PseudoVMFLE_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFLE_ALT_VFPR64_M8
    0U,	// PseudoVMFLE_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFLE_ALT_VV_M1
    0U,	// PseudoVMFLE_ALT_VV_M1_MASK
    0U,	// PseudoVMFLE_ALT_VV_M2
    0U,	// PseudoVMFLE_ALT_VV_M2_MASK
    0U,	// PseudoVMFLE_ALT_VV_M4
    0U,	// PseudoVMFLE_ALT_VV_M4_MASK
    0U,	// PseudoVMFLE_ALT_VV_M8
    0U,	// PseudoVMFLE_ALT_VV_M8_MASK
    0U,	// PseudoVMFLE_ALT_VV_MF2
    0U,	// PseudoVMFLE_ALT_VV_MF2_MASK
    0U,	// PseudoVMFLE_ALT_VV_MF4
    0U,	// PseudoVMFLE_ALT_VV_MF4_MASK
    0U,	// PseudoVMFLE_VFPR16_M1
    0U,	// PseudoVMFLE_VFPR16_M1_MASK
    0U,	// PseudoVMFLE_VFPR16_M2
    0U,	// PseudoVMFLE_VFPR16_M2_MASK
    0U,	// PseudoVMFLE_VFPR16_M4
    0U,	// PseudoVMFLE_VFPR16_M4_MASK
    0U,	// PseudoVMFLE_VFPR16_M8
    0U,	// PseudoVMFLE_VFPR16_M8_MASK
    0U,	// PseudoVMFLE_VFPR16_MF2
    0U,	// PseudoVMFLE_VFPR16_MF2_MASK
    0U,	// PseudoVMFLE_VFPR16_MF4
    0U,	// PseudoVMFLE_VFPR16_MF4_MASK
    0U,	// PseudoVMFLE_VFPR32_M1
    0U,	// PseudoVMFLE_VFPR32_M1_MASK
    0U,	// PseudoVMFLE_VFPR32_M2
    0U,	// PseudoVMFLE_VFPR32_M2_MASK
    0U,	// PseudoVMFLE_VFPR32_M4
    0U,	// PseudoVMFLE_VFPR32_M4_MASK
    0U,	// PseudoVMFLE_VFPR32_M8
    0U,	// PseudoVMFLE_VFPR32_M8_MASK
    0U,	// PseudoVMFLE_VFPR32_MF2
    0U,	// PseudoVMFLE_VFPR32_MF2_MASK
    0U,	// PseudoVMFLE_VFPR64_M1
    0U,	// PseudoVMFLE_VFPR64_M1_MASK
    0U,	// PseudoVMFLE_VFPR64_M2
    0U,	// PseudoVMFLE_VFPR64_M2_MASK
    0U,	// PseudoVMFLE_VFPR64_M4
    0U,	// PseudoVMFLE_VFPR64_M4_MASK
    0U,	// PseudoVMFLE_VFPR64_M8
    0U,	// PseudoVMFLE_VFPR64_M8_MASK
    0U,	// PseudoVMFLE_VV_M1
    0U,	// PseudoVMFLE_VV_M1_MASK
    0U,	// PseudoVMFLE_VV_M2
    0U,	// PseudoVMFLE_VV_M2_MASK
    0U,	// PseudoVMFLE_VV_M4
    0U,	// PseudoVMFLE_VV_M4_MASK
    0U,	// PseudoVMFLE_VV_M8
    0U,	// PseudoVMFLE_VV_M8_MASK
    0U,	// PseudoVMFLE_VV_MF2
    0U,	// PseudoVMFLE_VV_MF2_MASK
    0U,	// PseudoVMFLE_VV_MF4
    0U,	// PseudoVMFLE_VV_MF4_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_M1
    0U,	// PseudoVMFLT_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_M2
    0U,	// PseudoVMFLT_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_M4
    0U,	// PseudoVMFLT_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_M8
    0U,	// PseudoVMFLT_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_MF2
    0U,	// PseudoVMFLT_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_MF4
    0U,	// PseudoVMFLT_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFLT_ALT_VFPR32_M1
    0U,	// PseudoVMFLT_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFLT_ALT_VFPR32_M2
    0U,	// PseudoVMFLT_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFLT_ALT_VFPR32_M4
    0U,	// PseudoVMFLT_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFLT_ALT_VFPR32_M8
    0U,	// PseudoVMFLT_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFLT_ALT_VFPR32_MF2
    0U,	// PseudoVMFLT_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFLT_ALT_VFPR64_M1
    0U,	// PseudoVMFLT_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFLT_ALT_VFPR64_M2
    0U,	// PseudoVMFLT_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFLT_ALT_VFPR64_M4
    0U,	// PseudoVMFLT_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFLT_ALT_VFPR64_M8
    0U,	// PseudoVMFLT_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFLT_ALT_VV_M1
    0U,	// PseudoVMFLT_ALT_VV_M1_MASK
    0U,	// PseudoVMFLT_ALT_VV_M2
    0U,	// PseudoVMFLT_ALT_VV_M2_MASK
    0U,	// PseudoVMFLT_ALT_VV_M4
    0U,	// PseudoVMFLT_ALT_VV_M4_MASK
    0U,	// PseudoVMFLT_ALT_VV_M8
    0U,	// PseudoVMFLT_ALT_VV_M8_MASK
    0U,	// PseudoVMFLT_ALT_VV_MF2
    0U,	// PseudoVMFLT_ALT_VV_MF2_MASK
    0U,	// PseudoVMFLT_ALT_VV_MF4
    0U,	// PseudoVMFLT_ALT_VV_MF4_MASK
    0U,	// PseudoVMFLT_VFPR16_M1
    0U,	// PseudoVMFLT_VFPR16_M1_MASK
    0U,	// PseudoVMFLT_VFPR16_M2
    0U,	// PseudoVMFLT_VFPR16_M2_MASK
    0U,	// PseudoVMFLT_VFPR16_M4
    0U,	// PseudoVMFLT_VFPR16_M4_MASK
    0U,	// PseudoVMFLT_VFPR16_M8
    0U,	// PseudoVMFLT_VFPR16_M8_MASK
    0U,	// PseudoVMFLT_VFPR16_MF2
    0U,	// PseudoVMFLT_VFPR16_MF2_MASK
    0U,	// PseudoVMFLT_VFPR16_MF4
    0U,	// PseudoVMFLT_VFPR16_MF4_MASK
    0U,	// PseudoVMFLT_VFPR32_M1
    0U,	// PseudoVMFLT_VFPR32_M1_MASK
    0U,	// PseudoVMFLT_VFPR32_M2
    0U,	// PseudoVMFLT_VFPR32_M2_MASK
    0U,	// PseudoVMFLT_VFPR32_M4
    0U,	// PseudoVMFLT_VFPR32_M4_MASK
    0U,	// PseudoVMFLT_VFPR32_M8
    0U,	// PseudoVMFLT_VFPR32_M8_MASK
    0U,	// PseudoVMFLT_VFPR32_MF2
    0U,	// PseudoVMFLT_VFPR32_MF2_MASK
    0U,	// PseudoVMFLT_VFPR64_M1
    0U,	// PseudoVMFLT_VFPR64_M1_MASK
    0U,	// PseudoVMFLT_VFPR64_M2
    0U,	// PseudoVMFLT_VFPR64_M2_MASK
    0U,	// PseudoVMFLT_VFPR64_M4
    0U,	// PseudoVMFLT_VFPR64_M4_MASK
    0U,	// PseudoVMFLT_VFPR64_M8
    0U,	// PseudoVMFLT_VFPR64_M8_MASK
    0U,	// PseudoVMFLT_VV_M1
    0U,	// PseudoVMFLT_VV_M1_MASK
    0U,	// PseudoVMFLT_VV_M2
    0U,	// PseudoVMFLT_VV_M2_MASK
    0U,	// PseudoVMFLT_VV_M4
    0U,	// PseudoVMFLT_VV_M4_MASK
    0U,	// PseudoVMFLT_VV_M8
    0U,	// PseudoVMFLT_VV_M8_MASK
    0U,	// PseudoVMFLT_VV_MF2
    0U,	// PseudoVMFLT_VV_MF2_MASK
    0U,	// PseudoVMFLT_VV_MF4
    0U,	// PseudoVMFLT_VV_MF4_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_M1
    0U,	// PseudoVMFNE_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_M2
    0U,	// PseudoVMFNE_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_M4
    0U,	// PseudoVMFNE_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_M8
    0U,	// PseudoVMFNE_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_MF2
    0U,	// PseudoVMFNE_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_MF4
    0U,	// PseudoVMFNE_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFNE_ALT_VFPR32_M1
    0U,	// PseudoVMFNE_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFNE_ALT_VFPR32_M2
    0U,	// PseudoVMFNE_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFNE_ALT_VFPR32_M4
    0U,	// PseudoVMFNE_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFNE_ALT_VFPR32_M8
    0U,	// PseudoVMFNE_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFNE_ALT_VFPR32_MF2
    0U,	// PseudoVMFNE_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFNE_ALT_VFPR64_M1
    0U,	// PseudoVMFNE_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFNE_ALT_VFPR64_M2
    0U,	// PseudoVMFNE_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFNE_ALT_VFPR64_M4
    0U,	// PseudoVMFNE_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFNE_ALT_VFPR64_M8
    0U,	// PseudoVMFNE_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFNE_ALT_VV_M1
    0U,	// PseudoVMFNE_ALT_VV_M1_MASK
    0U,	// PseudoVMFNE_ALT_VV_M2
    0U,	// PseudoVMFNE_ALT_VV_M2_MASK
    0U,	// PseudoVMFNE_ALT_VV_M4
    0U,	// PseudoVMFNE_ALT_VV_M4_MASK
    0U,	// PseudoVMFNE_ALT_VV_M8
    0U,	// PseudoVMFNE_ALT_VV_M8_MASK
    0U,	// PseudoVMFNE_ALT_VV_MF2
    0U,	// PseudoVMFNE_ALT_VV_MF2_MASK
    0U,	// PseudoVMFNE_ALT_VV_MF4
    0U,	// PseudoVMFNE_ALT_VV_MF4_MASK
    0U,	// PseudoVMFNE_VFPR16_M1
    0U,	// PseudoVMFNE_VFPR16_M1_MASK
    0U,	// PseudoVMFNE_VFPR16_M2
    0U,	// PseudoVMFNE_VFPR16_M2_MASK
    0U,	// PseudoVMFNE_VFPR16_M4
    0U,	// PseudoVMFNE_VFPR16_M4_MASK
    0U,	// PseudoVMFNE_VFPR16_M8
    0U,	// PseudoVMFNE_VFPR16_M8_MASK
    0U,	// PseudoVMFNE_VFPR16_MF2
    0U,	// PseudoVMFNE_VFPR16_MF2_MASK
    0U,	// PseudoVMFNE_VFPR16_MF4
    0U,	// PseudoVMFNE_VFPR16_MF4_MASK
    0U,	// PseudoVMFNE_VFPR32_M1
    0U,	// PseudoVMFNE_VFPR32_M1_MASK
    0U,	// PseudoVMFNE_VFPR32_M2
    0U,	// PseudoVMFNE_VFPR32_M2_MASK
    0U,	// PseudoVMFNE_VFPR32_M4
    0U,	// PseudoVMFNE_VFPR32_M4_MASK
    0U,	// PseudoVMFNE_VFPR32_M8
    0U,	// PseudoVMFNE_VFPR32_M8_MASK
    0U,	// PseudoVMFNE_VFPR32_MF2
    0U,	// PseudoVMFNE_VFPR32_MF2_MASK
    0U,	// PseudoVMFNE_VFPR64_M1
    0U,	// PseudoVMFNE_VFPR64_M1_MASK
    0U,	// PseudoVMFNE_VFPR64_M2
    0U,	// PseudoVMFNE_VFPR64_M2_MASK
    0U,	// PseudoVMFNE_VFPR64_M4
    0U,	// PseudoVMFNE_VFPR64_M4_MASK
    0U,	// PseudoVMFNE_VFPR64_M8
    0U,	// PseudoVMFNE_VFPR64_M8_MASK
    0U,	// PseudoVMFNE_VV_M1
    0U,	// PseudoVMFNE_VV_M1_MASK
    0U,	// PseudoVMFNE_VV_M2
    0U,	// PseudoVMFNE_VV_M2_MASK
    0U,	// PseudoVMFNE_VV_M4
    0U,	// PseudoVMFNE_VV_M4_MASK
    0U,	// PseudoVMFNE_VV_M8
    0U,	// PseudoVMFNE_VV_M8_MASK
    0U,	// PseudoVMFNE_VV_MF2
    0U,	// PseudoVMFNE_VV_MF2_MASK
    0U,	// PseudoVMFNE_VV_MF4
    0U,	// PseudoVMFNE_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_M1
    0U,	// PseudoVMINU_VV_M1_MASK
    0U,	// PseudoVMINU_VV_M2
    0U,	// PseudoVMINU_VV_M2_MASK
    0U,	// PseudoVMINU_VV_M4
    0U,	// PseudoVMINU_VV_M4_MASK
    0U,	// PseudoVMINU_VV_M8
    0U,	// PseudoVMINU_VV_M8_MASK
    0U,	// PseudoVMINU_VV_MF2
    0U,	// PseudoVMINU_VV_MF2_MASK
    0U,	// PseudoVMINU_VV_MF4
    0U,	// PseudoVMINU_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_MF8
    0U,	// PseudoVMINU_VV_MF8_MASK
    0U,	// PseudoVMINU_VX_M1
    0U,	// PseudoVMINU_VX_M1_MASK
    0U,	// PseudoVMINU_VX_M2
    0U,	// PseudoVMINU_VX_M2_MASK
    0U,	// PseudoVMINU_VX_M4
    0U,	// PseudoVMINU_VX_M4_MASK
    0U,	// PseudoVMINU_VX_M8
    0U,	// PseudoVMINU_VX_M8_MASK
    0U,	// PseudoVMINU_VX_MF2
    0U,	// PseudoVMINU_VX_MF2_MASK
    0U,	// PseudoVMINU_VX_MF4
    0U,	// PseudoVMINU_VX_MF4_MASK
    0U,	// PseudoVMINU_VX_MF8
    0U,	// PseudoVMINU_VX_MF8_MASK
    0U,	// PseudoVMIN_VV_M1
    0U,	// PseudoVMIN_VV_M1_MASK
    0U,	// PseudoVMIN_VV_M2
    0U,	// PseudoVMIN_VV_M2_MASK
    0U,	// PseudoVMIN_VV_M4
    0U,	// PseudoVMIN_VV_M4_MASK
    0U,	// PseudoVMIN_VV_M8
    0U,	// PseudoVMIN_VV_M8_MASK
    0U,	// PseudoVMIN_VV_MF2
    0U,	// PseudoVMIN_VV_MF2_MASK
    0U,	// PseudoVMIN_VV_MF4
    0U,	// PseudoVMIN_VV_MF4_MASK
    0U,	// PseudoVMIN_VV_MF8
    0U,	// PseudoVMIN_VV_MF8_MASK
    0U,	// PseudoVMIN_VX_M1
    0U,	// PseudoVMIN_VX_M1_MASK
    0U,	// PseudoVMIN_VX_M2
    0U,	// PseudoVMIN_VX_M2_MASK
    0U,	// PseudoVMIN_VX_M4
    0U,	// PseudoVMIN_VX_M4_MASK
    0U,	// PseudoVMIN_VX_M8
    0U,	// PseudoVMIN_VX_M8_MASK
    0U,	// PseudoVMIN_VX_MF2
    0U,	// PseudoVMIN_VX_MF2_MASK
    0U,	// PseudoVMIN_VX_MF4
    0U,	// PseudoVMIN_VX_MF4_MASK
    0U,	// PseudoVMIN_VX_MF8
    0U,	// PseudoVMIN_VX_MF8_MASK
    0U,	// PseudoVMNAND_MM_B1
    0U,	// PseudoVMNAND_MM_B16
    0U,	// PseudoVMNAND_MM_B2
    0U,	// PseudoVMNAND_MM_B32
    0U,	// PseudoVMNAND_MM_B4
    0U,	// PseudoVMNAND_MM_B64
    0U,	// PseudoVMNAND_MM_B8
    0U,	// PseudoVMNOR_MM_B1
    0U,	// PseudoVMNOR_MM_B16
    0U,	// PseudoVMNOR_MM_B2
    0U,	// PseudoVMNOR_MM_B32
    0U,	// PseudoVMNOR_MM_B4
    0U,	// PseudoVMNOR_MM_B64
    0U,	// PseudoVMNOR_MM_B8
    0U,	// PseudoVMORN_MM_B1
    0U,	// PseudoVMORN_MM_B16
    0U,	// PseudoVMORN_MM_B2
    0U,	// PseudoVMORN_MM_B32
    0U,	// PseudoVMORN_MM_B4
    0U,	// PseudoVMORN_MM_B64
    0U,	// PseudoVMORN_MM_B8
    0U,	// PseudoVMOR_MM_B1
    0U,	// PseudoVMOR_MM_B16
    0U,	// PseudoVMOR_MM_B2
    0U,	// PseudoVMOR_MM_B32
    0U,	// PseudoVMOR_MM_B4
    0U,	// PseudoVMOR_MM_B64
    0U,	// PseudoVMOR_MM_B8
    0U,	// PseudoVMSBC_VVM_M1
    0U,	// PseudoVMSBC_VVM_M2
    0U,	// PseudoVMSBC_VVM_M4
    0U,	// PseudoVMSBC_VVM_M8
    0U,	// PseudoVMSBC_VVM_MF2
    0U,	// PseudoVMSBC_VVM_MF4
    0U,	// PseudoVMSBC_VVM_MF8
    0U,	// PseudoVMSBC_VV_M1
    0U,	// PseudoVMSBC_VV_M2
    0U,	// PseudoVMSBC_VV_M4
    0U,	// PseudoVMSBC_VV_M8
    0U,	// PseudoVMSBC_VV_MF2
    0U,	// PseudoVMSBC_VV_MF4
    0U,	// PseudoVMSBC_VV_MF8
    0U,	// PseudoVMSBC_VXM_M1
    0U,	// PseudoVMSBC_VXM_M2
    0U,	// PseudoVMSBC_VXM_M4
    0U,	// PseudoVMSBC_VXM_M8
    0U,	// PseudoVMSBC_VXM_MF2
    0U,	// PseudoVMSBC_VXM_MF4
    0U,	// PseudoVMSBC_VXM_MF8
    0U,	// PseudoVMSBC_VX_M1
    0U,	// PseudoVMSBC_VX_M2
    0U,	// PseudoVMSBC_VX_M4
    0U,	// PseudoVMSBC_VX_M8
    0U,	// PseudoVMSBC_VX_MF2
    0U,	// PseudoVMSBC_VX_MF4
    0U,	// PseudoVMSBC_VX_MF8
    0U,	// PseudoVMSBF_M_B1
    0U,	// PseudoVMSBF_M_B16
    0U,	// PseudoVMSBF_M_B16_MASK
    0U,	// PseudoVMSBF_M_B1_MASK
    0U,	// PseudoVMSBF_M_B2
    0U,	// PseudoVMSBF_M_B2_MASK
    0U,	// PseudoVMSBF_M_B32
    0U,	// PseudoVMSBF_M_B32_MASK
    0U,	// PseudoVMSBF_M_B4
    0U,	// PseudoVMSBF_M_B4_MASK
    0U,	// PseudoVMSBF_M_B64
    0U,	// PseudoVMSBF_M_B64_MASK
    0U,	// PseudoVMSBF_M_B8
    0U,	// PseudoVMSBF_M_B8_MASK
    0U,	// PseudoVMSEQ_VI_M1
    0U,	// PseudoVMSEQ_VI_M1_MASK
    0U,	// PseudoVMSEQ_VI_M2
    0U,	// PseudoVMSEQ_VI_M2_MASK
    0U,	// PseudoVMSEQ_VI_M4
    0U,	// PseudoVMSEQ_VI_M4_MASK
    0U,	// PseudoVMSEQ_VI_M8
    0U,	// PseudoVMSEQ_VI_M8_MASK
    0U,	// PseudoVMSEQ_VI_MF2
    0U,	// PseudoVMSEQ_VI_MF2_MASK
    0U,	// PseudoVMSEQ_VI_MF4
    0U,	// PseudoVMSEQ_VI_MF4_MASK
    0U,	// PseudoVMSEQ_VI_MF8
    0U,	// PseudoVMSEQ_VI_MF8_MASK
    0U,	// PseudoVMSEQ_VV_M1
    0U,	// PseudoVMSEQ_VV_M1_MASK
    0U,	// PseudoVMSEQ_VV_M2
    0U,	// PseudoVMSEQ_VV_M2_MASK
    0U,	// PseudoVMSEQ_VV_M4
    0U,	// PseudoVMSEQ_VV_M4_MASK
    0U,	// PseudoVMSEQ_VV_M8
    0U,	// PseudoVMSEQ_VV_M8_MASK
    0U,	// PseudoVMSEQ_VV_MF2
    0U,	// PseudoVMSEQ_VV_MF2_MASK
    0U,	// PseudoVMSEQ_VV_MF4
    0U,	// PseudoVMSEQ_VV_MF4_MASK
    0U,	// PseudoVMSEQ_VV_MF8
    0U,	// PseudoVMSEQ_VV_MF8_MASK
    0U,	// PseudoVMSEQ_VX_M1
    0U,	// PseudoVMSEQ_VX_M1_MASK
    0U,	// PseudoVMSEQ_VX_M2
    0U,	// PseudoVMSEQ_VX_M2_MASK
    0U,	// PseudoVMSEQ_VX_M4
    0U,	// PseudoVMSEQ_VX_M4_MASK
    0U,	// PseudoVMSEQ_VX_M8
    0U,	// PseudoVMSEQ_VX_M8_MASK
    0U,	// PseudoVMSEQ_VX_MF2
    0U,	// PseudoVMSEQ_VX_MF2_MASK
    0U,	// PseudoVMSEQ_VX_MF4
    0U,	// PseudoVMSEQ_VX_MF4_MASK
    0U,	// PseudoVMSEQ_VX_MF8
    0U,	// PseudoVMSEQ_VX_MF8_MASK
    0U,	// PseudoVMSET_M_B1
    0U,	// PseudoVMSET_M_B16
    0U,	// PseudoVMSET_M_B2
    0U,	// PseudoVMSET_M_B32
    0U,	// PseudoVMSET_M_B4
    0U,	// PseudoVMSET_M_B64
    0U,	// PseudoVMSET_M_B8
    44604U,	// PseudoVMSGEU_VI
    60745U,	// PseudoVMSGEU_VX
    60745U,	// PseudoVMSGEU_VX_M
    807464265U,	// PseudoVMSGEU_VX_M_T
    44418U,	// PseudoVMSGE_VI
    60309U,	// PseudoVMSGE_VX
    60309U,	// PseudoVMSGE_VX_M
    807463829U,	// PseudoVMSGE_VX_M_T
    0U,	// PseudoVMSGTU_VI_M1
    0U,	// PseudoVMSGTU_VI_M1_MASK
    0U,	// PseudoVMSGTU_VI_M2
    0U,	// PseudoVMSGTU_VI_M2_MASK
    0U,	// PseudoVMSGTU_VI_M4
    0U,	// PseudoVMSGTU_VI_M4_MASK
    0U,	// PseudoVMSGTU_VI_M8
    0U,	// PseudoVMSGTU_VI_M8_MASK
    0U,	// PseudoVMSGTU_VI_MF2
    0U,	// PseudoVMSGTU_VI_MF2_MASK
    0U,	// PseudoVMSGTU_VI_MF4
    0U,	// PseudoVMSGTU_VI_MF4_MASK
    0U,	// PseudoVMSGTU_VI_MF8
    0U,	// PseudoVMSGTU_VI_MF8_MASK
    0U,	// PseudoVMSGTU_VX_M1
    0U,	// PseudoVMSGTU_VX_M1_MASK
    0U,	// PseudoVMSGTU_VX_M2
    0U,	// PseudoVMSGTU_VX_M2_MASK
    0U,	// PseudoVMSGTU_VX_M4
    0U,	// PseudoVMSGTU_VX_M4_MASK
    0U,	// PseudoVMSGTU_VX_M8
    0U,	// PseudoVMSGTU_VX_M8_MASK
    0U,	// PseudoVMSGTU_VX_MF2
    0U,	// PseudoVMSGTU_VX_MF2_MASK
    0U,	// PseudoVMSGTU_VX_MF4
    0U,	// PseudoVMSGTU_VX_MF4_MASK
    0U,	// PseudoVMSGTU_VX_MF8
    0U,	// PseudoVMSGTU_VX_MF8_MASK
    0U,	// PseudoVMSGT_VI_M1
    0U,	// PseudoVMSGT_VI_M1_MASK
    0U,	// PseudoVMSGT_VI_M2
    0U,	// PseudoVMSGT_VI_M2_MASK
    0U,	// PseudoVMSGT_VI_M4
    0U,	// PseudoVMSGT_VI_M4_MASK
    0U,	// PseudoVMSGT_VI_M8
    0U,	// PseudoVMSGT_VI_M8_MASK
    0U,	// PseudoVMSGT_VI_MF2
    0U,	// PseudoVMSGT_VI_MF2_MASK
    0U,	// PseudoVMSGT_VI_MF4
    0U,	// PseudoVMSGT_VI_MF4_MASK
    0U,	// PseudoVMSGT_VI_MF8
    0U,	// PseudoVMSGT_VI_MF8_MASK
    0U,	// PseudoVMSGT_VX_M1
    0U,	// PseudoVMSGT_VX_M1_MASK
    0U,	// PseudoVMSGT_VX_M2
    0U,	// PseudoVMSGT_VX_M2_MASK
    0U,	// PseudoVMSGT_VX_M4
    0U,	// PseudoVMSGT_VX_M4_MASK
    0U,	// PseudoVMSGT_VX_M8
    0U,	// PseudoVMSGT_VX_M8_MASK
    0U,	// PseudoVMSGT_VX_MF2
    0U,	// PseudoVMSGT_VX_MF2_MASK
    0U,	// PseudoVMSGT_VX_MF4
    0U,	// PseudoVMSGT_VX_MF4_MASK
    0U,	// PseudoVMSGT_VX_MF8
    0U,	// PseudoVMSGT_VX_MF8_MASK
    0U,	// PseudoVMSIF_M_B1
    0U,	// PseudoVMSIF_M_B16
    0U,	// PseudoVMSIF_M_B16_MASK
    0U,	// PseudoVMSIF_M_B1_MASK
    0U,	// PseudoVMSIF_M_B2
    0U,	// PseudoVMSIF_M_B2_MASK
    0U,	// PseudoVMSIF_M_B32
    0U,	// PseudoVMSIF_M_B32_MASK
    0U,	// PseudoVMSIF_M_B4
    0U,	// PseudoVMSIF_M_B4_MASK
    0U,	// PseudoVMSIF_M_B64
    0U,	// PseudoVMSIF_M_B64_MASK
    0U,	// PseudoVMSIF_M_B8
    0U,	// PseudoVMSIF_M_B8_MASK
    0U,	// PseudoVMSLEU_VI_M1
    0U,	// PseudoVMSLEU_VI_M1_MASK
    0U,	// PseudoVMSLEU_VI_M2
    0U,	// PseudoVMSLEU_VI_M2_MASK
    0U,	// PseudoVMSLEU_VI_M4
    0U,	// PseudoVMSLEU_VI_M4_MASK
    0U,	// PseudoVMSLEU_VI_M8
    0U,	// PseudoVMSLEU_VI_M8_MASK
    0U,	// PseudoVMSLEU_VI_MF2
    0U,	// PseudoVMSLEU_VI_MF2_MASK
    0U,	// PseudoVMSLEU_VI_MF4
    0U,	// PseudoVMSLEU_VI_MF4_MASK
    0U,	// PseudoVMSLEU_VI_MF8
    0U,	// PseudoVMSLEU_VI_MF8_MASK
    0U,	// PseudoVMSLEU_VV_M1
    0U,	// PseudoVMSLEU_VV_M1_MASK
    0U,	// PseudoVMSLEU_VV_M2
    0U,	// PseudoVMSLEU_VV_M2_MASK
    0U,	// PseudoVMSLEU_VV_M4
    0U,	// PseudoVMSLEU_VV_M4_MASK
    0U,	// PseudoVMSLEU_VV_M8
    0U,	// PseudoVMSLEU_VV_M8_MASK
    0U,	// PseudoVMSLEU_VV_MF2
    0U,	// PseudoVMSLEU_VV_MF2_MASK
    0U,	// PseudoVMSLEU_VV_MF4
    0U,	// PseudoVMSLEU_VV_MF4_MASK
    0U,	// PseudoVMSLEU_VV_MF8
    0U,	// PseudoVMSLEU_VV_MF8_MASK
    0U,	// PseudoVMSLEU_VX_M1
    0U,	// PseudoVMSLEU_VX_M1_MASK
    0U,	// PseudoVMSLEU_VX_M2
    0U,	// PseudoVMSLEU_VX_M2_MASK
    0U,	// PseudoVMSLEU_VX_M4
    0U,	// PseudoVMSLEU_VX_M4_MASK
    0U,	// PseudoVMSLEU_VX_M8
    0U,	// PseudoVMSLEU_VX_M8_MASK
    0U,	// PseudoVMSLEU_VX_MF2
    0U,	// PseudoVMSLEU_VX_MF2_MASK
    0U,	// PseudoVMSLEU_VX_MF4
    0U,	// PseudoVMSLEU_VX_MF4_MASK
    0U,	// PseudoVMSLEU_VX_MF8
    0U,	// PseudoVMSLEU_VX_MF8_MASK
    0U,	// PseudoVMSLE_VI_M1
    0U,	// PseudoVMSLE_VI_M1_MASK
    0U,	// PseudoVMSLE_VI_M2
    0U,	// PseudoVMSLE_VI_M2_MASK
    0U,	// PseudoVMSLE_VI_M4
    0U,	// PseudoVMSLE_VI_M4_MASK
    0U,	// PseudoVMSLE_VI_M8
    0U,	// PseudoVMSLE_VI_M8_MASK
    0U,	// PseudoVMSLE_VI_MF2
    0U,	// PseudoVMSLE_VI_MF2_MASK
    0U,	// PseudoVMSLE_VI_MF4
    0U,	// PseudoVMSLE_VI_MF4_MASK
    0U,	// PseudoVMSLE_VI_MF8
    0U,	// PseudoVMSLE_VI_MF8_MASK
    0U,	// PseudoVMSLE_VV_M1
    0U,	// PseudoVMSLE_VV_M1_MASK
    0U,	// PseudoVMSLE_VV_M2
    0U,	// PseudoVMSLE_VV_M2_MASK
    0U,	// PseudoVMSLE_VV_M4
    0U,	// PseudoVMSLE_VV_M4_MASK
    0U,	// PseudoVMSLE_VV_M8
    0U,	// PseudoVMSLE_VV_M8_MASK
    0U,	// PseudoVMSLE_VV_MF2
    0U,	// PseudoVMSLE_VV_MF2_MASK
    0U,	// PseudoVMSLE_VV_MF4
    0U,	// PseudoVMSLE_VV_MF4_MASK
    0U,	// PseudoVMSLE_VV_MF8
    0U,	// PseudoVMSLE_VV_MF8_MASK
    0U,	// PseudoVMSLE_VX_M1
    0U,	// PseudoVMSLE_VX_M1_MASK
    0U,	// PseudoVMSLE_VX_M2
    0U,	// PseudoVMSLE_VX_M2_MASK
    0U,	// PseudoVMSLE_VX_M4
    0U,	// PseudoVMSLE_VX_M4_MASK
    0U,	// PseudoVMSLE_VX_M8
    0U,	// PseudoVMSLE_VX_M8_MASK
    0U,	// PseudoVMSLE_VX_MF2
    0U,	// PseudoVMSLE_VX_MF2_MASK
    0U,	// PseudoVMSLE_VX_MF4
    0U,	// PseudoVMSLE_VX_MF4_MASK
    0U,	// PseudoVMSLE_VX_MF8
    0U,	// PseudoVMSLE_VX_MF8_MASK
    44637U,	// PseudoVMSLTU_VI
    0U,	// PseudoVMSLTU_VV_M1
    0U,	// PseudoVMSLTU_VV_M1_MASK
    0U,	// PseudoVMSLTU_VV_M2
    0U,	// PseudoVMSLTU_VV_M2_MASK
    0U,	// PseudoVMSLTU_VV_M4
    0U,	// PseudoVMSLTU_VV_M4_MASK
    0U,	// PseudoVMSLTU_VV_M8
    0U,	// PseudoVMSLTU_VV_M8_MASK
    0U,	// PseudoVMSLTU_VV_MF2
    0U,	// PseudoVMSLTU_VV_MF2_MASK
    0U,	// PseudoVMSLTU_VV_MF4
    0U,	// PseudoVMSLTU_VV_MF4_MASK
    0U,	// PseudoVMSLTU_VV_MF8
    0U,	// PseudoVMSLTU_VV_MF8_MASK
    0U,	// PseudoVMSLTU_VX_M1
    0U,	// PseudoVMSLTU_VX_M1_MASK
    0U,	// PseudoVMSLTU_VX_M2
    0U,	// PseudoVMSLTU_VX_M2_MASK
    0U,	// PseudoVMSLTU_VX_M4
    0U,	// PseudoVMSLTU_VX_M4_MASK
    0U,	// PseudoVMSLTU_VX_M8
    0U,	// PseudoVMSLTU_VX_M8_MASK
    0U,	// PseudoVMSLTU_VX_MF2
    0U,	// PseudoVMSLTU_VX_MF2_MASK
    0U,	// PseudoVMSLTU_VX_MF4
    0U,	// PseudoVMSLTU_VX_MF4_MASK
    0U,	// PseudoVMSLTU_VX_MF8
    0U,	// PseudoVMSLTU_VX_MF8_MASK
    44583U,	// PseudoVMSLT_VI
    0U,	// PseudoVMSLT_VV_M1
    0U,	// PseudoVMSLT_VV_M1_MASK
    0U,	// PseudoVMSLT_VV_M2
    0U,	// PseudoVMSLT_VV_M2_MASK
    0U,	// PseudoVMSLT_VV_M4
    0U,	// PseudoVMSLT_VV_M4_MASK
    0U,	// PseudoVMSLT_VV_M8
    0U,	// PseudoVMSLT_VV_M8_MASK
    0U,	// PseudoVMSLT_VV_MF2
    0U,	// PseudoVMSLT_VV_MF2_MASK
    0U,	// PseudoVMSLT_VV_MF4
    0U,	// PseudoVMSLT_VV_MF4_MASK
    0U,	// PseudoVMSLT_VV_MF8
    0U,	// PseudoVMSLT_VV_MF8_MASK
    0U,	// PseudoVMSLT_VX_M1
    0U,	// PseudoVMSLT_VX_M1_MASK
    0U,	// PseudoVMSLT_VX_M2
    0U,	// PseudoVMSLT_VX_M2_MASK
    0U,	// PseudoVMSLT_VX_M4
    0U,	// PseudoVMSLT_VX_M4_MASK
    0U,	// PseudoVMSLT_VX_M8
    0U,	// PseudoVMSLT_VX_M8_MASK
    0U,	// PseudoVMSLT_VX_MF2
    0U,	// PseudoVMSLT_VX_MF2_MASK
    0U,	// PseudoVMSLT_VX_MF4
    0U,	// PseudoVMSLT_VX_MF4_MASK
    0U,	// PseudoVMSLT_VX_MF8
    0U,	// PseudoVMSLT_VX_MF8_MASK
    0U,	// PseudoVMSNE_VI_M1
    0U,	// PseudoVMSNE_VI_M1_MASK
    0U,	// PseudoVMSNE_VI_M2
    0U,	// PseudoVMSNE_VI_M2_MASK
    0U,	// PseudoVMSNE_VI_M4
    0U,	// PseudoVMSNE_VI_M4_MASK
    0U,	// PseudoVMSNE_VI_M8
    0U,	// PseudoVMSNE_VI_M8_MASK
    0U,	// PseudoVMSNE_VI_MF2
    0U,	// PseudoVMSNE_VI_MF2_MASK
    0U,	// PseudoVMSNE_VI_MF4
    0U,	// PseudoVMSNE_VI_MF4_MASK
    0U,	// PseudoVMSNE_VI_MF8
    0U,	// PseudoVMSNE_VI_MF8_MASK
    0U,	// PseudoVMSNE_VV_M1
    0U,	// PseudoVMSNE_VV_M1_MASK
    0U,	// PseudoVMSNE_VV_M2
    0U,	// PseudoVMSNE_VV_M2_MASK
    0U,	// PseudoVMSNE_VV_M4
    0U,	// PseudoVMSNE_VV_M4_MASK
    0U,	// PseudoVMSNE_VV_M8
    0U,	// PseudoVMSNE_VV_M8_MASK
    0U,	// PseudoVMSNE_VV_MF2
    0U,	// PseudoVMSNE_VV_MF2_MASK
    0U,	// PseudoVMSNE_VV_MF4
    0U,	// PseudoVMSNE_VV_MF4_MASK
    0U,	// PseudoVMSNE_VV_MF8
    0U,	// PseudoVMSNE_VV_MF8_MASK
    0U,	// PseudoVMSNE_VX_M1
    0U,	// PseudoVMSNE_VX_M1_MASK
    0U,	// PseudoVMSNE_VX_M2
    0U,	// PseudoVMSNE_VX_M2_MASK
    0U,	// PseudoVMSNE_VX_M4
    0U,	// PseudoVMSNE_VX_M4_MASK
    0U,	// PseudoVMSNE_VX_M8
    0U,	// PseudoVMSNE_VX_M8_MASK
    0U,	// PseudoVMSNE_VX_MF2
    0U,	// PseudoVMSNE_VX_MF2_MASK
    0U,	// PseudoVMSNE_VX_MF4
    0U,	// PseudoVMSNE_VX_MF4_MASK
    0U,	// PseudoVMSNE_VX_MF8
    0U,	// PseudoVMSNE_VX_MF8_MASK
    0U,	// PseudoVMSOF_M_B1
    0U,	// PseudoVMSOF_M_B16
    0U,	// PseudoVMSOF_M_B16_MASK
    0U,	// PseudoVMSOF_M_B1_MASK
    0U,	// PseudoVMSOF_M_B2
    0U,	// PseudoVMSOF_M_B2_MASK
    0U,	// PseudoVMSOF_M_B32
    0U,	// PseudoVMSOF_M_B32_MASK
    0U,	// PseudoVMSOF_M_B4
    0U,	// PseudoVMSOF_M_B4_MASK
    0U,	// PseudoVMSOF_M_B64
    0U,	// PseudoVMSOF_M_B64_MASK
    0U,	// PseudoVMSOF_M_B8
    0U,	// PseudoVMSOF_M_B8_MASK
    0U,	// PseudoVMULHSU_VV_M1
    0U,	// PseudoVMULHSU_VV_M1_MASK
    0U,	// PseudoVMULHSU_VV_M2
    0U,	// PseudoVMULHSU_VV_M2_MASK
    0U,	// PseudoVMULHSU_VV_M4
    0U,	// PseudoVMULHSU_VV_M4_MASK
    0U,	// PseudoVMULHSU_VV_M8
    0U,	// PseudoVMULHSU_VV_M8_MASK
    0U,	// PseudoVMULHSU_VV_MF2
    0U,	// PseudoVMULHSU_VV_MF2_MASK
    0U,	// PseudoVMULHSU_VV_MF4
    0U,	// PseudoVMULHSU_VV_MF4_MASK
    0U,	// PseudoVMULHSU_VV_MF8
    0U,	// PseudoVMULHSU_VV_MF8_MASK
    0U,	// PseudoVMULHSU_VX_M1
    0U,	// PseudoVMULHSU_VX_M1_MASK
    0U,	// PseudoVMULHSU_VX_M2
    0U,	// PseudoVMULHSU_VX_M2_MASK
    0U,	// PseudoVMULHSU_VX_M4
    0U,	// PseudoVMULHSU_VX_M4_MASK
    0U,	// PseudoVMULHSU_VX_M8
    0U,	// PseudoVMULHSU_VX_M8_MASK
    0U,	// PseudoVMULHSU_VX_MF2
    0U,	// PseudoVMULHSU_VX_MF2_MASK
    0U,	// PseudoVMULHSU_VX_MF4
    0U,	// PseudoVMULHSU_VX_MF4_MASK
    0U,	// PseudoVMULHSU_VX_MF8
    0U,	// PseudoVMULHSU_VX_MF8_MASK
    0U,	// PseudoVMULHU_VV_M1
    0U,	// PseudoVMULHU_VV_M1_MASK
    0U,	// PseudoVMULHU_VV_M2
    0U,	// PseudoVMULHU_VV_M2_MASK
    0U,	// PseudoVMULHU_VV_M4
    0U,	// PseudoVMULHU_VV_M4_MASK
    0U,	// PseudoVMULHU_VV_M8
    0U,	// PseudoVMULHU_VV_M8_MASK
    0U,	// PseudoVMULHU_VV_MF2
    0U,	// PseudoVMULHU_VV_MF2_MASK
    0U,	// PseudoVMULHU_VV_MF4
    0U,	// PseudoVMULHU_VV_MF4_MASK
    0U,	// PseudoVMULHU_VV_MF8
    0U,	// PseudoVMULHU_VV_MF8_MASK
    0U,	// PseudoVMULHU_VX_M1
    0U,	// PseudoVMULHU_VX_M1_MASK
    0U,	// PseudoVMULHU_VX_M2
    0U,	// PseudoVMULHU_VX_M2_MASK
    0U,	// PseudoVMULHU_VX_M4
    0U,	// PseudoVMULHU_VX_M4_MASK
    0U,	// PseudoVMULHU_VX_M8
    0U,	// PseudoVMULHU_VX_M8_MASK
    0U,	// PseudoVMULHU_VX_MF2
    0U,	// PseudoVMULHU_VX_MF2_MASK
    0U,	// PseudoVMULHU_VX_MF4
    0U,	// PseudoVMULHU_VX_MF4_MASK
    0U,	// PseudoVMULHU_VX_MF8
    0U,	// PseudoVMULHU_VX_MF8_MASK
    0U,	// PseudoVMULH_VV_M1
    0U,	// PseudoVMULH_VV_M1_MASK
    0U,	// PseudoVMULH_VV_M2
    0U,	// PseudoVMULH_VV_M2_MASK
    0U,	// PseudoVMULH_VV_M4
    0U,	// PseudoVMULH_VV_M4_MASK
    0U,	// PseudoVMULH_VV_M8
    0U,	// PseudoVMULH_VV_M8_MASK
    0U,	// PseudoVMULH_VV_MF2
    0U,	// PseudoVMULH_VV_MF2_MASK
    0U,	// PseudoVMULH_VV_MF4
    0U,	// PseudoVMULH_VV_MF4_MASK
    0U,	// PseudoVMULH_VV_MF8
    0U,	// PseudoVMULH_VV_MF8_MASK
    0U,	// PseudoVMULH_VX_M1
    0U,	// PseudoVMULH_VX_M1_MASK
    0U,	// PseudoVMULH_VX_M2
    0U,	// PseudoVMULH_VX_M2_MASK
    0U,	// PseudoVMULH_VX_M4
    0U,	// PseudoVMULH_VX_M4_MASK
    0U,	// PseudoVMULH_VX_M8
    0U,	// PseudoVMULH_VX_M8_MASK
    0U,	// PseudoVMULH_VX_MF2
    0U,	// PseudoVMULH_VX_MF2_MASK
    0U,	// PseudoVMULH_VX_MF4
    0U,	// PseudoVMULH_VX_MF4_MASK
    0U,	// PseudoVMULH_VX_MF8
    0U,	// PseudoVMULH_VX_MF8_MASK
    0U,	// PseudoVMUL_VV_M1
    0U,	// PseudoVMUL_VV_M1_MASK
    0U,	// PseudoVMUL_VV_M2
    0U,	// PseudoVMUL_VV_M2_MASK
    0U,	// PseudoVMUL_VV_M4
    0U,	// PseudoVMUL_VV_M4_MASK
    0U,	// PseudoVMUL_VV_M8
    0U,	// PseudoVMUL_VV_M8_MASK
    0U,	// PseudoVMUL_VV_MF2
    0U,	// PseudoVMUL_VV_MF2_MASK
    0U,	// PseudoVMUL_VV_MF4
    0U,	// PseudoVMUL_VV_MF4_MASK
    0U,	// PseudoVMUL_VV_MF8
    0U,	// PseudoVMUL_VV_MF8_MASK
    0U,	// PseudoVMUL_VX_M1
    0U,	// PseudoVMUL_VX_M1_MASK
    0U,	// PseudoVMUL_VX_M2
    0U,	// PseudoVMUL_VX_M2_MASK
    0U,	// PseudoVMUL_VX_M4
    0U,	// PseudoVMUL_VX_M4_MASK
    0U,	// PseudoVMUL_VX_M8
    0U,	// PseudoVMUL_VX_M8_MASK
    0U,	// PseudoVMUL_VX_MF2
    0U,	// PseudoVMUL_VX_MF2_MASK
    0U,	// PseudoVMUL_VX_MF4
    0U,	// PseudoVMUL_VX_MF4_MASK
    0U,	// PseudoVMUL_VX_MF8
    0U,	// PseudoVMUL_VX_MF8_MASK
    0U,	// PseudoVMV_S_X
    0U,	// PseudoVMV_V_I_M1
    0U,	// PseudoVMV_V_I_M2
    0U,	// PseudoVMV_V_I_M4
    0U,	// PseudoVMV_V_I_M8
    0U,	// PseudoVMV_V_I_MF2
    0U,	// PseudoVMV_V_I_MF4
    0U,	// PseudoVMV_V_I_MF8
    0U,	// PseudoVMV_V_V_M1
    0U,	// PseudoVMV_V_V_M2
    0U,	// PseudoVMV_V_V_M4
    0U,	// PseudoVMV_V_V_M8
    0U,	// PseudoVMV_V_V_MF2
    0U,	// PseudoVMV_V_V_MF4
    0U,	// PseudoVMV_V_V_MF8
    0U,	// PseudoVMV_V_X_M1
    0U,	// PseudoVMV_V_X_M2
    0U,	// PseudoVMV_V_X_M4
    0U,	// PseudoVMV_V_X_M8
    0U,	// PseudoVMV_V_X_MF2
    0U,	// PseudoVMV_V_X_MF4
    0U,	// PseudoVMV_V_X_MF8
    0U,	// PseudoVMV_X_S
    0U,	// PseudoVMXNOR_MM_B1
    0U,	// PseudoVMXNOR_MM_B16
    0U,	// PseudoVMXNOR_MM_B2
    0U,	// PseudoVMXNOR_MM_B32
    0U,	// PseudoVMXNOR_MM_B4
    0U,	// PseudoVMXNOR_MM_B64
    0U,	// PseudoVMXNOR_MM_B8
    0U,	// PseudoVMXOR_MM_B1
    0U,	// PseudoVMXOR_MM_B16
    0U,	// PseudoVMXOR_MM_B2
    0U,	// PseudoVMXOR_MM_B32
    0U,	// PseudoVMXOR_MM_B4
    0U,	// PseudoVMXOR_MM_B64
    0U,	// PseudoVMXOR_MM_B8
    0U,	// PseudoVNCLIPU_WI_M1
    0U,	// PseudoVNCLIPU_WI_M1_MASK
    0U,	// PseudoVNCLIPU_WI_M2
    0U,	// PseudoVNCLIPU_WI_M2_MASK
    0U,	// PseudoVNCLIPU_WI_M4
    0U,	// PseudoVNCLIPU_WI_M4_MASK
    0U,	// PseudoVNCLIPU_WI_MF2
    0U,	// PseudoVNCLIPU_WI_MF2_MASK
    0U,	// PseudoVNCLIPU_WI_MF4
    0U,	// PseudoVNCLIPU_WI_MF4_MASK
    0U,	// PseudoVNCLIPU_WI_MF8
    0U,	// PseudoVNCLIPU_WI_MF8_MASK
    0U,	// PseudoVNCLIPU_WV_M1
    0U,	// PseudoVNCLIPU_WV_M1_MASK
    0U,	// PseudoVNCLIPU_WV_M2
    0U,	// PseudoVNCLIPU_WV_M2_MASK
    0U,	// PseudoVNCLIPU_WV_M4
    0U,	// PseudoVNCLIPU_WV_M4_MASK
    0U,	// PseudoVNCLIPU_WV_MF2
    0U,	// PseudoVNCLIPU_WV_MF2_MASK
    0U,	// PseudoVNCLIPU_WV_MF4
    0U,	// PseudoVNCLIPU_WV_MF4_MASK
    0U,	// PseudoVNCLIPU_WV_MF8
    0U,	// PseudoVNCLIPU_WV_MF8_MASK
    0U,	// PseudoVNCLIPU_WX_M1
    0U,	// PseudoVNCLIPU_WX_M1_MASK
    0U,	// PseudoVNCLIPU_WX_M2
    0U,	// PseudoVNCLIPU_WX_M2_MASK
    0U,	// PseudoVNCLIPU_WX_M4
    0U,	// PseudoVNCLIPU_WX_M4_MASK
    0U,	// PseudoVNCLIPU_WX_MF2
    0U,	// PseudoVNCLIPU_WX_MF2_MASK
    0U,	// PseudoVNCLIPU_WX_MF4
    0U,	// PseudoVNCLIPU_WX_MF4_MASK
    0U,	// PseudoVNCLIPU_WX_MF8
    0U,	// PseudoVNCLIPU_WX_MF8_MASK
    0U,	// PseudoVNCLIP_WI_M1
    0U,	// PseudoVNCLIP_WI_M1_MASK
    0U,	// PseudoVNCLIP_WI_M2
    0U,	// PseudoVNCLIP_WI_M2_MASK
    0U,	// PseudoVNCLIP_WI_M4
    0U,	// PseudoVNCLIP_WI_M4_MASK
    0U,	// PseudoVNCLIP_WI_MF2
    0U,	// PseudoVNCLIP_WI_MF2_MASK
    0U,	// PseudoVNCLIP_WI_MF4
    0U,	// PseudoVNCLIP_WI_MF4_MASK
    0U,	// PseudoVNCLIP_WI_MF8
    0U,	// PseudoVNCLIP_WI_MF8_MASK
    0U,	// PseudoVNCLIP_WV_M1
    0U,	// PseudoVNCLIP_WV_M1_MASK
    0U,	// PseudoVNCLIP_WV_M2
    0U,	// PseudoVNCLIP_WV_M2_MASK
    0U,	// PseudoVNCLIP_WV_M4
    0U,	// PseudoVNCLIP_WV_M4_MASK
    0U,	// PseudoVNCLIP_WV_MF2
    0U,	// PseudoVNCLIP_WV_MF2_MASK
    0U,	// PseudoVNCLIP_WV_MF4
    0U,	// PseudoVNCLIP_WV_MF4_MASK
    0U,	// PseudoVNCLIP_WV_MF8
    0U,	// PseudoVNCLIP_WV_MF8_MASK
    0U,	// PseudoVNCLIP_WX_M1
    0U,	// PseudoVNCLIP_WX_M1_MASK
    0U,	// PseudoVNCLIP_WX_M2
    0U,	// PseudoVNCLIP_WX_M2_MASK
    0U,	// PseudoVNCLIP_WX_M4
    0U,	// PseudoVNCLIP_WX_M4_MASK
    0U,	// PseudoVNCLIP_WX_MF2
    0U,	// PseudoVNCLIP_WX_MF2_MASK
    0U,	// PseudoVNCLIP_WX_MF4
    0U,	// PseudoVNCLIP_WX_MF4_MASK
    0U,	// PseudoVNCLIP_WX_MF8
    0U,	// PseudoVNCLIP_WX_MF8_MASK
    0U,	// PseudoVNMSAC_VV_M1
    0U,	// PseudoVNMSAC_VV_M1_MASK
    0U,	// PseudoVNMSAC_VV_M2
    0U,	// PseudoVNMSAC_VV_M2_MASK
    0U,	// PseudoVNMSAC_VV_M4
    0U,	// PseudoVNMSAC_VV_M4_MASK
    0U,	// PseudoVNMSAC_VV_M8
    0U,	// PseudoVNMSAC_VV_M8_MASK
    0U,	// PseudoVNMSAC_VV_MF2
    0U,	// PseudoVNMSAC_VV_MF2_MASK
    0U,	// PseudoVNMSAC_VV_MF4
    0U,	// PseudoVNMSAC_VV_MF4_MASK
    0U,	// PseudoVNMSAC_VV_MF8
    0U,	// PseudoVNMSAC_VV_MF8_MASK
    0U,	// PseudoVNMSAC_VX_M1
    0U,	// PseudoVNMSAC_VX_M1_MASK
    0U,	// PseudoVNMSAC_VX_M2
    0U,	// PseudoVNMSAC_VX_M2_MASK
    0U,	// PseudoVNMSAC_VX_M4
    0U,	// PseudoVNMSAC_VX_M4_MASK
    0U,	// PseudoVNMSAC_VX_M8
    0U,	// PseudoVNMSAC_VX_M8_MASK
    0U,	// PseudoVNMSAC_VX_MF2
    0U,	// PseudoVNMSAC_VX_MF2_MASK
    0U,	// PseudoVNMSAC_VX_MF4
    0U,	// PseudoVNMSAC_VX_MF4_MASK
    0U,	// PseudoVNMSAC_VX_MF8
    0U,	// PseudoVNMSAC_VX_MF8_MASK
    0U,	// PseudoVNMSUB_VV_M1
    0U,	// PseudoVNMSUB_VV_M1_MASK
    0U,	// PseudoVNMSUB_VV_M2
    0U,	// PseudoVNMSUB_VV_M2_MASK
    0U,	// PseudoVNMSUB_VV_M4
    0U,	// PseudoVNMSUB_VV_M4_MASK
    0U,	// PseudoVNMSUB_VV_M8
    0U,	// PseudoVNMSUB_VV_M8_MASK
    0U,	// PseudoVNMSUB_VV_MF2
    0U,	// PseudoVNMSUB_VV_MF2_MASK
    0U,	// PseudoVNMSUB_VV_MF4
    0U,	// PseudoVNMSUB_VV_MF4_MASK
    0U,	// PseudoVNMSUB_VV_MF8
    0U,	// PseudoVNMSUB_VV_MF8_MASK
    0U,	// PseudoVNMSUB_VX_M1
    0U,	// PseudoVNMSUB_VX_M1_MASK
    0U,	// PseudoVNMSUB_VX_M2
    0U,	// PseudoVNMSUB_VX_M2_MASK
    0U,	// PseudoVNMSUB_VX_M4
    0U,	// PseudoVNMSUB_VX_M4_MASK
    0U,	// PseudoVNMSUB_VX_M8
    0U,	// PseudoVNMSUB_VX_M8_MASK
    0U,	// PseudoVNMSUB_VX_MF2
    0U,	// PseudoVNMSUB_VX_MF2_MASK
    0U,	// PseudoVNMSUB_VX_MF4
    0U,	// PseudoVNMSUB_VX_MF4_MASK
    0U,	// PseudoVNMSUB_VX_MF8
    0U,	// PseudoVNMSUB_VX_MF8_MASK
    0U,	// PseudoVNSRA_WI_M1
    0U,	// PseudoVNSRA_WI_M1_MASK
    0U,	// PseudoVNSRA_WI_M2
    0U,	// PseudoVNSRA_WI_M2_MASK
    0U,	// PseudoVNSRA_WI_M4
    0U,	// PseudoVNSRA_WI_M4_MASK
    0U,	// PseudoVNSRA_WI_MF2
    0U,	// PseudoVNSRA_WI_MF2_MASK
    0U,	// PseudoVNSRA_WI_MF4
    0U,	// PseudoVNSRA_WI_MF4_MASK
    0U,	// PseudoVNSRA_WI_MF8
    0U,	// PseudoVNSRA_WI_MF8_MASK
    0U,	// PseudoVNSRA_WV_M1
    0U,	// PseudoVNSRA_WV_M1_MASK
    0U,	// PseudoVNSRA_WV_M2
    0U,	// PseudoVNSRA_WV_M2_MASK
    0U,	// PseudoVNSRA_WV_M4
    0U,	// PseudoVNSRA_WV_M4_MASK
    0U,	// PseudoVNSRA_WV_MF2
    0U,	// PseudoVNSRA_WV_MF2_MASK
    0U,	// PseudoVNSRA_WV_MF4
    0U,	// PseudoVNSRA_WV_MF4_MASK
    0U,	// PseudoVNSRA_WV_MF8
    0U,	// PseudoVNSRA_WV_MF8_MASK
    0U,	// PseudoVNSRA_WX_M1
    0U,	// PseudoVNSRA_WX_M1_MASK
    0U,	// PseudoVNSRA_WX_M2
    0U,	// PseudoVNSRA_WX_M2_MASK
    0U,	// PseudoVNSRA_WX_M4
    0U,	// PseudoVNSRA_WX_M4_MASK
    0U,	// PseudoVNSRA_WX_MF2
    0U,	// PseudoVNSRA_WX_MF2_MASK
    0U,	// PseudoVNSRA_WX_MF4
    0U,	// PseudoVNSRA_WX_MF4_MASK
    0U,	// PseudoVNSRA_WX_MF8
    0U,	// PseudoVNSRA_WX_MF8_MASK
    0U,	// PseudoVNSRL_WI_M1
    0U,	// PseudoVNSRL_WI_M1_MASK
    0U,	// PseudoVNSRL_WI_M2
    0U,	// PseudoVNSRL_WI_M2_MASK
    0U,	// PseudoVNSRL_WI_M4
    0U,	// PseudoVNSRL_WI_M4_MASK
    0U,	// PseudoVNSRL_WI_MF2
    0U,	// PseudoVNSRL_WI_MF2_MASK
    0U,	// PseudoVNSRL_WI_MF4
    0U,	// PseudoVNSRL_WI_MF4_MASK
    0U,	// PseudoVNSRL_WI_MF8
    0U,	// PseudoVNSRL_WI_MF8_MASK
    0U,	// PseudoVNSRL_WV_M1
    0U,	// PseudoVNSRL_WV_M1_MASK
    0U,	// PseudoVNSRL_WV_M2
    0U,	// PseudoVNSRL_WV_M2_MASK
    0U,	// PseudoVNSRL_WV_M4
    0U,	// PseudoVNSRL_WV_M4_MASK
    0U,	// PseudoVNSRL_WV_MF2
    0U,	// PseudoVNSRL_WV_MF2_MASK
    0U,	// PseudoVNSRL_WV_MF4
    0U,	// PseudoVNSRL_WV_MF4_MASK
    0U,	// PseudoVNSRL_WV_MF8
    0U,	// PseudoVNSRL_WV_MF8_MASK
    0U,	// PseudoVNSRL_WX_M1
    0U,	// PseudoVNSRL_WX_M1_MASK
    0U,	// PseudoVNSRL_WX_M2
    0U,	// PseudoVNSRL_WX_M2_MASK
    0U,	// PseudoVNSRL_WX_M4
    0U,	// PseudoVNSRL_WX_M4_MASK
    0U,	// PseudoVNSRL_WX_MF2
    0U,	// PseudoVNSRL_WX_MF2_MASK
    0U,	// PseudoVNSRL_WX_MF4
    0U,	// PseudoVNSRL_WX_MF4_MASK
    0U,	// PseudoVNSRL_WX_MF8
    0U,	// PseudoVNSRL_WX_MF8_MASK
    0U,	// PseudoVOR_VI_M1
    0U,	// PseudoVOR_VI_M1_MASK
    0U,	// PseudoVOR_VI_M2
    0U,	// PseudoVOR_VI_M2_MASK
    0U,	// PseudoVOR_VI_M4
    0U,	// PseudoVOR_VI_M4_MASK
    0U,	// PseudoVOR_VI_M8
    0U,	// PseudoVOR_VI_M8_MASK
    0U,	// PseudoVOR_VI_MF2
    0U,	// PseudoVOR_VI_MF2_MASK
    0U,	// PseudoVOR_VI_MF4
    0U,	// PseudoVOR_VI_MF4_MASK
    0U,	// PseudoVOR_VI_MF8
    0U,	// PseudoVOR_VI_MF8_MASK
    0U,	// PseudoVOR_VV_M1
    0U,	// PseudoVOR_VV_M1_MASK
    0U,	// PseudoVOR_VV_M2
    0U,	// PseudoVOR_VV_M2_MASK
    0U,	// PseudoVOR_VV_M4
    0U,	// PseudoVOR_VV_M4_MASK
    0U,	// PseudoVOR_VV_M8
    0U,	// PseudoVOR_VV_M8_MASK
    0U,	// PseudoVOR_VV_MF2
    0U,	// PseudoVOR_VV_MF2_MASK
    0U,	// PseudoVOR_VV_MF4
    0U,	// PseudoVOR_VV_MF4_MASK
    0U,	// PseudoVOR_VV_MF8
    0U,	// PseudoVOR_VV_MF8_MASK
    0U,	// PseudoVOR_VX_M1
    0U,	// PseudoVOR_VX_M1_MASK
    0U,	// PseudoVOR_VX_M2
    0U,	// PseudoVOR_VX_M2_MASK
    0U,	// PseudoVOR_VX_M4
    0U,	// PseudoVOR_VX_M4_MASK
    0U,	// PseudoVOR_VX_M8
    0U,	// PseudoVOR_VX_M8_MASK
    0U,	// PseudoVOR_VX_MF2
    0U,	// PseudoVOR_VX_MF2_MASK
    0U,	// PseudoVOR_VX_MF4
    0U,	// PseudoVOR_VX_MF4_MASK
    0U,	// PseudoVOR_VX_MF8
    0U,	// PseudoVOR_VX_MF8_MASK
    0U,	// PseudoVQDOTSU_VV_M1
    0U,	// PseudoVQDOTSU_VV_M1_MASK
    0U,	// PseudoVQDOTSU_VV_M2
    0U,	// PseudoVQDOTSU_VV_M2_MASK
    0U,	// PseudoVQDOTSU_VV_M4
    0U,	// PseudoVQDOTSU_VV_M4_MASK
    0U,	// PseudoVQDOTSU_VV_M8
    0U,	// PseudoVQDOTSU_VV_M8_MASK
    0U,	// PseudoVQDOTSU_VV_MF2
    0U,	// PseudoVQDOTSU_VV_MF2_MASK
    0U,	// PseudoVQDOTSU_VX_M1
    0U,	// PseudoVQDOTSU_VX_M1_MASK
    0U,	// PseudoVQDOTSU_VX_M2
    0U,	// PseudoVQDOTSU_VX_M2_MASK
    0U,	// PseudoVQDOTSU_VX_M4
    0U,	// PseudoVQDOTSU_VX_M4_MASK
    0U,	// PseudoVQDOTSU_VX_M8
    0U,	// PseudoVQDOTSU_VX_M8_MASK
    0U,	// PseudoVQDOTSU_VX_MF2
    0U,	// PseudoVQDOTSU_VX_MF2_MASK
    0U,	// PseudoVQDOTUS_VX_M1
    0U,	// PseudoVQDOTUS_VX_M1_MASK
    0U,	// PseudoVQDOTUS_VX_M2
    0U,	// PseudoVQDOTUS_VX_M2_MASK
    0U,	// PseudoVQDOTUS_VX_M4
    0U,	// PseudoVQDOTUS_VX_M4_MASK
    0U,	// PseudoVQDOTUS_VX_M8
    0U,	// PseudoVQDOTUS_VX_M8_MASK
    0U,	// PseudoVQDOTUS_VX_MF2
    0U,	// PseudoVQDOTUS_VX_MF2_MASK
    0U,	// PseudoVQDOTU_VV_M1
    0U,	// PseudoVQDOTU_VV_M1_MASK
    0U,	// PseudoVQDOTU_VV_M2
    0U,	// PseudoVQDOTU_VV_M2_MASK
    0U,	// PseudoVQDOTU_VV_M4
    0U,	// PseudoVQDOTU_VV_M4_MASK
    0U,	// PseudoVQDOTU_VV_M8
    0U,	// PseudoVQDOTU_VV_M8_MASK
    0U,	// PseudoVQDOTU_VV_MF2
    0U,	// PseudoVQDOTU_VV_MF2_MASK
    0U,	// PseudoVQDOTU_VX_M1
    0U,	// PseudoVQDOTU_VX_M1_MASK
    0U,	// PseudoVQDOTU_VX_M2
    0U,	// PseudoVQDOTU_VX_M2_MASK
    0U,	// PseudoVQDOTU_VX_M4
    0U,	// PseudoVQDOTU_VX_M4_MASK
    0U,	// PseudoVQDOTU_VX_M8
    0U,	// PseudoVQDOTU_VX_M8_MASK
    0U,	// PseudoVQDOTU_VX_MF2
    0U,	// PseudoVQDOTU_VX_MF2_MASK
    0U,	// PseudoVQDOT_VV_M1
    0U,	// PseudoVQDOT_VV_M1_MASK
    0U,	// PseudoVQDOT_VV_M2
    0U,	// PseudoVQDOT_VV_M2_MASK
    0U,	// PseudoVQDOT_VV_M4
    0U,	// PseudoVQDOT_VV_M4_MASK
    0U,	// PseudoVQDOT_VV_M8
    0U,	// PseudoVQDOT_VV_M8_MASK
    0U,	// PseudoVQDOT_VV_MF2
    0U,	// PseudoVQDOT_VV_MF2_MASK
    0U,	// PseudoVQDOT_VX_M1
    0U,	// PseudoVQDOT_VX_M1_MASK
    0U,	// PseudoVQDOT_VX_M2
    0U,	// PseudoVQDOT_VX_M2_MASK
    0U,	// PseudoVQDOT_VX_M4
    0U,	// PseudoVQDOT_VX_M4_MASK
    0U,	// PseudoVQDOT_VX_M8
    0U,	// PseudoVQDOT_VX_M8_MASK
    0U,	// PseudoVQDOT_VX_MF2
    0U,	// PseudoVQDOT_VX_MF2_MASK
    0U,	// PseudoVREDAND_VS_M1_E16
    0U,	// PseudoVREDAND_VS_M1_E16_MASK
    0U,	// PseudoVREDAND_VS_M1_E32
    0U,	// PseudoVREDAND_VS_M1_E32_MASK
    0U,	// PseudoVREDAND_VS_M1_E64
    0U,	// PseudoVREDAND_VS_M1_E64_MASK
    0U,	// PseudoVREDAND_VS_M1_E8
    0U,	// PseudoVREDAND_VS_M1_E8_MASK
    0U,	// PseudoVREDAND_VS_M2_E16
    0U,	// PseudoVREDAND_VS_M2_E16_MASK
    0U,	// PseudoVREDAND_VS_M2_E32
    0U,	// PseudoVREDAND_VS_M2_E32_MASK
    0U,	// PseudoVREDAND_VS_M2_E64
    0U,	// PseudoVREDAND_VS_M2_E64_MASK
    0U,	// PseudoVREDAND_VS_M2_E8
    0U,	// PseudoVREDAND_VS_M2_E8_MASK
    0U,	// PseudoVREDAND_VS_M4_E16
    0U,	// PseudoVREDAND_VS_M4_E16_MASK
    0U,	// PseudoVREDAND_VS_M4_E32
    0U,	// PseudoVREDAND_VS_M4_E32_MASK
    0U,	// PseudoVREDAND_VS_M4_E64
    0U,	// PseudoVREDAND_VS_M4_E64_MASK
    0U,	// PseudoVREDAND_VS_M4_E8
    0U,	// PseudoVREDAND_VS_M4_E8_MASK
    0U,	// PseudoVREDAND_VS_M8_E16
    0U,	// PseudoVREDAND_VS_M8_E16_MASK
    0U,	// PseudoVREDAND_VS_M8_E32
    0U,	// PseudoVREDAND_VS_M8_E32_MASK
    0U,	// PseudoVREDAND_VS_M8_E64
    0U,	// PseudoVREDAND_VS_M8_E64_MASK
    0U,	// PseudoVREDAND_VS_M8_E8
    0U,	// PseudoVREDAND_VS_M8_E8_MASK
    0U,	// PseudoVREDAND_VS_MF2_E16
    0U,	// PseudoVREDAND_VS_MF2_E16_MASK
    0U,	// PseudoVREDAND_VS_MF2_E32
    0U,	// PseudoVREDAND_VS_MF2_E32_MASK
    0U,	// PseudoVREDAND_VS_MF2_E8
    0U,	// PseudoVREDAND_VS_MF2_E8_MASK
    0U,	// PseudoVREDAND_VS_MF4_E16
    0U,	// PseudoVREDAND_VS_MF4_E16_MASK
    0U,	// PseudoVREDAND_VS_MF4_E8
    0U,	// PseudoVREDAND_VS_MF4_E8_MASK
    0U,	// PseudoVREDAND_VS_MF8_E8
    0U,	// PseudoVREDAND_VS_MF8_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E16
    0U,	// PseudoVREDMAXU_VS_M1_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E32
    0U,	// PseudoVREDMAXU_VS_M1_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E64
    0U,	// PseudoVREDMAXU_VS_M1_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E8
    0U,	// PseudoVREDMAXU_VS_M1_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E16
    0U,	// PseudoVREDMAXU_VS_M2_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E32
    0U,	// PseudoVREDMAXU_VS_M2_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E64
    0U,	// PseudoVREDMAXU_VS_M2_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E8
    0U,	// PseudoVREDMAXU_VS_M2_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E16
    0U,	// PseudoVREDMAXU_VS_M4_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E32
    0U,	// PseudoVREDMAXU_VS_M4_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E64
    0U,	// PseudoVREDMAXU_VS_M4_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E8
    0U,	// PseudoVREDMAXU_VS_M4_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E16
    0U,	// PseudoVREDMAXU_VS_M8_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E32
    0U,	// PseudoVREDMAXU_VS_M8_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E64
    0U,	// PseudoVREDMAXU_VS_M8_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E8
    0U,	// PseudoVREDMAXU_VS_M8_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E16
    0U,	// PseudoVREDMAXU_VS_MF2_E16_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E32
    0U,	// PseudoVREDMAXU_VS_MF2_E32_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E8
    0U,	// PseudoVREDMAXU_VS_MF2_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF4_E16
    0U,	// PseudoVREDMAXU_VS_MF4_E16_MASK
    0U,	// PseudoVREDMAXU_VS_MF4_E8
    0U,	// PseudoVREDMAXU_VS_MF4_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF8_E8
    0U,	// PseudoVREDMAXU_VS_MF8_E8_MASK
    0U,	// PseudoVREDMAX_VS_M1_E16
    0U,	// PseudoVREDMAX_VS_M1_E16_MASK
    0U,	// PseudoVREDMAX_VS_M1_E32
    0U,	// PseudoVREDMAX_VS_M1_E32_MASK
    0U,	// PseudoVREDMAX_VS_M1_E64
    0U,	// PseudoVREDMAX_VS_M1_E64_MASK
    0U,	// PseudoVREDMAX_VS_M1_E8
    0U,	// PseudoVREDMAX_VS_M1_E8_MASK
    0U,	// PseudoVREDMAX_VS_M2_E16
    0U,	// PseudoVREDMAX_VS_M2_E16_MASK
    0U,	// PseudoVREDMAX_VS_M2_E32
    0U,	// PseudoVREDMAX_VS_M2_E32_MASK
    0U,	// PseudoVREDMAX_VS_M2_E64
    0U,	// PseudoVREDMAX_VS_M2_E64_MASK
    0U,	// PseudoVREDMAX_VS_M2_E8
    0U,	// PseudoVREDMAX_VS_M2_E8_MASK
    0U,	// PseudoVREDMAX_VS_M4_E16
    0U,	// PseudoVREDMAX_VS_M4_E16_MASK
    0U,	// PseudoVREDMAX_VS_M4_E32
    0U,	// PseudoVREDMAX_VS_M4_E32_MASK
    0U,	// PseudoVREDMAX_VS_M4_E64
    0U,	// PseudoVREDMAX_VS_M4_E64_MASK
    0U,	// PseudoVREDMAX_VS_M4_E8
    0U,	// PseudoVREDMAX_VS_M4_E8_MASK
    0U,	// PseudoVREDMAX_VS_M8_E16
    0U,	// PseudoVREDMAX_VS_M8_E16_MASK
    0U,	// PseudoVREDMAX_VS_M8_E32
    0U,	// PseudoVREDMAX_VS_M8_E32_MASK
    0U,	// PseudoVREDMAX_VS_M8_E64
    0U,	// PseudoVREDMAX_VS_M8_E64_MASK
    0U,	// PseudoVREDMAX_VS_M8_E8
    0U,	// PseudoVREDMAX_VS_M8_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E16
    0U,	// PseudoVREDMAX_VS_MF2_E16_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E32
    0U,	// PseudoVREDMAX_VS_MF2_E32_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E8
    0U,	// PseudoVREDMAX_VS_MF2_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF4_E16
    0U,	// PseudoVREDMAX_VS_MF4_E16_MASK
    0U,	// PseudoVREDMAX_VS_MF4_E8
    0U,	// PseudoVREDMAX_VS_MF4_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF8_E8
    0U,	// PseudoVREDMAX_VS_MF8_E8_MASK
    0U,	// PseudoVREDMINU_VS_M1_E16
    0U,	// PseudoVREDMINU_VS_M1_E16_MASK
    0U,	// PseudoVREDMINU_VS_M1_E32
    0U,	// PseudoVREDMINU_VS_M1_E32_MASK
    0U,	// PseudoVREDMINU_VS_M1_E64
    0U,	// PseudoVREDMINU_VS_M1_E64_MASK
    0U,	// PseudoVREDMINU_VS_M1_E8
    0U,	// PseudoVREDMINU_VS_M1_E8_MASK
    0U,	// PseudoVREDMINU_VS_M2_E16
    0U,	// PseudoVREDMINU_VS_M2_E16_MASK
    0U,	// PseudoVREDMINU_VS_M2_E32
    0U,	// PseudoVREDMINU_VS_M2_E32_MASK
    0U,	// PseudoVREDMINU_VS_M2_E64
    0U,	// PseudoVREDMINU_VS_M2_E64_MASK
    0U,	// PseudoVREDMINU_VS_M2_E8
    0U,	// PseudoVREDMINU_VS_M2_E8_MASK
    0U,	// PseudoVREDMINU_VS_M4_E16
    0U,	// PseudoVREDMINU_VS_M4_E16_MASK
    0U,	// PseudoVREDMINU_VS_M4_E32
    0U,	// PseudoVREDMINU_VS_M4_E32_MASK
    0U,	// PseudoVREDMINU_VS_M4_E64
    0U,	// PseudoVREDMINU_VS_M4_E64_MASK
    0U,	// PseudoVREDMINU_VS_M4_E8
    0U,	// PseudoVREDMINU_VS_M4_E8_MASK
    0U,	// PseudoVREDMINU_VS_M8_E16
    0U,	// PseudoVREDMINU_VS_M8_E16_MASK
    0U,	// PseudoVREDMINU_VS_M8_E32
    0U,	// PseudoVREDMINU_VS_M8_E32_MASK
    0U,	// PseudoVREDMINU_VS_M8_E64
    0U,	// PseudoVREDMINU_VS_M8_E64_MASK
    0U,	// PseudoVREDMINU_VS_M8_E8
    0U,	// PseudoVREDMINU_VS_M8_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E16
    0U,	// PseudoVREDMINU_VS_MF2_E16_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E32
    0U,	// PseudoVREDMINU_VS_MF2_E32_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E8
    0U,	// PseudoVREDMINU_VS_MF2_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF4_E16
    0U,	// PseudoVREDMINU_VS_MF4_E16_MASK
    0U,	// PseudoVREDMINU_VS_MF4_E8
    0U,	// PseudoVREDMINU_VS_MF4_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF8_E8
    0U,	// PseudoVREDMINU_VS_MF8_E8_MASK
    0U,	// PseudoVREDMIN_VS_M1_E16
    0U,	// PseudoVREDMIN_VS_M1_E16_MASK
    0U,	// PseudoVREDMIN_VS_M1_E32
    0U,	// PseudoVREDMIN_VS_M1_E32_MASK
    0U,	// PseudoVREDMIN_VS_M1_E64
    0U,	// PseudoVREDMIN_VS_M1_E64_MASK
    0U,	// PseudoVREDMIN_VS_M1_E8
    0U,	// PseudoVREDMIN_VS_M1_E8_MASK
    0U,	// PseudoVREDMIN_VS_M2_E16
    0U,	// PseudoVREDMIN_VS_M2_E16_MASK
    0U,	// PseudoVREDMIN_VS_M2_E32
    0U,	// PseudoVREDMIN_VS_M2_E32_MASK
    0U,	// PseudoVREDMIN_VS_M2_E64
    0U,	// PseudoVREDMIN_VS_M2_E64_MASK
    0U,	// PseudoVREDMIN_VS_M2_E8
    0U,	// PseudoVREDMIN_VS_M2_E8_MASK
    0U,	// PseudoVREDMIN_VS_M4_E16
    0U,	// PseudoVREDMIN_VS_M4_E16_MASK
    0U,	// PseudoVREDMIN_VS_M4_E32
    0U,	// PseudoVREDMIN_VS_M4_E32_MASK
    0U,	// PseudoVREDMIN_VS_M4_E64
    0U,	// PseudoVREDMIN_VS_M4_E64_MASK
    0U,	// PseudoVREDMIN_VS_M4_E8
    0U,	// PseudoVREDMIN_VS_M4_E8_MASK
    0U,	// PseudoVREDMIN_VS_M8_E16
    0U,	// PseudoVREDMIN_VS_M8_E16_MASK
    0U,	// PseudoVREDMIN_VS_M8_E32
    0U,	// PseudoVREDMIN_VS_M8_E32_MASK
    0U,	// PseudoVREDMIN_VS_M8_E64
    0U,	// PseudoVREDMIN_VS_M8_E64_MASK
    0U,	// PseudoVREDMIN_VS_M8_E8
    0U,	// PseudoVREDMIN_VS_M8_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E16
    0U,	// PseudoVREDMIN_VS_MF2_E16_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E32
    0U,	// PseudoVREDMIN_VS_MF2_E32_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E8
    0U,	// PseudoVREDMIN_VS_MF2_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF4_E16
    0U,	// PseudoVREDMIN_VS_MF4_E16_MASK
    0U,	// PseudoVREDMIN_VS_MF4_E8
    0U,	// PseudoVREDMIN_VS_MF4_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF8_E8
    0U,	// PseudoVREDMIN_VS_MF8_E8_MASK
    0U,	// PseudoVREDOR_VS_M1_E16
    0U,	// PseudoVREDOR_VS_M1_E16_MASK
    0U,	// PseudoVREDOR_VS_M1_E32
    0U,	// PseudoVREDOR_VS_M1_E32_MASK
    0U,	// PseudoVREDOR_VS_M1_E64
    0U,	// PseudoVREDOR_VS_M1_E64_MASK
    0U,	// PseudoVREDOR_VS_M1_E8
    0U,	// PseudoVREDOR_VS_M1_E8_MASK
    0U,	// PseudoVREDOR_VS_M2_E16
    0U,	// PseudoVREDOR_VS_M2_E16_MASK
    0U,	// PseudoVREDOR_VS_M2_E32
    0U,	// PseudoVREDOR_VS_M2_E32_MASK
    0U,	// PseudoVREDOR_VS_M2_E64
    0U,	// PseudoVREDOR_VS_M2_E64_MASK
    0U,	// PseudoVREDOR_VS_M2_E8
    0U,	// PseudoVREDOR_VS_M2_E8_MASK
    0U,	// PseudoVREDOR_VS_M4_E16
    0U,	// PseudoVREDOR_VS_M4_E16_MASK
    0U,	// PseudoVREDOR_VS_M4_E32
    0U,	// PseudoVREDOR_VS_M4_E32_MASK
    0U,	// PseudoVREDOR_VS_M4_E64
    0U,	// PseudoVREDOR_VS_M4_E64_MASK
    0U,	// PseudoVREDOR_VS_M4_E8
    0U,	// PseudoVREDOR_VS_M4_E8_MASK
    0U,	// PseudoVREDOR_VS_M8_E16
    0U,	// PseudoVREDOR_VS_M8_E16_MASK
    0U,	// PseudoVREDOR_VS_M8_E32
    0U,	// PseudoVREDOR_VS_M8_E32_MASK
    0U,	// PseudoVREDOR_VS_M8_E64
    0U,	// PseudoVREDOR_VS_M8_E64_MASK
    0U,	// PseudoVREDOR_VS_M8_E8
    0U,	// PseudoVREDOR_VS_M8_E8_MASK
    0U,	// PseudoVREDOR_VS_MF2_E16
    0U,	// PseudoVREDOR_VS_MF2_E16_MASK
    0U,	// PseudoVREDOR_VS_MF2_E32
    0U,	// PseudoVREDOR_VS_MF2_E32_MASK
    0U,	// PseudoVREDOR_VS_MF2_E8
    0U,	// PseudoVREDOR_VS_MF2_E8_MASK
    0U,	// PseudoVREDOR_VS_MF4_E16
    0U,	// PseudoVREDOR_VS_MF4_E16_MASK
    0U,	// PseudoVREDOR_VS_MF4_E8
    0U,	// PseudoVREDOR_VS_MF4_E8_MASK
    0U,	// PseudoVREDOR_VS_MF8_E8
    0U,	// PseudoVREDOR_VS_MF8_E8_MASK
    0U,	// PseudoVREDSUM_VS_M1_E16
    0U,	// PseudoVREDSUM_VS_M1_E16_MASK
    0U,	// PseudoVREDSUM_VS_M1_E32
    0U,	// PseudoVREDSUM_VS_M1_E32_MASK
    0U,	// PseudoVREDSUM_VS_M1_E64
    0U,	// PseudoVREDSUM_VS_M1_E64_MASK
    0U,	// PseudoVREDSUM_VS_M1_E8
    0U,	// PseudoVREDSUM_VS_M1_E8_MASK
    0U,	// PseudoVREDSUM_VS_M2_E16
    0U,	// PseudoVREDSUM_VS_M2_E16_MASK
    0U,	// PseudoVREDSUM_VS_M2_E32
    0U,	// PseudoVREDSUM_VS_M2_E32_MASK
    0U,	// PseudoVREDSUM_VS_M2_E64
    0U,	// PseudoVREDSUM_VS_M2_E64_MASK
    0U,	// PseudoVREDSUM_VS_M2_E8
    0U,	// PseudoVREDSUM_VS_M2_E8_MASK
    0U,	// PseudoVREDSUM_VS_M4_E16
    0U,	// PseudoVREDSUM_VS_M4_E16_MASK
    0U,	// PseudoVREDSUM_VS_M4_E32
    0U,	// PseudoVREDSUM_VS_M4_E32_MASK
    0U,	// PseudoVREDSUM_VS_M4_E64
    0U,	// PseudoVREDSUM_VS_M4_E64_MASK
    0U,	// PseudoVREDSUM_VS_M4_E8
    0U,	// PseudoVREDSUM_VS_M4_E8_MASK
    0U,	// PseudoVREDSUM_VS_M8_E16
    0U,	// PseudoVREDSUM_VS_M8_E16_MASK
    0U,	// PseudoVREDSUM_VS_M8_E32
    0U,	// PseudoVREDSUM_VS_M8_E32_MASK
    0U,	// PseudoVREDSUM_VS_M8_E64
    0U,	// PseudoVREDSUM_VS_M8_E64_MASK
    0U,	// PseudoVREDSUM_VS_M8_E8
    0U,	// PseudoVREDSUM_VS_M8_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E16
    0U,	// PseudoVREDSUM_VS_MF2_E16_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E32
    0U,	// PseudoVREDSUM_VS_MF2_E32_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E8
    0U,	// PseudoVREDSUM_VS_MF2_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF4_E16
    0U,	// PseudoVREDSUM_VS_MF4_E16_MASK
    0U,	// PseudoVREDSUM_VS_MF4_E8
    0U,	// PseudoVREDSUM_VS_MF4_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF8_E8
    0U,	// PseudoVREDSUM_VS_MF8_E8_MASK
    0U,	// PseudoVREDXOR_VS_M1_E16
    0U,	// PseudoVREDXOR_VS_M1_E16_MASK
    0U,	// PseudoVREDXOR_VS_M1_E32
    0U,	// PseudoVREDXOR_VS_M1_E32_MASK
    0U,	// PseudoVREDXOR_VS_M1_E64
    0U,	// PseudoVREDXOR_VS_M1_E64_MASK
    0U,	// PseudoVREDXOR_VS_M1_E8
    0U,	// PseudoVREDXOR_VS_M1_E8_MASK
    0U,	// PseudoVREDXOR_VS_M2_E16
    0U,	// PseudoVREDXOR_VS_M2_E16_MASK
    0U,	// PseudoVREDXOR_VS_M2_E32
    0U,	// PseudoVREDXOR_VS_M2_E32_MASK
    0U,	// PseudoVREDXOR_VS_M2_E64
    0U,	// PseudoVREDXOR_VS_M2_E64_MASK
    0U,	// PseudoVREDXOR_VS_M2_E8
    0U,	// PseudoVREDXOR_VS_M2_E8_MASK
    0U,	// PseudoVREDXOR_VS_M4_E16
    0U,	// PseudoVREDXOR_VS_M4_E16_MASK
    0U,	// PseudoVREDXOR_VS_M4_E32
    0U,	// PseudoVREDXOR_VS_M4_E32_MASK
    0U,	// PseudoVREDXOR_VS_M4_E64
    0U,	// PseudoVREDXOR_VS_M4_E64_MASK
    0U,	// PseudoVREDXOR_VS_M4_E8
    0U,	// PseudoVREDXOR_VS_M4_E8_MASK
    0U,	// PseudoVREDXOR_VS_M8_E16
    0U,	// PseudoVREDXOR_VS_M8_E16_MASK
    0U,	// PseudoVREDXOR_VS_M8_E32
    0U,	// PseudoVREDXOR_VS_M8_E32_MASK
    0U,	// PseudoVREDXOR_VS_M8_E64
    0U,	// PseudoVREDXOR_VS_M8_E64_MASK
    0U,	// PseudoVREDXOR_VS_M8_E8
    0U,	// PseudoVREDXOR_VS_M8_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E16
    0U,	// PseudoVREDXOR_VS_MF2_E16_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E32
    0U,	// PseudoVREDXOR_VS_MF2_E32_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E8
    0U,	// PseudoVREDXOR_VS_MF2_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF4_E16
    0U,	// PseudoVREDXOR_VS_MF4_E16_MASK
    0U,	// PseudoVREDXOR_VS_MF4_E8
    0U,	// PseudoVREDXOR_VS_MF4_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF8_E8
    0U,	// PseudoVREDXOR_VS_MF8_E8_MASK
    0U,	// PseudoVRELOAD2_M1
    0U,	// PseudoVRELOAD2_M2
    0U,	// PseudoVRELOAD2_M4
    0U,	// PseudoVRELOAD2_MF2
    0U,	// PseudoVRELOAD2_MF4
    0U,	// PseudoVRELOAD2_MF8
    0U,	// PseudoVRELOAD3_M1
    0U,	// PseudoVRELOAD3_M2
    0U,	// PseudoVRELOAD3_MF2
    0U,	// PseudoVRELOAD3_MF4
    0U,	// PseudoVRELOAD3_MF8
    0U,	// PseudoVRELOAD4_M1
    0U,	// PseudoVRELOAD4_M2
    0U,	// PseudoVRELOAD4_MF2
    0U,	// PseudoVRELOAD4_MF4
    0U,	// PseudoVRELOAD4_MF8
    0U,	// PseudoVRELOAD5_M1
    0U,	// PseudoVRELOAD5_MF2
    0U,	// PseudoVRELOAD5_MF4
    0U,	// PseudoVRELOAD5_MF8
    0U,	// PseudoVRELOAD6_M1
    0U,	// PseudoVRELOAD6_MF2
    0U,	// PseudoVRELOAD6_MF4
    0U,	// PseudoVRELOAD6_MF8
    0U,	// PseudoVRELOAD7_M1
    0U,	// PseudoVRELOAD7_MF2
    0U,	// PseudoVRELOAD7_MF4
    0U,	// PseudoVRELOAD7_MF8
    0U,	// PseudoVRELOAD8_M1
    0U,	// PseudoVRELOAD8_MF2
    0U,	// PseudoVRELOAD8_MF4
    0U,	// PseudoVRELOAD8_MF8
    0U,	// PseudoVREMU_VV_M1_E16
    0U,	// PseudoVREMU_VV_M1_E16_MASK
    0U,	// PseudoVREMU_VV_M1_E32
    0U,	// PseudoVREMU_VV_M1_E32_MASK
    0U,	// PseudoVREMU_VV_M1_E64
    0U,	// PseudoVREMU_VV_M1_E64_MASK
    0U,	// PseudoVREMU_VV_M1_E8
    0U,	// PseudoVREMU_VV_M1_E8_MASK
    0U,	// PseudoVREMU_VV_M2_E16
    0U,	// PseudoVREMU_VV_M2_E16_MASK
    0U,	// PseudoVREMU_VV_M2_E32
    0U,	// PseudoVREMU_VV_M2_E32_MASK
    0U,	// PseudoVREMU_VV_M2_E64
    0U,	// PseudoVREMU_VV_M2_E64_MASK
    0U,	// PseudoVREMU_VV_M2_E8
    0U,	// PseudoVREMU_VV_M2_E8_MASK
    0U,	// PseudoVREMU_VV_M4_E16
    0U,	// PseudoVREMU_VV_M4_E16_MASK
    0U,	// PseudoVREMU_VV_M4_E32
    0U,	// PseudoVREMU_VV_M4_E32_MASK
    0U,	// PseudoVREMU_VV_M4_E64
    0U,	// PseudoVREMU_VV_M4_E64_MASK
    0U,	// PseudoVREMU_VV_M4_E8
    0U,	// PseudoVREMU_VV_M4_E8_MASK
    0U,	// PseudoVREMU_VV_M8_E16
    0U,	// PseudoVREMU_VV_M8_E16_MASK
    0U,	// PseudoVREMU_VV_M8_E32
    0U,	// PseudoVREMU_VV_M8_E32_MASK
    0U,	// PseudoVREMU_VV_M8_E64
    0U,	// PseudoVREMU_VV_M8_E64_MASK
    0U,	// PseudoVREMU_VV_M8_E8
    0U,	// PseudoVREMU_VV_M8_E8_MASK
    0U,	// PseudoVREMU_VV_MF2_E16
    0U,	// PseudoVREMU_VV_MF2_E16_MASK
    0U,	// PseudoVREMU_VV_MF2_E32
    0U,	// PseudoVREMU_VV_MF2_E32_MASK
    0U,	// PseudoVREMU_VV_MF2_E8
    0U,	// PseudoVREMU_VV_MF2_E8_MASK
    0U,	// PseudoVREMU_VV_MF4_E16
    0U,	// PseudoVREMU_VV_MF4_E16_MASK
    0U,	// PseudoVREMU_VV_MF4_E8
    0U,	// PseudoVREMU_VV_MF4_E8_MASK
    0U,	// PseudoVREMU_VV_MF8_E8
    0U,	// PseudoVREMU_VV_MF8_E8_MASK
    0U,	// PseudoVREMU_VX_M1_E16
    0U,	// PseudoVREMU_VX_M1_E16_MASK
    0U,	// PseudoVREMU_VX_M1_E32
    0U,	// PseudoVREMU_VX_M1_E32_MASK
    0U,	// PseudoVREMU_VX_M1_E64
    0U,	// PseudoVREMU_VX_M1_E64_MASK
    0U,	// PseudoVREMU_VX_M1_E8
    0U,	// PseudoVREMU_VX_M1_E8_MASK
    0U,	// PseudoVREMU_VX_M2_E16
    0U,	// PseudoVREMU_VX_M2_E16_MASK
    0U,	// PseudoVREMU_VX_M2_E32
    0U,	// PseudoVREMU_VX_M2_E32_MASK
    0U,	// PseudoVREMU_VX_M2_E64
    0U,	// PseudoVREMU_VX_M2_E64_MASK
    0U,	// PseudoVREMU_VX_M2_E8
    0U,	// PseudoVREMU_VX_M2_E8_MASK
    0U,	// PseudoVREMU_VX_M4_E16
    0U,	// PseudoVREMU_VX_M4_E16_MASK
    0U,	// PseudoVREMU_VX_M4_E32
    0U,	// PseudoVREMU_VX_M4_E32_MASK
    0U,	// PseudoVREMU_VX_M4_E64
    0U,	// PseudoVREMU_VX_M4_E64_MASK
    0U,	// PseudoVREMU_VX_M4_E8
    0U,	// PseudoVREMU_VX_M4_E8_MASK
    0U,	// PseudoVREMU_VX_M8_E16
    0U,	// PseudoVREMU_VX_M8_E16_MASK
    0U,	// PseudoVREMU_VX_M8_E32
    0U,	// PseudoVREMU_VX_M8_E32_MASK
    0U,	// PseudoVREMU_VX_M8_E64
    0U,	// PseudoVREMU_VX_M8_E64_MASK
    0U,	// PseudoVREMU_VX_M8_E8
    0U,	// PseudoVREMU_VX_M8_E8_MASK
    0U,	// PseudoVREMU_VX_MF2_E16
    0U,	// PseudoVREMU_VX_MF2_E16_MASK
    0U,	// PseudoVREMU_VX_MF2_E32
    0U,	// PseudoVREMU_VX_MF2_E32_MASK
    0U,	// PseudoVREMU_VX_MF2_E8
    0U,	// PseudoVREMU_VX_MF2_E8_MASK
    0U,	// PseudoVREMU_VX_MF4_E16
    0U,	// PseudoVREMU_VX_MF4_E16_MASK
    0U,	// PseudoVREMU_VX_MF4_E8
    0U,	// PseudoVREMU_VX_MF4_E8_MASK
    0U,	// PseudoVREMU_VX_MF8_E8
    0U,	// PseudoVREMU_VX_MF8_E8_MASK
    0U,	// PseudoVREM_VV_M1_E16
    0U,	// PseudoVREM_VV_M1_E16_MASK
    0U,	// PseudoVREM_VV_M1_E32
    0U,	// PseudoVREM_VV_M1_E32_MASK
    0U,	// PseudoVREM_VV_M1_E64
    0U,	// PseudoVREM_VV_M1_E64_MASK
    0U,	// PseudoVREM_VV_M1_E8
    0U,	// PseudoVREM_VV_M1_E8_MASK
    0U,	// PseudoVREM_VV_M2_E16
    0U,	// PseudoVREM_VV_M2_E16_MASK
    0U,	// PseudoVREM_VV_M2_E32
    0U,	// PseudoVREM_VV_M2_E32_MASK
    0U,	// PseudoVREM_VV_M2_E64
    0U,	// PseudoVREM_VV_M2_E64_MASK
    0U,	// PseudoVREM_VV_M2_E8
    0U,	// PseudoVREM_VV_M2_E8_MASK
    0U,	// PseudoVREM_VV_M4_E16
    0U,	// PseudoVREM_VV_M4_E16_MASK
    0U,	// PseudoVREM_VV_M4_E32
    0U,	// PseudoVREM_VV_M4_E32_MASK
    0U,	// PseudoVREM_VV_M4_E64
    0U,	// PseudoVREM_VV_M4_E64_MASK
    0U,	// PseudoVREM_VV_M4_E8
    0U,	// PseudoVREM_VV_M4_E8_MASK
    0U,	// PseudoVREM_VV_M8_E16
    0U,	// PseudoVREM_VV_M8_E16_MASK
    0U,	// PseudoVREM_VV_M8_E32
    0U,	// PseudoVREM_VV_M8_E32_MASK
    0U,	// PseudoVREM_VV_M8_E64
    0U,	// PseudoVREM_VV_M8_E64_MASK
    0U,	// PseudoVREM_VV_M8_E8
    0U,	// PseudoVREM_VV_M8_E8_MASK
    0U,	// PseudoVREM_VV_MF2_E16
    0U,	// PseudoVREM_VV_MF2_E16_MASK
    0U,	// PseudoVREM_VV_MF2_E32
    0U,	// PseudoVREM_VV_MF2_E32_MASK
    0U,	// PseudoVREM_VV_MF2_E8
    0U,	// PseudoVREM_VV_MF2_E8_MASK
    0U,	// PseudoVREM_VV_MF4_E16
    0U,	// PseudoVREM_VV_MF4_E16_MASK
    0U,	// PseudoVREM_VV_MF4_E8
    0U,	// PseudoVREM_VV_MF4_E8_MASK
    0U,	// PseudoVREM_VV_MF8_E8
    0U,	// PseudoVREM_VV_MF8_E8_MASK
    0U,	// PseudoVREM_VX_M1_E16
    0U,	// PseudoVREM_VX_M1_E16_MASK
    0U,	// PseudoVREM_VX_M1_E32
    0U,	// PseudoVREM_VX_M1_E32_MASK
    0U,	// PseudoVREM_VX_M1_E64
    0U,	// PseudoVREM_VX_M1_E64_MASK
    0U,	// PseudoVREM_VX_M1_E8
    0U,	// PseudoVREM_VX_M1_E8_MASK
    0U,	// PseudoVREM_VX_M2_E16
    0U,	// PseudoVREM_VX_M2_E16_MASK
    0U,	// PseudoVREM_VX_M2_E32
    0U,	// PseudoVREM_VX_M2_E32_MASK
    0U,	// PseudoVREM_VX_M2_E64
    0U,	// PseudoVREM_VX_M2_E64_MASK
    0U,	// PseudoVREM_VX_M2_E8
    0U,	// PseudoVREM_VX_M2_E8_MASK
    0U,	// PseudoVREM_VX_M4_E16
    0U,	// PseudoVREM_VX_M4_E16_MASK
    0U,	// PseudoVREM_VX_M4_E32
    0U,	// PseudoVREM_VX_M4_E32_MASK
    0U,	// PseudoVREM_VX_M4_E64
    0U,	// PseudoVREM_VX_M4_E64_MASK
    0U,	// PseudoVREM_VX_M4_E8
    0U,	// PseudoVREM_VX_M4_E8_MASK
    0U,	// PseudoVREM_VX_M8_E16
    0U,	// PseudoVREM_VX_M8_E16_MASK
    0U,	// PseudoVREM_VX_M8_E32
    0U,	// PseudoVREM_VX_M8_E32_MASK
    0U,	// PseudoVREM_VX_M8_E64
    0U,	// PseudoVREM_VX_M8_E64_MASK
    0U,	// PseudoVREM_VX_M8_E8
    0U,	// PseudoVREM_VX_M8_E8_MASK
    0U,	// PseudoVREM_VX_MF2_E16
    0U,	// PseudoVREM_VX_MF2_E16_MASK
    0U,	// PseudoVREM_VX_MF2_E32
    0U,	// PseudoVREM_VX_MF2_E32_MASK
    0U,	// PseudoVREM_VX_MF2_E8
    0U,	// PseudoVREM_VX_MF2_E8_MASK
    0U,	// PseudoVREM_VX_MF4_E16
    0U,	// PseudoVREM_VX_MF4_E16_MASK
    0U,	// PseudoVREM_VX_MF4_E8
    0U,	// PseudoVREM_VX_MF4_E8_MASK
    0U,	// PseudoVREM_VX_MF8_E8
    0U,	// PseudoVREM_VX_MF8_E8_MASK
    0U,	// PseudoVREV8_V_M1
    0U,	// PseudoVREV8_V_M1_MASK
    0U,	// PseudoVREV8_V_M2
    0U,	// PseudoVREV8_V_M2_MASK
    0U,	// PseudoVREV8_V_M4
    0U,	// PseudoVREV8_V_M4_MASK
    0U,	// PseudoVREV8_V_M8
    0U,	// PseudoVREV8_V_M8_MASK
    0U,	// PseudoVREV8_V_MF2
    0U,	// PseudoVREV8_V_MF2_MASK
    0U,	// PseudoVREV8_V_MF4
    0U,	// PseudoVREV8_V_MF4_MASK
    0U,	// PseudoVREV8_V_MF8
    0U,	// PseudoVREV8_V_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF8_MASK
    0U,	// PseudoVRGATHER_VI_M1
    0U,	// PseudoVRGATHER_VI_M1_MASK
    0U,	// PseudoVRGATHER_VI_M2
    0U,	// PseudoVRGATHER_VI_M2_MASK
    0U,	// PseudoVRGATHER_VI_M4
    0U,	// PseudoVRGATHER_VI_M4_MASK
    0U,	// PseudoVRGATHER_VI_M8
    0U,	// PseudoVRGATHER_VI_M8_MASK
    0U,	// PseudoVRGATHER_VI_MF2
    0U,	// PseudoVRGATHER_VI_MF2_MASK
    0U,	// PseudoVRGATHER_VI_MF4
    0U,	// PseudoVRGATHER_VI_MF4_MASK
    0U,	// PseudoVRGATHER_VI_MF8
    0U,	// PseudoVRGATHER_VI_MF8_MASK
    0U,	// PseudoVRGATHER_VV_M1_E16
    0U,	// PseudoVRGATHER_VV_M1_E16_MASK
    0U,	// PseudoVRGATHER_VV_M1_E32
    0U,	// PseudoVRGATHER_VV_M1_E32_MASK
    0U,	// PseudoVRGATHER_VV_M1_E64
    0U,	// PseudoVRGATHER_VV_M1_E64_MASK
    0U,	// PseudoVRGATHER_VV_M1_E8
    0U,	// PseudoVRGATHER_VV_M1_E8_MASK
    0U,	// PseudoVRGATHER_VV_M2_E16
    0U,	// PseudoVRGATHER_VV_M2_E16_MASK
    0U,	// PseudoVRGATHER_VV_M2_E32
    0U,	// PseudoVRGATHER_VV_M2_E32_MASK
    0U,	// PseudoVRGATHER_VV_M2_E64
    0U,	// PseudoVRGATHER_VV_M2_E64_MASK
    0U,	// PseudoVRGATHER_VV_M2_E8
    0U,	// PseudoVRGATHER_VV_M2_E8_MASK
    0U,	// PseudoVRGATHER_VV_M4_E16
    0U,	// PseudoVRGATHER_VV_M4_E16_MASK
    0U,	// PseudoVRGATHER_VV_M4_E32
    0U,	// PseudoVRGATHER_VV_M4_E32_MASK
    0U,	// PseudoVRGATHER_VV_M4_E64
    0U,	// PseudoVRGATHER_VV_M4_E64_MASK
    0U,	// PseudoVRGATHER_VV_M4_E8
    0U,	// PseudoVRGATHER_VV_M4_E8_MASK
    0U,	// PseudoVRGATHER_VV_M8_E16
    0U,	// PseudoVRGATHER_VV_M8_E16_MASK
    0U,	// PseudoVRGATHER_VV_M8_E32
    0U,	// PseudoVRGATHER_VV_M8_E32_MASK
    0U,	// PseudoVRGATHER_VV_M8_E64
    0U,	// PseudoVRGATHER_VV_M8_E64_MASK
    0U,	// PseudoVRGATHER_VV_M8_E8
    0U,	// PseudoVRGATHER_VV_M8_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E16
    0U,	// PseudoVRGATHER_VV_MF2_E16_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E32
    0U,	// PseudoVRGATHER_VV_MF2_E32_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E8
    0U,	// PseudoVRGATHER_VV_MF2_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF4_E16
    0U,	// PseudoVRGATHER_VV_MF4_E16_MASK
    0U,	// PseudoVRGATHER_VV_MF4_E8
    0U,	// PseudoVRGATHER_VV_MF4_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF8_E8
    0U,	// PseudoVRGATHER_VV_MF8_E8_MASK
    0U,	// PseudoVRGATHER_VX_M1
    0U,	// PseudoVRGATHER_VX_M1_MASK
    0U,	// PseudoVRGATHER_VX_M2
    0U,	// PseudoVRGATHER_VX_M2_MASK
    0U,	// PseudoVRGATHER_VX_M4
    0U,	// PseudoVRGATHER_VX_M4_MASK
    0U,	// PseudoVRGATHER_VX_M8
    0U,	// PseudoVRGATHER_VX_M8_MASK
    0U,	// PseudoVRGATHER_VX_MF2
    0U,	// PseudoVRGATHER_VX_MF2_MASK
    0U,	// PseudoVRGATHER_VX_MF4
    0U,	// PseudoVRGATHER_VX_MF4_MASK
    0U,	// PseudoVRGATHER_VX_MF8
    0U,	// PseudoVRGATHER_VX_MF8_MASK
    0U,	// PseudoVROL_VV_M1
    0U,	// PseudoVROL_VV_M1_MASK
    0U,	// PseudoVROL_VV_M2
    0U,	// PseudoVROL_VV_M2_MASK
    0U,	// PseudoVROL_VV_M4
    0U,	// PseudoVROL_VV_M4_MASK
    0U,	// PseudoVROL_VV_M8
    0U,	// PseudoVROL_VV_M8_MASK
    0U,	// PseudoVROL_VV_MF2
    0U,	// PseudoVROL_VV_MF2_MASK
    0U,	// PseudoVROL_VV_MF4
    0U,	// PseudoVROL_VV_MF4_MASK
    0U,	// PseudoVROL_VV_MF8
    0U,	// PseudoVROL_VV_MF8_MASK
    0U,	// PseudoVROL_VX_M1
    0U,	// PseudoVROL_VX_M1_MASK
    0U,	// PseudoVROL_VX_M2
    0U,	// PseudoVROL_VX_M2_MASK
    0U,	// PseudoVROL_VX_M4
    0U,	// PseudoVROL_VX_M4_MASK
    0U,	// PseudoVROL_VX_M8
    0U,	// PseudoVROL_VX_M8_MASK
    0U,	// PseudoVROL_VX_MF2
    0U,	// PseudoVROL_VX_MF2_MASK
    0U,	// PseudoVROL_VX_MF4
    0U,	// PseudoVROL_VX_MF4_MASK
    0U,	// PseudoVROL_VX_MF8
    0U,	// PseudoVROL_VX_MF8_MASK
    0U,	// PseudoVROR_VI_M1
    0U,	// PseudoVROR_VI_M1_MASK
    0U,	// PseudoVROR_VI_M2
    0U,	// PseudoVROR_VI_M2_MASK
    0U,	// PseudoVROR_VI_M4
    0U,	// PseudoVROR_VI_M4_MASK
    0U,	// PseudoVROR_VI_M8
    0U,	// PseudoVROR_VI_M8_MASK
    0U,	// PseudoVROR_VI_MF2
    0U,	// PseudoVROR_VI_MF2_MASK
    0U,	// PseudoVROR_VI_MF4
    0U,	// PseudoVROR_VI_MF4_MASK
    0U,	// PseudoVROR_VI_MF8
    0U,	// PseudoVROR_VI_MF8_MASK
    0U,	// PseudoVROR_VV_M1
    0U,	// PseudoVROR_VV_M1_MASK
    0U,	// PseudoVROR_VV_M2
    0U,	// PseudoVROR_VV_M2_MASK
    0U,	// PseudoVROR_VV_M4
    0U,	// PseudoVROR_VV_M4_MASK
    0U,	// PseudoVROR_VV_M8
    0U,	// PseudoVROR_VV_M8_MASK
    0U,	// PseudoVROR_VV_MF2
    0U,	// PseudoVROR_VV_MF2_MASK
    0U,	// PseudoVROR_VV_MF4
    0U,	// PseudoVROR_VV_MF4_MASK
    0U,	// PseudoVROR_VV_MF8
    0U,	// PseudoVROR_VV_MF8_MASK
    0U,	// PseudoVROR_VX_M1
    0U,	// PseudoVROR_VX_M1_MASK
    0U,	// PseudoVROR_VX_M2
    0U,	// PseudoVROR_VX_M2_MASK
    0U,	// PseudoVROR_VX_M4
    0U,	// PseudoVROR_VX_M4_MASK
    0U,	// PseudoVROR_VX_M8
    0U,	// PseudoVROR_VX_M8_MASK
    0U,	// PseudoVROR_VX_MF2
    0U,	// PseudoVROR_VX_MF2_MASK
    0U,	// PseudoVROR_VX_MF4
    0U,	// PseudoVROR_VX_MF4_MASK
    0U,	// PseudoVROR_VX_MF8
    0U,	// PseudoVROR_VX_MF8_MASK
    0U,	// PseudoVRSUB_VI_M1
    0U,	// PseudoVRSUB_VI_M1_MASK
    0U,	// PseudoVRSUB_VI_M2
    0U,	// PseudoVRSUB_VI_M2_MASK
    0U,	// PseudoVRSUB_VI_M4
    0U,	// PseudoVRSUB_VI_M4_MASK
    0U,	// PseudoVRSUB_VI_M8
    0U,	// PseudoVRSUB_VI_M8_MASK
    0U,	// PseudoVRSUB_VI_MF2
    0U,	// PseudoVRSUB_VI_MF2_MASK
    0U,	// PseudoVRSUB_VI_MF4
    0U,	// PseudoVRSUB_VI_MF4_MASK
    0U,	// PseudoVRSUB_VI_MF8
    0U,	// PseudoVRSUB_VI_MF8_MASK
    0U,	// PseudoVRSUB_VX_M1
    0U,	// PseudoVRSUB_VX_M1_MASK
    0U,	// PseudoVRSUB_VX_M2
    0U,	// PseudoVRSUB_VX_M2_MASK
    0U,	// PseudoVRSUB_VX_M4
    0U,	// PseudoVRSUB_VX_M4_MASK
    0U,	// PseudoVRSUB_VX_M8
    0U,	// PseudoVRSUB_VX_M8_MASK
    0U,	// PseudoVRSUB_VX_MF2
    0U,	// PseudoVRSUB_VX_MF2_MASK
    0U,	// PseudoVRSUB_VX_MF4
    0U,	// PseudoVRSUB_VX_MF4_MASK
    0U,	// PseudoVRSUB_VX_MF8
    0U,	// PseudoVRSUB_VX_MF8_MASK
    0U,	// PseudoVSADDU_VI_M1
    0U,	// PseudoVSADDU_VI_M1_MASK
    0U,	// PseudoVSADDU_VI_M2
    0U,	// PseudoVSADDU_VI_M2_MASK
    0U,	// PseudoVSADDU_VI_M4
    0U,	// PseudoVSADDU_VI_M4_MASK
    0U,	// PseudoVSADDU_VI_M8
    0U,	// PseudoVSADDU_VI_M8_MASK
    0U,	// PseudoVSADDU_VI_MF2
    0U,	// PseudoVSADDU_VI_MF2_MASK
    0U,	// PseudoVSADDU_VI_MF4
    0U,	// PseudoVSADDU_VI_MF4_MASK
    0U,	// PseudoVSADDU_VI_MF8
    0U,	// PseudoVSADDU_VI_MF8_MASK
    0U,	// PseudoVSADDU_VV_M1
    0U,	// PseudoVSADDU_VV_M1_MASK
    0U,	// PseudoVSADDU_VV_M2
    0U,	// PseudoVSADDU_VV_M2_MASK
    0U,	// PseudoVSADDU_VV_M4
    0U,	// PseudoVSADDU_VV_M4_MASK
    0U,	// PseudoVSADDU_VV_M8
    0U,	// PseudoVSADDU_VV_M8_MASK
    0U,	// PseudoVSADDU_VV_MF2
    0U,	// PseudoVSADDU_VV_MF2_MASK
    0U,	// PseudoVSADDU_VV_MF4
    0U,	// PseudoVSADDU_VV_MF4_MASK
    0U,	// PseudoVSADDU_VV_MF8
    0U,	// PseudoVSADDU_VV_MF8_MASK
    0U,	// PseudoVSADDU_VX_M1
    0U,	// PseudoVSADDU_VX_M1_MASK
    0U,	// PseudoVSADDU_VX_M2
    0U,	// PseudoVSADDU_VX_M2_MASK
    0U,	// PseudoVSADDU_VX_M4
    0U,	// PseudoVSADDU_VX_M4_MASK
    0U,	// PseudoVSADDU_VX_M8
    0U,	// PseudoVSADDU_VX_M8_MASK
    0U,	// PseudoVSADDU_VX_MF2
    0U,	// PseudoVSADDU_VX_MF2_MASK
    0U,	// PseudoVSADDU_VX_MF4
    0U,	// PseudoVSADDU_VX_MF4_MASK
    0U,	// PseudoVSADDU_VX_MF8
    0U,	// PseudoVSADDU_VX_MF8_MASK
    0U,	// PseudoVSADD_VI_M1
    0U,	// PseudoVSADD_VI_M1_MASK
    0U,	// PseudoVSADD_VI_M2
    0U,	// PseudoVSADD_VI_M2_MASK
    0U,	// PseudoVSADD_VI_M4
    0U,	// PseudoVSADD_VI_M4_MASK
    0U,	// PseudoVSADD_VI_M8
    0U,	// PseudoVSADD_VI_M8_MASK
    0U,	// PseudoVSADD_VI_MF2
    0U,	// PseudoVSADD_VI_MF2_MASK
    0U,	// PseudoVSADD_VI_MF4
    0U,	// PseudoVSADD_VI_MF4_MASK
    0U,	// PseudoVSADD_VI_MF8
    0U,	// PseudoVSADD_VI_MF8_MASK
    0U,	// PseudoVSADD_VV_M1
    0U,	// PseudoVSADD_VV_M1_MASK
    0U,	// PseudoVSADD_VV_M2
    0U,	// PseudoVSADD_VV_M2_MASK
    0U,	// PseudoVSADD_VV_M4
    0U,	// PseudoVSADD_VV_M4_MASK
    0U,	// PseudoVSADD_VV_M8
    0U,	// PseudoVSADD_VV_M8_MASK
    0U,	// PseudoVSADD_VV_MF2
    0U,	// PseudoVSADD_VV_MF2_MASK
    0U,	// PseudoVSADD_VV_MF4
    0U,	// PseudoVSADD_VV_MF4_MASK
    0U,	// PseudoVSADD_VV_MF8
    0U,	// PseudoVSADD_VV_MF8_MASK
    0U,	// PseudoVSADD_VX_M1
    0U,	// PseudoVSADD_VX_M1_MASK
    0U,	// PseudoVSADD_VX_M2
    0U,	// PseudoVSADD_VX_M2_MASK
    0U,	// PseudoVSADD_VX_M4
    0U,	// PseudoVSADD_VX_M4_MASK
    0U,	// PseudoVSADD_VX_M8
    0U,	// PseudoVSADD_VX_M8_MASK
    0U,	// PseudoVSADD_VX_MF2
    0U,	// PseudoVSADD_VX_MF2_MASK
    0U,	// PseudoVSADD_VX_MF4
    0U,	// PseudoVSADD_VX_MF4_MASK
    0U,	// PseudoVSADD_VX_MF8
    0U,	// PseudoVSADD_VX_MF8_MASK
    0U,	// PseudoVSBC_VVM_M1
    0U,	// PseudoVSBC_VVM_M2
    0U,	// PseudoVSBC_VVM_M4
    0U,	// PseudoVSBC_VVM_M8
    0U,	// PseudoVSBC_VVM_MF2
    0U,	// PseudoVSBC_VVM_MF4
    0U,	// PseudoVSBC_VVM_MF8
    0U,	// PseudoVSBC_VXM_M1
    0U,	// PseudoVSBC_VXM_M2
    0U,	// PseudoVSBC_VXM_M4
    0U,	// PseudoVSBC_VXM_M8
    0U,	// PseudoVSBC_VXM_MF2
    0U,	// PseudoVSBC_VXM_MF4
    0U,	// PseudoVSBC_VXM_MF8
    0U,	// PseudoVSE16_V_M1
    0U,	// PseudoVSE16_V_M1_MASK
    0U,	// PseudoVSE16_V_M2
    0U,	// PseudoVSE16_V_M2_MASK
    0U,	// PseudoVSE16_V_M4
    0U,	// PseudoVSE16_V_M4_MASK
    0U,	// PseudoVSE16_V_M8
    0U,	// PseudoVSE16_V_M8_MASK
    0U,	// PseudoVSE16_V_MF2
    0U,	// PseudoVSE16_V_MF2_MASK
    0U,	// PseudoVSE16_V_MF4
    0U,	// PseudoVSE16_V_MF4_MASK
    0U,	// PseudoVSE32_V_M1
    0U,	// PseudoVSE32_V_M1_MASK
    0U,	// PseudoVSE32_V_M2
    0U,	// PseudoVSE32_V_M2_MASK
    0U,	// PseudoVSE32_V_M4
    0U,	// PseudoVSE32_V_M4_MASK
    0U,	// PseudoVSE32_V_M8
    0U,	// PseudoVSE32_V_M8_MASK
    0U,	// PseudoVSE32_V_MF2
    0U,	// PseudoVSE32_V_MF2_MASK
    0U,	// PseudoVSE64_V_M1
    0U,	// PseudoVSE64_V_M1_MASK
    0U,	// PseudoVSE64_V_M2
    0U,	// PseudoVSE64_V_M2_MASK
    0U,	// PseudoVSE64_V_M4
    0U,	// PseudoVSE64_V_M4_MASK
    0U,	// PseudoVSE64_V_M8
    0U,	// PseudoVSE64_V_M8_MASK
    0U,	// PseudoVSE8_V_M1
    0U,	// PseudoVSE8_V_M1_MASK
    0U,	// PseudoVSE8_V_M2
    0U,	// PseudoVSE8_V_M2_MASK
    0U,	// PseudoVSE8_V_M4
    0U,	// PseudoVSE8_V_M4_MASK
    0U,	// PseudoVSE8_V_M8
    0U,	// PseudoVSE8_V_M8_MASK
    0U,	// PseudoVSE8_V_MF2
    0U,	// PseudoVSE8_V_MF2_MASK
    0U,	// PseudoVSE8_V_MF4
    0U,	// PseudoVSE8_V_MF4_MASK
    0U,	// PseudoVSE8_V_MF8
    0U,	// PseudoVSE8_V_MF8_MASK
    0U,	// PseudoVSETIVLI
    0U,	// PseudoVSETVLI
    0U,	// PseudoVSETVLIX0
    0U,	// PseudoVSETVLIX0X0
    0U,	// PseudoVSEXT_VF2_M1
    0U,	// PseudoVSEXT_VF2_M1_MASK
    0U,	// PseudoVSEXT_VF2_M2
    0U,	// PseudoVSEXT_VF2_M2_MASK
    0U,	// PseudoVSEXT_VF2_M4
    0U,	// PseudoVSEXT_VF2_M4_MASK
    0U,	// PseudoVSEXT_VF2_M8
    0U,	// PseudoVSEXT_VF2_M8_MASK
    0U,	// PseudoVSEXT_VF2_MF2
    0U,	// PseudoVSEXT_VF2_MF2_MASK
    0U,	// PseudoVSEXT_VF2_MF4
    0U,	// PseudoVSEXT_VF2_MF4_MASK
    0U,	// PseudoVSEXT_VF4_M1
    0U,	// PseudoVSEXT_VF4_M1_MASK
    0U,	// PseudoVSEXT_VF4_M2
    0U,	// PseudoVSEXT_VF4_M2_MASK
    0U,	// PseudoVSEXT_VF4_M4
    0U,	// PseudoVSEXT_VF4_M4_MASK
    0U,	// PseudoVSEXT_VF4_M8
    0U,	// PseudoVSEXT_VF4_M8_MASK
    0U,	// PseudoVSEXT_VF4_MF2
    0U,	// PseudoVSEXT_VF4_MF2_MASK
    0U,	// PseudoVSEXT_VF8_M1
    0U,	// PseudoVSEXT_VF8_M1_MASK
    0U,	// PseudoVSEXT_VF8_M2
    0U,	// PseudoVSEXT_VF8_M2_MASK
    0U,	// PseudoVSEXT_VF8_M4
    0U,	// PseudoVSEXT_VF8_M4_MASK
    0U,	// PseudoVSEXT_VF8_M8
    0U,	// PseudoVSEXT_VF8_M8_MASK
    0U,	// PseudoVSHA2CH_VV_M1
    0U,	// PseudoVSHA2CH_VV_M2
    0U,	// PseudoVSHA2CH_VV_M4
    0U,	// PseudoVSHA2CH_VV_M8
    0U,	// PseudoVSHA2CH_VV_MF2
    0U,	// PseudoVSHA2CL_VV_M1
    0U,	// PseudoVSHA2CL_VV_M2
    0U,	// PseudoVSHA2CL_VV_M4
    0U,	// PseudoVSHA2CL_VV_M8
    0U,	// PseudoVSHA2CL_VV_MF2
    0U,	// PseudoVSHA2MS_VV_M1_E32
    0U,	// PseudoVSHA2MS_VV_M1_E64
    0U,	// PseudoVSHA2MS_VV_M2_E32
    0U,	// PseudoVSHA2MS_VV_M2_E64
    0U,	// PseudoVSHA2MS_VV_M4_E32
    0U,	// PseudoVSHA2MS_VV_M4_E64
    0U,	// PseudoVSHA2MS_VV_M8_E32
    0U,	// PseudoVSHA2MS_VV_M8_E64
    0U,	// PseudoVSHA2MS_VV_MF2_E32
    0U,	// PseudoVSLIDE1DOWN_VX_M1
    0U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M2
    0U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M4
    0U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M8
    0U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF2
    0U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF4
    0U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF8
    0U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDE1UP_VX_M1
    0U,	// PseudoVSLIDE1UP_VX_M1_MASK
    0U,	// PseudoVSLIDE1UP_VX_M2
    0U,	// PseudoVSLIDE1UP_VX_M2_MASK
    0U,	// PseudoVSLIDE1UP_VX_M4
    0U,	// PseudoVSLIDE1UP_VX_M4_MASK
    0U,	// PseudoVSLIDE1UP_VX_M8
    0U,	// PseudoVSLIDE1UP_VX_M8_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF2
    0U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF4
    0U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF8
    0U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M1
    0U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M2
    0U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M4
    0U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M8
    0U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF2
    0U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF4
    0U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF8
    0U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M1
    0U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M2
    0U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M4
    0U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M8
    0U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF2
    0U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF4
    0U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF8
    0U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDEUP_VI_M1
    0U,	// PseudoVSLIDEUP_VI_M1_MASK
    0U,	// PseudoVSLIDEUP_VI_M2
    0U,	// PseudoVSLIDEUP_VI_M2_MASK
    0U,	// PseudoVSLIDEUP_VI_M4
    0U,	// PseudoVSLIDEUP_VI_M4_MASK
    0U,	// PseudoVSLIDEUP_VI_M8
    0U,	// PseudoVSLIDEUP_VI_M8_MASK
    0U,	// PseudoVSLIDEUP_VI_MF2
    0U,	// PseudoVSLIDEUP_VI_MF2_MASK
    0U,	// PseudoVSLIDEUP_VI_MF4
    0U,	// PseudoVSLIDEUP_VI_MF4_MASK
    0U,	// PseudoVSLIDEUP_VI_MF8
    0U,	// PseudoVSLIDEUP_VI_MF8_MASK
    0U,	// PseudoVSLIDEUP_VX_M1
    0U,	// PseudoVSLIDEUP_VX_M1_MASK
    0U,	// PseudoVSLIDEUP_VX_M2
    0U,	// PseudoVSLIDEUP_VX_M2_MASK
    0U,	// PseudoVSLIDEUP_VX_M4
    0U,	// PseudoVSLIDEUP_VX_M4_MASK
    0U,	// PseudoVSLIDEUP_VX_M8
    0U,	// PseudoVSLIDEUP_VX_M8_MASK
    0U,	// PseudoVSLIDEUP_VX_MF2
    0U,	// PseudoVSLIDEUP_VX_MF2_MASK
    0U,	// PseudoVSLIDEUP_VX_MF4
    0U,	// PseudoVSLIDEUP_VX_MF4_MASK
    0U,	// PseudoVSLIDEUP_VX_MF8
    0U,	// PseudoVSLIDEUP_VX_MF8_MASK
    0U,	// PseudoVSLL_VI_M1
    0U,	// PseudoVSLL_VI_M1_MASK
    0U,	// PseudoVSLL_VI_M2
    0U,	// PseudoVSLL_VI_M2_MASK
    0U,	// PseudoVSLL_VI_M4
    0U,	// PseudoVSLL_VI_M4_MASK
    0U,	// PseudoVSLL_VI_M8
    0U,	// PseudoVSLL_VI_M8_MASK
    0U,	// PseudoVSLL_VI_MF2
    0U,	// PseudoVSLL_VI_MF2_MASK
    0U,	// PseudoVSLL_VI_MF4
    0U,	// PseudoVSLL_VI_MF4_MASK
    0U,	// PseudoVSLL_VI_MF8
    0U,	// PseudoVSLL_VI_MF8_MASK
    0U,	// PseudoVSLL_VV_M1
    0U,	// PseudoVSLL_VV_M1_MASK
    0U,	// PseudoVSLL_VV_M2
    0U,	// PseudoVSLL_VV_M2_MASK
    0U,	// PseudoVSLL_VV_M4
    0U,	// PseudoVSLL_VV_M4_MASK
    0U,	// PseudoVSLL_VV_M8
    0U,	// PseudoVSLL_VV_M8_MASK
    0U,	// PseudoVSLL_VV_MF2
    0U,	// PseudoVSLL_VV_MF2_MASK
    0U,	// PseudoVSLL_VV_MF4
    0U,	// PseudoVSLL_VV_MF4_MASK
    0U,	// PseudoVSLL_VV_MF8
    0U,	// PseudoVSLL_VV_MF8_MASK
    0U,	// PseudoVSLL_VX_M1
    0U,	// PseudoVSLL_VX_M1_MASK
    0U,	// PseudoVSLL_VX_M2
    0U,	// PseudoVSLL_VX_M2_MASK
    0U,	// PseudoVSLL_VX_M4
    0U,	// PseudoVSLL_VX_M4_MASK
    0U,	// PseudoVSLL_VX_M8
    0U,	// PseudoVSLL_VX_M8_MASK
    0U,	// PseudoVSLL_VX_MF2
    0U,	// PseudoVSLL_VX_MF2_MASK
    0U,	// PseudoVSLL_VX_MF4
    0U,	// PseudoVSLL_VX_MF4_MASK
    0U,	// PseudoVSLL_VX_MF8
    0U,	// PseudoVSLL_VX_MF8_MASK
    0U,	// PseudoVSM3C_VI_M1
    0U,	// PseudoVSM3C_VI_M2
    0U,	// PseudoVSM3C_VI_M4
    0U,	// PseudoVSM3C_VI_M8
    0U,	// PseudoVSM3C_VI_MF2
    0U,	// PseudoVSM3ME_VV_M1
    0U,	// PseudoVSM3ME_VV_M2
    0U,	// PseudoVSM3ME_VV_M4
    0U,	// PseudoVSM3ME_VV_M8
    0U,	// PseudoVSM3ME_VV_MF2
    0U,	// PseudoVSM4K_VI_M1
    0U,	// PseudoVSM4K_VI_M2
    0U,	// PseudoVSM4K_VI_M4
    0U,	// PseudoVSM4K_VI_M8
    0U,	// PseudoVSM4K_VI_MF2
    0U,	// PseudoVSM4R_VS_M1_M1
    0U,	// PseudoVSM4R_VS_M1_MF2
    0U,	// PseudoVSM4R_VS_M1_MF4
    0U,	// PseudoVSM4R_VS_M1_MF8
    0U,	// PseudoVSM4R_VS_M2_M1
    0U,	// PseudoVSM4R_VS_M2_M2
    0U,	// PseudoVSM4R_VS_M2_MF2
    0U,	// PseudoVSM4R_VS_M2_MF4
    0U,	// PseudoVSM4R_VS_M2_MF8
    0U,	// PseudoVSM4R_VS_M4_M1
    0U,	// PseudoVSM4R_VS_M4_M2
    0U,	// PseudoVSM4R_VS_M4_M4
    0U,	// PseudoVSM4R_VS_M4_MF2
    0U,	// PseudoVSM4R_VS_M4_MF4
    0U,	// PseudoVSM4R_VS_M4_MF8
    0U,	// PseudoVSM4R_VS_M8_M1
    0U,	// PseudoVSM4R_VS_M8_M2
    0U,	// PseudoVSM4R_VS_M8_M4
    0U,	// PseudoVSM4R_VS_M8_MF2
    0U,	// PseudoVSM4R_VS_M8_MF4
    0U,	// PseudoVSM4R_VS_M8_MF8
    0U,	// PseudoVSM4R_VS_MF2_MF2
    0U,	// PseudoVSM4R_VS_MF2_MF4
    0U,	// PseudoVSM4R_VS_MF2_MF8
    0U,	// PseudoVSM4R_VV_M1
    0U,	// PseudoVSM4R_VV_M2
    0U,	// PseudoVSM4R_VV_M4
    0U,	// PseudoVSM4R_VV_M8
    0U,	// PseudoVSM4R_VV_MF2
    0U,	// PseudoVSMUL_VV_M1
    0U,	// PseudoVSMUL_VV_M1_MASK
    0U,	// PseudoVSMUL_VV_M2
    0U,	// PseudoVSMUL_VV_M2_MASK
    0U,	// PseudoVSMUL_VV_M4
    0U,	// PseudoVSMUL_VV_M4_MASK
    0U,	// PseudoVSMUL_VV_M8
    0U,	// PseudoVSMUL_VV_M8_MASK
    0U,	// PseudoVSMUL_VV_MF2
    0U,	// PseudoVSMUL_VV_MF2_MASK
    0U,	// PseudoVSMUL_VV_MF4
    0U,	// PseudoVSMUL_VV_MF4_MASK
    0U,	// PseudoVSMUL_VV_MF8
    0U,	// PseudoVSMUL_VV_MF8_MASK
    0U,	// PseudoVSMUL_VX_M1
    0U,	// PseudoVSMUL_VX_M1_MASK
    0U,	// PseudoVSMUL_VX_M2
    0U,	// PseudoVSMUL_VX_M2_MASK
    0U,	// PseudoVSMUL_VX_M4
    0U,	// PseudoVSMUL_VX_M4_MASK
    0U,	// PseudoVSMUL_VX_M8
    0U,	// PseudoVSMUL_VX_M8_MASK
    0U,	// PseudoVSMUL_VX_MF2
    0U,	// PseudoVSMUL_VX_MF2_MASK
    0U,	// PseudoVSMUL_VX_MF4
    0U,	// PseudoVSMUL_VX_MF4_MASK
    0U,	// PseudoVSMUL_VX_MF8
    0U,	// PseudoVSMUL_VX_MF8_MASK
    0U,	// PseudoVSM_V_B1
    0U,	// PseudoVSM_V_B16
    0U,	// PseudoVSM_V_B2
    0U,	// PseudoVSM_V_B32
    0U,	// PseudoVSM_V_B4
    0U,	// PseudoVSM_V_B64
    0U,	// PseudoVSM_V_B8
    0U,	// PseudoVSOXEI16_V_M1_M1
    0U,	// PseudoVSOXEI16_V_M1_M1_MASK
    0U,	// PseudoVSOXEI16_V_M1_M2
    0U,	// PseudoVSOXEI16_V_M1_M2_MASK
    0U,	// PseudoVSOXEI16_V_M1_M4
    0U,	// PseudoVSOXEI16_V_M1_M4_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF2
    0U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M1
    0U,	// PseudoVSOXEI16_V_M2_M1_MASK
    0U,	// PseudoVSOXEI16_V_M2_M2
    0U,	// PseudoVSOXEI16_V_M2_M2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M4
    0U,	// PseudoVSOXEI16_V_M2_M4_MASK
    0U,	// PseudoVSOXEI16_V_M2_M8
    0U,	// PseudoVSOXEI16_V_M2_M8_MASK
    0U,	// PseudoVSOXEI16_V_M4_M2
    0U,	// PseudoVSOXEI16_V_M4_M2_MASK
    0U,	// PseudoVSOXEI16_V_M4_M4
    0U,	// PseudoVSOXEI16_V_M4_M4_MASK
    0U,	// PseudoVSOXEI16_V_M4_M8
    0U,	// PseudoVSOXEI16_V_M4_M8_MASK
    0U,	// PseudoVSOXEI16_V_M8_M4
    0U,	// PseudoVSOXEI16_V_M8_M4_MASK
    0U,	// PseudoVSOXEI16_V_M8_M8
    0U,	// PseudoVSOXEI16_V_M8_M8_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M1
    0U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M2
    0U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF2
    0U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF4
    0U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M1
    0U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF2
    0U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF4
    0U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF8
    0U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M1_M1
    0U,	// PseudoVSOXEI32_V_M1_M1_MASK
    0U,	// PseudoVSOXEI32_V_M1_M2
    0U,	// PseudoVSOXEI32_V_M1_M2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF2
    0U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF4
    0U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M2_M1
    0U,	// PseudoVSOXEI32_V_M2_M1_MASK
    0U,	// PseudoVSOXEI32_V_M2_M2
    0U,	// PseudoVSOXEI32_V_M2_M2_MASK
    0U,	// PseudoVSOXEI32_V_M2_M4
    0U,	// PseudoVSOXEI32_V_M2_M4_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF2
    0U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M1
    0U,	// PseudoVSOXEI32_V_M4_M1_MASK
    0U,	// PseudoVSOXEI32_V_M4_M2
    0U,	// PseudoVSOXEI32_V_M4_M2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M4
    0U,	// PseudoVSOXEI32_V_M4_M4_MASK
    0U,	// PseudoVSOXEI32_V_M4_M8
    0U,	// PseudoVSOXEI32_V_M4_M8_MASK
    0U,	// PseudoVSOXEI32_V_M8_M2
    0U,	// PseudoVSOXEI32_V_M8_M2_MASK
    0U,	// PseudoVSOXEI32_V_M8_M4
    0U,	// PseudoVSOXEI32_V_M8_M4_MASK
    0U,	// PseudoVSOXEI32_V_M8_M8
    0U,	// PseudoVSOXEI32_V_M8_M8_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M1
    0U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF2
    0U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF4
    0U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF8
    0U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M1_M1
    0U,	// PseudoVSOXEI64_V_M1_M1_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF2
    0U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF4
    0U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF8
    0U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M2_M1
    0U,	// PseudoVSOXEI64_V_M2_M1_MASK
    0U,	// PseudoVSOXEI64_V_M2_M2
    0U,	// PseudoVSOXEI64_V_M2_M2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF2
    0U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF4
    0U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M4_M1
    0U,	// PseudoVSOXEI64_V_M4_M1_MASK
    0U,	// PseudoVSOXEI64_V_M4_M2
    0U,	// PseudoVSOXEI64_V_M4_M2_MASK
    0U,	// PseudoVSOXEI64_V_M4_M4
    0U,	// PseudoVSOXEI64_V_M4_M4_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF2
    0U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M1
    0U,	// PseudoVSOXEI64_V_M8_M1_MASK
    0U,	// PseudoVSOXEI64_V_M8_M2
    0U,	// PseudoVSOXEI64_V_M8_M2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M4
    0U,	// PseudoVSOXEI64_V_M8_M4_MASK
    0U,	// PseudoVSOXEI64_V_M8_M8
    0U,	// PseudoVSOXEI64_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_M1_M1
    0U,	// PseudoVSOXEI8_V_M1_M1_MASK
    0U,	// PseudoVSOXEI8_V_M1_M2
    0U,	// PseudoVSOXEI8_V_M1_M2_MASK
    0U,	// PseudoVSOXEI8_V_M1_M4
    0U,	// PseudoVSOXEI8_V_M1_M4_MASK
    0U,	// PseudoVSOXEI8_V_M1_M8
    0U,	// PseudoVSOXEI8_V_M1_M8_MASK
    0U,	// PseudoVSOXEI8_V_M2_M2
    0U,	// PseudoVSOXEI8_V_M2_M2_MASK
    0U,	// PseudoVSOXEI8_V_M2_M4
    0U,	// PseudoVSOXEI8_V_M2_M4_MASK
    0U,	// PseudoVSOXEI8_V_M2_M8
    0U,	// PseudoVSOXEI8_V_M2_M8_MASK
    0U,	// PseudoVSOXEI8_V_M4_M4
    0U,	// PseudoVSOXEI8_V_M4_M4_MASK
    0U,	// PseudoVSOXEI8_V_M4_M8
    0U,	// PseudoVSOXEI8_V_M4_M8_MASK
    0U,	// PseudoVSOXEI8_V_M8_M8
    0U,	// PseudoVSOXEI8_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M1
    0U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M2
    0U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M4
    0U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF2
    0U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M1
    0U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M2
    0U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF2
    0U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF4
    0U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M1
    0U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF2
    0U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF4
    0U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF8
    0U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSPILL2_M1
    0U,	// PseudoVSPILL2_M2
    0U,	// PseudoVSPILL2_M4
    0U,	// PseudoVSPILL2_MF2
    0U,	// PseudoVSPILL2_MF4
    0U,	// PseudoVSPILL2_MF8
    0U,	// PseudoVSPILL3_M1
    0U,	// PseudoVSPILL3_M2
    0U,	// PseudoVSPILL3_MF2
    0U,	// PseudoVSPILL3_MF4
    0U,	// PseudoVSPILL3_MF8
    0U,	// PseudoVSPILL4_M1
    0U,	// PseudoVSPILL4_M2
    0U,	// PseudoVSPILL4_MF2
    0U,	// PseudoVSPILL4_MF4
    0U,	// PseudoVSPILL4_MF8
    0U,	// PseudoVSPILL5_M1
    0U,	// PseudoVSPILL5_MF2
    0U,	// PseudoVSPILL5_MF4
    0U,	// PseudoVSPILL5_MF8
    0U,	// PseudoVSPILL6_M1
    0U,	// PseudoVSPILL6_MF2
    0U,	// PseudoVSPILL6_MF4
    0U,	// PseudoVSPILL6_MF8
    0U,	// PseudoVSPILL7_M1
    0U,	// PseudoVSPILL7_MF2
    0U,	// PseudoVSPILL7_MF4
    0U,	// PseudoVSPILL7_MF8
    0U,	// PseudoVSPILL8_M1
    0U,	// PseudoVSPILL8_MF2
    0U,	// PseudoVSPILL8_MF4
    0U,	// PseudoVSPILL8_MF8
    0U,	// PseudoVSRA_VI_M1
    0U,	// PseudoVSRA_VI_M1_MASK
    0U,	// PseudoVSRA_VI_M2
    0U,	// PseudoVSRA_VI_M2_MASK
    0U,	// PseudoVSRA_VI_M4
    0U,	// PseudoVSRA_VI_M4_MASK
    0U,	// PseudoVSRA_VI_M8
    0U,	// PseudoVSRA_VI_M8_MASK
    0U,	// PseudoVSRA_VI_MF2
    0U,	// PseudoVSRA_VI_MF2_MASK
    0U,	// PseudoVSRA_VI_MF4
    0U,	// PseudoVSRA_VI_MF4_MASK
    0U,	// PseudoVSRA_VI_MF8
    0U,	// PseudoVSRA_VI_MF8_MASK
    0U,	// PseudoVSRA_VV_M1
    0U,	// PseudoVSRA_VV_M1_MASK
    0U,	// PseudoVSRA_VV_M2
    0U,	// PseudoVSRA_VV_M2_MASK
    0U,	// PseudoVSRA_VV_M4
    0U,	// PseudoVSRA_VV_M4_MASK
    0U,	// PseudoVSRA_VV_M8
    0U,	// PseudoVSRA_VV_M8_MASK
    0U,	// PseudoVSRA_VV_MF2
    0U,	// PseudoVSRA_VV_MF2_MASK
    0U,	// PseudoVSRA_VV_MF4
    0U,	// PseudoVSRA_VV_MF4_MASK
    0U,	// PseudoVSRA_VV_MF8
    0U,	// PseudoVSRA_VV_MF8_MASK
    0U,	// PseudoVSRA_VX_M1
    0U,	// PseudoVSRA_VX_M1_MASK
    0U,	// PseudoVSRA_VX_M2
    0U,	// PseudoVSRA_VX_M2_MASK
    0U,	// PseudoVSRA_VX_M4
    0U,	// PseudoVSRA_VX_M4_MASK
    0U,	// PseudoVSRA_VX_M8
    0U,	// PseudoVSRA_VX_M8_MASK
    0U,	// PseudoVSRA_VX_MF2
    0U,	// PseudoVSRA_VX_MF2_MASK
    0U,	// PseudoVSRA_VX_MF4
    0U,	// PseudoVSRA_VX_MF4_MASK
    0U,	// PseudoVSRA_VX_MF8
    0U,	// PseudoVSRA_VX_MF8_MASK
    0U,	// PseudoVSRL_VI_M1
    0U,	// PseudoVSRL_VI_M1_MASK
    0U,	// PseudoVSRL_VI_M2
    0U,	// PseudoVSRL_VI_M2_MASK
    0U,	// PseudoVSRL_VI_M4
    0U,	// PseudoVSRL_VI_M4_MASK
    0U,	// PseudoVSRL_VI_M8
    0U,	// PseudoVSRL_VI_M8_MASK
    0U,	// PseudoVSRL_VI_MF2
    0U,	// PseudoVSRL_VI_MF2_MASK
    0U,	// PseudoVSRL_VI_MF4
    0U,	// PseudoVSRL_VI_MF4_MASK
    0U,	// PseudoVSRL_VI_MF8
    0U,	// PseudoVSRL_VI_MF8_MASK
    0U,	// PseudoVSRL_VV_M1
    0U,	// PseudoVSRL_VV_M1_MASK
    0U,	// PseudoVSRL_VV_M2
    0U,	// PseudoVSRL_VV_M2_MASK
    0U,	// PseudoVSRL_VV_M4
    0U,	// PseudoVSRL_VV_M4_MASK
    0U,	// PseudoVSRL_VV_M8
    0U,	// PseudoVSRL_VV_M8_MASK
    0U,	// PseudoVSRL_VV_MF2
    0U,	// PseudoVSRL_VV_MF2_MASK
    0U,	// PseudoVSRL_VV_MF4
    0U,	// PseudoVSRL_VV_MF4_MASK
    0U,	// PseudoVSRL_VV_MF8
    0U,	// PseudoVSRL_VV_MF8_MASK
    0U,	// PseudoVSRL_VX_M1
    0U,	// PseudoVSRL_VX_M1_MASK
    0U,	// PseudoVSRL_VX_M2
    0U,	// PseudoVSRL_VX_M2_MASK
    0U,	// PseudoVSRL_VX_M4
    0U,	// PseudoVSRL_VX_M4_MASK
    0U,	// PseudoVSRL_VX_M8
    0U,	// PseudoVSRL_VX_M8_MASK
    0U,	// PseudoVSRL_VX_MF2
    0U,	// PseudoVSRL_VX_MF2_MASK
    0U,	// PseudoVSRL_VX_MF4
    0U,	// PseudoVSRL_VX_MF4_MASK
    0U,	// PseudoVSRL_VX_MF8
    0U,	// PseudoVSRL_VX_MF8_MASK
    0U,	// PseudoVSSE16_V_M1
    0U,	// PseudoVSSE16_V_M1_MASK
    0U,	// PseudoVSSE16_V_M2
    0U,	// PseudoVSSE16_V_M2_MASK
    0U,	// PseudoVSSE16_V_M4
    0U,	// PseudoVSSE16_V_M4_MASK
    0U,	// PseudoVSSE16_V_M8
    0U,	// PseudoVSSE16_V_M8_MASK
    0U,	// PseudoVSSE16_V_MF2
    0U,	// PseudoVSSE16_V_MF2_MASK
    0U,	// PseudoVSSE16_V_MF4
    0U,	// PseudoVSSE16_V_MF4_MASK
    0U,	// PseudoVSSE32_V_M1
    0U,	// PseudoVSSE32_V_M1_MASK
    0U,	// PseudoVSSE32_V_M2
    0U,	// PseudoVSSE32_V_M2_MASK
    0U,	// PseudoVSSE32_V_M4
    0U,	// PseudoVSSE32_V_M4_MASK
    0U,	// PseudoVSSE32_V_M8
    0U,	// PseudoVSSE32_V_M8_MASK
    0U,	// PseudoVSSE32_V_MF2
    0U,	// PseudoVSSE32_V_MF2_MASK
    0U,	// PseudoVSSE64_V_M1
    0U,	// PseudoVSSE64_V_M1_MASK
    0U,	// PseudoVSSE64_V_M2
    0U,	// PseudoVSSE64_V_M2_MASK
    0U,	// PseudoVSSE64_V_M4
    0U,	// PseudoVSSE64_V_M4_MASK
    0U,	// PseudoVSSE64_V_M8
    0U,	// PseudoVSSE64_V_M8_MASK
    0U,	// PseudoVSSE8_V_M1
    0U,	// PseudoVSSE8_V_M1_MASK
    0U,	// PseudoVSSE8_V_M2
    0U,	// PseudoVSSE8_V_M2_MASK
    0U,	// PseudoVSSE8_V_M4
    0U,	// PseudoVSSE8_V_M4_MASK
    0U,	// PseudoVSSE8_V_M8
    0U,	// PseudoVSSE8_V_M8_MASK
    0U,	// PseudoVSSE8_V_MF2
    0U,	// PseudoVSSE8_V_MF2_MASK
    0U,	// PseudoVSSE8_V_MF4
    0U,	// PseudoVSSE8_V_MF4_MASK
    0U,	// PseudoVSSE8_V_MF8
    0U,	// PseudoVSSE8_V_MF8_MASK
    0U,	// PseudoVSSEG2E16_V_M1
    0U,	// PseudoVSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSEG2E16_V_M2
    0U,	// PseudoVSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSEG2E16_V_M4
    0U,	// PseudoVSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSEG2E16_V_MF2
    0U,	// PseudoVSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSEG2E16_V_MF4
    0U,	// PseudoVSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSEG2E32_V_M1
    0U,	// PseudoVSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSEG2E32_V_M2
    0U,	// PseudoVSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSEG2E32_V_M4
    0U,	// PseudoVSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSEG2E32_V_MF2
    0U,	// PseudoVSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSEG2E64_V_M1
    0U,	// PseudoVSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSEG2E64_V_M2
    0U,	// PseudoVSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSEG2E64_V_M4
    0U,	// PseudoVSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_M1
    0U,	// PseudoVSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSEG2E8_V_M2
    0U,	// PseudoVSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSEG2E8_V_M4
    0U,	// PseudoVSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_MF2
    0U,	// PseudoVSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSEG2E8_V_MF4
    0U,	// PseudoVSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSEG2E8_V_MF8
    0U,	// PseudoVSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSEG3E16_V_M1
    0U,	// PseudoVSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSEG3E16_V_M2
    0U,	// PseudoVSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSEG3E16_V_MF2
    0U,	// PseudoVSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSEG3E16_V_MF4
    0U,	// PseudoVSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSEG3E32_V_M1
    0U,	// PseudoVSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSEG3E32_V_M2
    0U,	// PseudoVSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSEG3E32_V_MF2
    0U,	// PseudoVSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSEG3E64_V_M1
    0U,	// PseudoVSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSEG3E64_V_M2
    0U,	// PseudoVSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_M1
    0U,	// PseudoVSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSEG3E8_V_M2
    0U,	// PseudoVSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_MF2
    0U,	// PseudoVSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSEG3E8_V_MF4
    0U,	// PseudoVSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSEG3E8_V_MF8
    0U,	// PseudoVSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSEG4E16_V_M1
    0U,	// PseudoVSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSEG4E16_V_M2
    0U,	// PseudoVSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSEG4E16_V_MF2
    0U,	// PseudoVSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSEG4E16_V_MF4
    0U,	// PseudoVSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSEG4E32_V_M1
    0U,	// PseudoVSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSEG4E32_V_M2
    0U,	// PseudoVSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSEG4E32_V_MF2
    0U,	// PseudoVSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSEG4E64_V_M1
    0U,	// PseudoVSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSEG4E64_V_M2
    0U,	// PseudoVSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_M1
    0U,	// PseudoVSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSEG4E8_V_M2
    0U,	// PseudoVSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_MF2
    0U,	// PseudoVSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSEG4E8_V_MF4
    0U,	// PseudoVSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSEG4E8_V_MF8
    0U,	// PseudoVSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSEG5E16_V_M1
    0U,	// PseudoVSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSEG5E16_V_MF2
    0U,	// PseudoVSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSEG5E16_V_MF4
    0U,	// PseudoVSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSEG5E32_V_M1
    0U,	// PseudoVSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSEG5E32_V_MF2
    0U,	// PseudoVSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSEG5E64_V_M1
    0U,	// PseudoVSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_M1
    0U,	// PseudoVSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_MF2
    0U,	// PseudoVSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSEG5E8_V_MF4
    0U,	// PseudoVSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSEG5E8_V_MF8
    0U,	// PseudoVSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSEG6E16_V_M1
    0U,	// PseudoVSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSEG6E16_V_MF2
    0U,	// PseudoVSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSEG6E16_V_MF4
    0U,	// PseudoVSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSEG6E32_V_M1
    0U,	// PseudoVSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSEG6E32_V_MF2
    0U,	// PseudoVSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSEG6E64_V_M1
    0U,	// PseudoVSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_M1
    0U,	// PseudoVSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_MF2
    0U,	// PseudoVSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSEG6E8_V_MF4
    0U,	// PseudoVSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSEG6E8_V_MF8
    0U,	// PseudoVSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSEG7E16_V_M1
    0U,	// PseudoVSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSEG7E16_V_MF2
    0U,	// PseudoVSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSEG7E16_V_MF4
    0U,	// PseudoVSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSEG7E32_V_M1
    0U,	// PseudoVSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSEG7E32_V_MF2
    0U,	// PseudoVSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSEG7E64_V_M1
    0U,	// PseudoVSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_M1
    0U,	// PseudoVSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_MF2
    0U,	// PseudoVSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSEG7E8_V_MF4
    0U,	// PseudoVSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSEG7E8_V_MF8
    0U,	// PseudoVSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSEG8E16_V_M1
    0U,	// PseudoVSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSEG8E16_V_MF2
    0U,	// PseudoVSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSEG8E16_V_MF4
    0U,	// PseudoVSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSEG8E32_V_M1
    0U,	// PseudoVSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSEG8E32_V_MF2
    0U,	// PseudoVSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSEG8E64_V_M1
    0U,	// PseudoVSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_M1
    0U,	// PseudoVSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_MF2
    0U,	// PseudoVSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSEG8E8_V_MF4
    0U,	// PseudoVSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSEG8E8_V_MF8
    0U,	// PseudoVSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSRA_VI_M1
    0U,	// PseudoVSSRA_VI_M1_MASK
    0U,	// PseudoVSSRA_VI_M2
    0U,	// PseudoVSSRA_VI_M2_MASK
    0U,	// PseudoVSSRA_VI_M4
    0U,	// PseudoVSSRA_VI_M4_MASK
    0U,	// PseudoVSSRA_VI_M8
    0U,	// PseudoVSSRA_VI_M8_MASK
    0U,	// PseudoVSSRA_VI_MF2
    0U,	// PseudoVSSRA_VI_MF2_MASK
    0U,	// PseudoVSSRA_VI_MF4
    0U,	// PseudoVSSRA_VI_MF4_MASK
    0U,	// PseudoVSSRA_VI_MF8
    0U,	// PseudoVSSRA_VI_MF8_MASK
    0U,	// PseudoVSSRA_VV_M1
    0U,	// PseudoVSSRA_VV_M1_MASK
    0U,	// PseudoVSSRA_VV_M2
    0U,	// PseudoVSSRA_VV_M2_MASK
    0U,	// PseudoVSSRA_VV_M4
    0U,	// PseudoVSSRA_VV_M4_MASK
    0U,	// PseudoVSSRA_VV_M8
    0U,	// PseudoVSSRA_VV_M8_MASK
    0U,	// PseudoVSSRA_VV_MF2
    0U,	// PseudoVSSRA_VV_MF2_MASK
    0U,	// PseudoVSSRA_VV_MF4
    0U,	// PseudoVSSRA_VV_MF4_MASK
    0U,	// PseudoVSSRA_VV_MF8
    0U,	// PseudoVSSRA_VV_MF8_MASK
    0U,	// PseudoVSSRA_VX_M1
    0U,	// PseudoVSSRA_VX_M1_MASK
    0U,	// PseudoVSSRA_VX_M2
    0U,	// PseudoVSSRA_VX_M2_MASK
    0U,	// PseudoVSSRA_VX_M4
    0U,	// PseudoVSSRA_VX_M4_MASK
    0U,	// PseudoVSSRA_VX_M8
    0U,	// PseudoVSSRA_VX_M8_MASK
    0U,	// PseudoVSSRA_VX_MF2
    0U,	// PseudoVSSRA_VX_MF2_MASK
    0U,	// PseudoVSSRA_VX_MF4
    0U,	// PseudoVSSRA_VX_MF4_MASK
    0U,	// PseudoVSSRA_VX_MF8
    0U,	// PseudoVSSRA_VX_MF8_MASK
    0U,	// PseudoVSSRL_VI_M1
    0U,	// PseudoVSSRL_VI_M1_MASK
    0U,	// PseudoVSSRL_VI_M2
    0U,	// PseudoVSSRL_VI_M2_MASK
    0U,	// PseudoVSSRL_VI_M4
    0U,	// PseudoVSSRL_VI_M4_MASK
    0U,	// PseudoVSSRL_VI_M8
    0U,	// PseudoVSSRL_VI_M8_MASK
    0U,	// PseudoVSSRL_VI_MF2
    0U,	// PseudoVSSRL_VI_MF2_MASK
    0U,	// PseudoVSSRL_VI_MF4
    0U,	// PseudoVSSRL_VI_MF4_MASK
    0U,	// PseudoVSSRL_VI_MF8
    0U,	// PseudoVSSRL_VI_MF8_MASK
    0U,	// PseudoVSSRL_VV_M1
    0U,	// PseudoVSSRL_VV_M1_MASK
    0U,	// PseudoVSSRL_VV_M2
    0U,	// PseudoVSSRL_VV_M2_MASK
    0U,	// PseudoVSSRL_VV_M4
    0U,	// PseudoVSSRL_VV_M4_MASK
    0U,	// PseudoVSSRL_VV_M8
    0U,	// PseudoVSSRL_VV_M8_MASK
    0U,	// PseudoVSSRL_VV_MF2
    0U,	// PseudoVSSRL_VV_MF2_MASK
    0U,	// PseudoVSSRL_VV_MF4
    0U,	// PseudoVSSRL_VV_MF4_MASK
    0U,	// PseudoVSSRL_VV_MF8
    0U,	// PseudoVSSRL_VV_MF8_MASK
    0U,	// PseudoVSSRL_VX_M1
    0U,	// PseudoVSSRL_VX_M1_MASK
    0U,	// PseudoVSSRL_VX_M2
    0U,	// PseudoVSSRL_VX_M2_MASK
    0U,	// PseudoVSSRL_VX_M4
    0U,	// PseudoVSSRL_VX_M4_MASK
    0U,	// PseudoVSSRL_VX_M8
    0U,	// PseudoVSSRL_VX_M8_MASK
    0U,	// PseudoVSSRL_VX_MF2
    0U,	// PseudoVSSRL_VX_MF2_MASK
    0U,	// PseudoVSSRL_VX_MF4
    0U,	// PseudoVSSRL_VX_MF4_MASK
    0U,	// PseudoVSSRL_VX_MF8
    0U,	// PseudoVSSRL_VX_MF8_MASK
    0U,	// PseudoVSSSEG2E16_V_M1
    0U,	// PseudoVSSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSSEG2E16_V_M2
    0U,	// PseudoVSSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSSEG2E16_V_M4
    0U,	// PseudoVSSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSSEG2E16_V_MF2
    0U,	// PseudoVSSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSSEG2E16_V_MF4
    0U,	// PseudoVSSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSSEG2E32_V_M1
    0U,	// PseudoVSSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSSEG2E32_V_M2
    0U,	// PseudoVSSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSSEG2E32_V_M4
    0U,	// PseudoVSSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSSEG2E32_V_MF2
    0U,	// PseudoVSSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSSEG2E64_V_M1
    0U,	// PseudoVSSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSSEG2E64_V_M2
    0U,	// PseudoVSSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSSEG2E64_V_M4
    0U,	// PseudoVSSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_M1
    0U,	// PseudoVSSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSSEG2E8_V_M2
    0U,	// PseudoVSSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSSEG2E8_V_M4
    0U,	// PseudoVSSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF2
    0U,	// PseudoVSSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSSEG2E8_V_MF4
    0U,	// PseudoVSSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF8
    0U,	// PseudoVSSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSSEG3E16_V_M1
    0U,	// PseudoVSSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSSEG3E16_V_M2
    0U,	// PseudoVSSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF2
    0U,	// PseudoVSSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF4
    0U,	// PseudoVSSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSSEG3E32_V_M1
    0U,	// PseudoVSSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSSEG3E32_V_M2
    0U,	// PseudoVSSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSSEG3E32_V_MF2
    0U,	// PseudoVSSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSSEG3E64_V_M1
    0U,	// PseudoVSSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSSEG3E64_V_M2
    0U,	// PseudoVSSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_M1
    0U,	// PseudoVSSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSSEG3E8_V_M2
    0U,	// PseudoVSSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF2
    0U,	// PseudoVSSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF4
    0U,	// PseudoVSSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSSEG3E8_V_MF8
    0U,	// PseudoVSSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSSEG4E16_V_M1
    0U,	// PseudoVSSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSSEG4E16_V_M2
    0U,	// PseudoVSSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF2
    0U,	// PseudoVSSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF4
    0U,	// PseudoVSSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSSEG4E32_V_M1
    0U,	// PseudoVSSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSSEG4E32_V_M2
    0U,	// PseudoVSSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSSEG4E32_V_MF2
    0U,	// PseudoVSSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSSEG4E64_V_M1
    0U,	// PseudoVSSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSSEG4E64_V_M2
    0U,	// PseudoVSSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_M1
    0U,	// PseudoVSSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSSEG4E8_V_M2
    0U,	// PseudoVSSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF2
    0U,	// PseudoVSSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF4
    0U,	// PseudoVSSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSSEG4E8_V_MF8
    0U,	// PseudoVSSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSSEG5E16_V_M1
    0U,	// PseudoVSSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSSEG5E16_V_MF2
    0U,	// PseudoVSSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSSEG5E16_V_MF4
    0U,	// PseudoVSSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSSEG5E32_V_M1
    0U,	// PseudoVSSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSSEG5E32_V_MF2
    0U,	// PseudoVSSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSSEG5E64_V_M1
    0U,	// PseudoVSSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_M1
    0U,	// PseudoVSSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_MF2
    0U,	// PseudoVSSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSSEG5E8_V_MF4
    0U,	// PseudoVSSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSSEG5E8_V_MF8
    0U,	// PseudoVSSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSSEG6E16_V_M1
    0U,	// PseudoVSSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSSEG6E16_V_MF2
    0U,	// PseudoVSSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSSEG6E16_V_MF4
    0U,	// PseudoVSSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSSEG6E32_V_M1
    0U,	// PseudoVSSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSSEG6E32_V_MF2
    0U,	// PseudoVSSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSSEG6E64_V_M1
    0U,	// PseudoVSSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_M1
    0U,	// PseudoVSSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_MF2
    0U,	// PseudoVSSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSSEG6E8_V_MF4
    0U,	// PseudoVSSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSSEG6E8_V_MF8
    0U,	// PseudoVSSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSSEG7E16_V_M1
    0U,	// PseudoVSSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSSEG7E16_V_MF2
    0U,	// PseudoVSSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSSEG7E16_V_MF4
    0U,	// PseudoVSSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSSEG7E32_V_M1
    0U,	// PseudoVSSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSSEG7E32_V_MF2
    0U,	// PseudoVSSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSSEG7E64_V_M1
    0U,	// PseudoVSSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_M1
    0U,	// PseudoVSSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_MF2
    0U,	// PseudoVSSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSSEG7E8_V_MF4
    0U,	// PseudoVSSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSSEG7E8_V_MF8
    0U,	// PseudoVSSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSSEG8E16_V_M1
    0U,	// PseudoVSSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSSEG8E16_V_MF2
    0U,	// PseudoVSSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSSEG8E16_V_MF4
    0U,	// PseudoVSSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSSEG8E32_V_M1
    0U,	// PseudoVSSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSSEG8E32_V_MF2
    0U,	// PseudoVSSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSSEG8E64_V_M1
    0U,	// PseudoVSSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_M1
    0U,	// PseudoVSSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_MF2
    0U,	// PseudoVSSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSSEG8E8_V_MF4
    0U,	// PseudoVSSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSSEG8E8_V_MF8
    0U,	// PseudoVSSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSUBU_VV_M1
    0U,	// PseudoVSSUBU_VV_M1_MASK
    0U,	// PseudoVSSUBU_VV_M2
    0U,	// PseudoVSSUBU_VV_M2_MASK
    0U,	// PseudoVSSUBU_VV_M4
    0U,	// PseudoVSSUBU_VV_M4_MASK
    0U,	// PseudoVSSUBU_VV_M8
    0U,	// PseudoVSSUBU_VV_M8_MASK
    0U,	// PseudoVSSUBU_VV_MF2
    0U,	// PseudoVSSUBU_VV_MF2_MASK
    0U,	// PseudoVSSUBU_VV_MF4
    0U,	// PseudoVSSUBU_VV_MF4_MASK
    0U,	// PseudoVSSUBU_VV_MF8
    0U,	// PseudoVSSUBU_VV_MF8_MASK
    0U,	// PseudoVSSUBU_VX_M1
    0U,	// PseudoVSSUBU_VX_M1_MASK
    0U,	// PseudoVSSUBU_VX_M2
    0U,	// PseudoVSSUBU_VX_M2_MASK
    0U,	// PseudoVSSUBU_VX_M4
    0U,	// PseudoVSSUBU_VX_M4_MASK
    0U,	// PseudoVSSUBU_VX_M8
    0U,	// PseudoVSSUBU_VX_M8_MASK
    0U,	// PseudoVSSUBU_VX_MF2
    0U,	// PseudoVSSUBU_VX_MF2_MASK
    0U,	// PseudoVSSUBU_VX_MF4
    0U,	// PseudoVSSUBU_VX_MF4_MASK
    0U,	// PseudoVSSUBU_VX_MF8
    0U,	// PseudoVSSUBU_VX_MF8_MASK
    0U,	// PseudoVSSUB_VV_M1
    0U,	// PseudoVSSUB_VV_M1_MASK
    0U,	// PseudoVSSUB_VV_M2
    0U,	// PseudoVSSUB_VV_M2_MASK
    0U,	// PseudoVSSUB_VV_M4
    0U,	// PseudoVSSUB_VV_M4_MASK
    0U,	// PseudoVSSUB_VV_M8
    0U,	// PseudoVSSUB_VV_M8_MASK
    0U,	// PseudoVSSUB_VV_MF2
    0U,	// PseudoVSSUB_VV_MF2_MASK
    0U,	// PseudoVSSUB_VV_MF4
    0U,	// PseudoVSSUB_VV_MF4_MASK
    0U,	// PseudoVSSUB_VV_MF8
    0U,	// PseudoVSSUB_VV_MF8_MASK
    0U,	// PseudoVSSUB_VX_M1
    0U,	// PseudoVSSUB_VX_M1_MASK
    0U,	// PseudoVSSUB_VX_M2
    0U,	// PseudoVSSUB_VX_M2_MASK
    0U,	// PseudoVSSUB_VX_M4
    0U,	// PseudoVSSUB_VX_M4_MASK
    0U,	// PseudoVSSUB_VX_M8
    0U,	// PseudoVSSUB_VX_M8_MASK
    0U,	// PseudoVSSUB_VX_MF2
    0U,	// PseudoVSSUB_VX_MF2_MASK
    0U,	// PseudoVSSUB_VX_MF4
    0U,	// PseudoVSSUB_VX_MF4_MASK
    0U,	// PseudoVSSUB_VX_MF8
    0U,	// PseudoVSSUB_VX_MF8_MASK
    0U,	// PseudoVSUB_VV_M1
    0U,	// PseudoVSUB_VV_M1_MASK
    0U,	// PseudoVSUB_VV_M2
    0U,	// PseudoVSUB_VV_M2_MASK
    0U,	// PseudoVSUB_VV_M4
    0U,	// PseudoVSUB_VV_M4_MASK
    0U,	// PseudoVSUB_VV_M8
    0U,	// PseudoVSUB_VV_M8_MASK
    0U,	// PseudoVSUB_VV_MF2
    0U,	// PseudoVSUB_VV_MF2_MASK
    0U,	// PseudoVSUB_VV_MF4
    0U,	// PseudoVSUB_VV_MF4_MASK
    0U,	// PseudoVSUB_VV_MF8
    0U,	// PseudoVSUB_VV_MF8_MASK
    0U,	// PseudoVSUB_VX_M1
    0U,	// PseudoVSUB_VX_M1_MASK
    0U,	// PseudoVSUB_VX_M2
    0U,	// PseudoVSUB_VX_M2_MASK
    0U,	// PseudoVSUB_VX_M4
    0U,	// PseudoVSUB_VX_M4_MASK
    0U,	// PseudoVSUB_VX_M8
    0U,	// PseudoVSUB_VX_M8_MASK
    0U,	// PseudoVSUB_VX_MF2
    0U,	// PseudoVSUB_VX_MF2_MASK
    0U,	// PseudoVSUB_VX_MF4
    0U,	// PseudoVSUB_VX_MF4_MASK
    0U,	// PseudoVSUB_VX_MF8
    0U,	// PseudoVSUB_VX_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M1_M1
    0U,	// PseudoVSUXEI16_V_M1_M1_MASK
    0U,	// PseudoVSUXEI16_V_M1_M2
    0U,	// PseudoVSUXEI16_V_M1_M2_MASK
    0U,	// PseudoVSUXEI16_V_M1_M4
    0U,	// PseudoVSUXEI16_V_M1_M4_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF2
    0U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M1
    0U,	// PseudoVSUXEI16_V_M2_M1_MASK
    0U,	// PseudoVSUXEI16_V_M2_M2
    0U,	// PseudoVSUXEI16_V_M2_M2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M4
    0U,	// PseudoVSUXEI16_V_M2_M4_MASK
    0U,	// PseudoVSUXEI16_V_M2_M8
    0U,	// PseudoVSUXEI16_V_M2_M8_MASK
    0U,	// PseudoVSUXEI16_V_M4_M2
    0U,	// PseudoVSUXEI16_V_M4_M2_MASK
    0U,	// PseudoVSUXEI16_V_M4_M4
    0U,	// PseudoVSUXEI16_V_M4_M4_MASK
    0U,	// PseudoVSUXEI16_V_M4_M8
    0U,	// PseudoVSUXEI16_V_M4_M8_MASK
    0U,	// PseudoVSUXEI16_V_M8_M4
    0U,	// PseudoVSUXEI16_V_M8_M4_MASK
    0U,	// PseudoVSUXEI16_V_M8_M8
    0U,	// PseudoVSUXEI16_V_M8_M8_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M1
    0U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M2
    0U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF2
    0U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF4
    0U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M1
    0U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF2
    0U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF4
    0U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF8
    0U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M1_M1
    0U,	// PseudoVSUXEI32_V_M1_M1_MASK
    0U,	// PseudoVSUXEI32_V_M1_M2
    0U,	// PseudoVSUXEI32_V_M1_M2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF2
    0U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF4
    0U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M2_M1
    0U,	// PseudoVSUXEI32_V_M2_M1_MASK
    0U,	// PseudoVSUXEI32_V_M2_M2
    0U,	// PseudoVSUXEI32_V_M2_M2_MASK
    0U,	// PseudoVSUXEI32_V_M2_M4
    0U,	// PseudoVSUXEI32_V_M2_M4_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF2
    0U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M1
    0U,	// PseudoVSUXEI32_V_M4_M1_MASK
    0U,	// PseudoVSUXEI32_V_M4_M2
    0U,	// PseudoVSUXEI32_V_M4_M2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M4
    0U,	// PseudoVSUXEI32_V_M4_M4_MASK
    0U,	// PseudoVSUXEI32_V_M4_M8
    0U,	// PseudoVSUXEI32_V_M4_M8_MASK
    0U,	// PseudoVSUXEI32_V_M8_M2
    0U,	// PseudoVSUXEI32_V_M8_M2_MASK
    0U,	// PseudoVSUXEI32_V_M8_M4
    0U,	// PseudoVSUXEI32_V_M8_M4_MASK
    0U,	// PseudoVSUXEI32_V_M8_M8
    0U,	// PseudoVSUXEI32_V_M8_M8_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M1
    0U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF2
    0U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF4
    0U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF8
    0U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M1_M1
    0U,	// PseudoVSUXEI64_V_M1_M1_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF2
    0U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF4
    0U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF8
    0U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M2_M1
    0U,	// PseudoVSUXEI64_V_M2_M1_MASK
    0U,	// PseudoVSUXEI64_V_M2_M2
    0U,	// PseudoVSUXEI64_V_M2_M2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF2
    0U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF4
    0U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M4_M1
    0U,	// PseudoVSUXEI64_V_M4_M1_MASK
    0U,	// PseudoVSUXEI64_V_M4_M2
    0U,	// PseudoVSUXEI64_V_M4_M2_MASK
    0U,	// PseudoVSUXEI64_V_M4_M4
    0U,	// PseudoVSUXEI64_V_M4_M4_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF2
    0U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M1
    0U,	// PseudoVSUXEI64_V_M8_M1_MASK
    0U,	// PseudoVSUXEI64_V_M8_M2
    0U,	// PseudoVSUXEI64_V_M8_M2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M4
    0U,	// PseudoVSUXEI64_V_M8_M4_MASK
    0U,	// PseudoVSUXEI64_V_M8_M8
    0U,	// PseudoVSUXEI64_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_M1_M1
    0U,	// PseudoVSUXEI8_V_M1_M1_MASK
    0U,	// PseudoVSUXEI8_V_M1_M2
    0U,	// PseudoVSUXEI8_V_M1_M2_MASK
    0U,	// PseudoVSUXEI8_V_M1_M4
    0U,	// PseudoVSUXEI8_V_M1_M4_MASK
    0U,	// PseudoVSUXEI8_V_M1_M8
    0U,	// PseudoVSUXEI8_V_M1_M8_MASK
    0U,	// PseudoVSUXEI8_V_M2_M2
    0U,	// PseudoVSUXEI8_V_M2_M2_MASK
    0U,	// PseudoVSUXEI8_V_M2_M4
    0U,	// PseudoVSUXEI8_V_M2_M4_MASK
    0U,	// PseudoVSUXEI8_V_M2_M8
    0U,	// PseudoVSUXEI8_V_M2_M8_MASK
    0U,	// PseudoVSUXEI8_V_M4_M4
    0U,	// PseudoVSUXEI8_V_M4_M4_MASK
    0U,	// PseudoVSUXEI8_V_M4_M8
    0U,	// PseudoVSUXEI8_V_M4_M8_MASK
    0U,	// PseudoVSUXEI8_V_M8_M8
    0U,	// PseudoVSUXEI8_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M1
    0U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M2
    0U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M4
    0U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF2
    0U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M1
    0U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M2
    0U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF2
    0U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF4
    0U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M1
    0U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF2
    0U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF4
    0U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF8
    0U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVWADDU_VV_M1
    0U,	// PseudoVWADDU_VV_M1_MASK
    0U,	// PseudoVWADDU_VV_M2
    0U,	// PseudoVWADDU_VV_M2_MASK
    0U,	// PseudoVWADDU_VV_M4
    0U,	// PseudoVWADDU_VV_M4_MASK
    0U,	// PseudoVWADDU_VV_MF2
    0U,	// PseudoVWADDU_VV_MF2_MASK
    0U,	// PseudoVWADDU_VV_MF4
    0U,	// PseudoVWADDU_VV_MF4_MASK
    0U,	// PseudoVWADDU_VV_MF8
    0U,	// PseudoVWADDU_VV_MF8_MASK
    0U,	// PseudoVWADDU_VX_M1
    0U,	// PseudoVWADDU_VX_M1_MASK
    0U,	// PseudoVWADDU_VX_M2
    0U,	// PseudoVWADDU_VX_M2_MASK
    0U,	// PseudoVWADDU_VX_M4
    0U,	// PseudoVWADDU_VX_M4_MASK
    0U,	// PseudoVWADDU_VX_MF2
    0U,	// PseudoVWADDU_VX_MF2_MASK
    0U,	// PseudoVWADDU_VX_MF4
    0U,	// PseudoVWADDU_VX_MF4_MASK
    0U,	// PseudoVWADDU_VX_MF8
    0U,	// PseudoVWADDU_VX_MF8_MASK
    0U,	// PseudoVWADDU_WV_M1
    0U,	// PseudoVWADDU_WV_M1_MASK
    0U,	// PseudoVWADDU_WV_M1_MASK_TIED
    0U,	// PseudoVWADDU_WV_M1_TIED
    0U,	// PseudoVWADDU_WV_M2
    0U,	// PseudoVWADDU_WV_M2_MASK
    0U,	// PseudoVWADDU_WV_M2_MASK_TIED
    0U,	// PseudoVWADDU_WV_M2_TIED
    0U,	// PseudoVWADDU_WV_M4
    0U,	// PseudoVWADDU_WV_M4_MASK
    0U,	// PseudoVWADDU_WV_M4_MASK_TIED
    0U,	// PseudoVWADDU_WV_M4_TIED
    0U,	// PseudoVWADDU_WV_MF2
    0U,	// PseudoVWADDU_WV_MF2_MASK
    0U,	// PseudoVWADDU_WV_MF2_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF2_TIED
    0U,	// PseudoVWADDU_WV_MF4
    0U,	// PseudoVWADDU_WV_MF4_MASK
    0U,	// PseudoVWADDU_WV_MF4_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF4_TIED
    0U,	// PseudoVWADDU_WV_MF8
    0U,	// PseudoVWADDU_WV_MF8_MASK
    0U,	// PseudoVWADDU_WV_MF8_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF8_TIED
    0U,	// PseudoVWADDU_WX_M1
    0U,	// PseudoVWADDU_WX_M1_MASK
    0U,	// PseudoVWADDU_WX_M2
    0U,	// PseudoVWADDU_WX_M2_MASK
    0U,	// PseudoVWADDU_WX_M4
    0U,	// PseudoVWADDU_WX_M4_MASK
    0U,	// PseudoVWADDU_WX_MF2
    0U,	// PseudoVWADDU_WX_MF2_MASK
    0U,	// PseudoVWADDU_WX_MF4
    0U,	// PseudoVWADDU_WX_MF4_MASK
    0U,	// PseudoVWADDU_WX_MF8
    0U,	// PseudoVWADDU_WX_MF8_MASK
    0U,	// PseudoVWADD_VV_M1
    0U,	// PseudoVWADD_VV_M1_MASK
    0U,	// PseudoVWADD_VV_M2
    0U,	// PseudoVWADD_VV_M2_MASK
    0U,	// PseudoVWADD_VV_M4
    0U,	// PseudoVWADD_VV_M4_MASK
    0U,	// PseudoVWADD_VV_MF2
    0U,	// PseudoVWADD_VV_MF2_MASK
    0U,	// PseudoVWADD_VV_MF4
    0U,	// PseudoVWADD_VV_MF4_MASK
    0U,	// PseudoVWADD_VV_MF8
    0U,	// PseudoVWADD_VV_MF8_MASK
    0U,	// PseudoVWADD_VX_M1
    0U,	// PseudoVWADD_VX_M1_MASK
    0U,	// PseudoVWADD_VX_M2
    0U,	// PseudoVWADD_VX_M2_MASK
    0U,	// PseudoVWADD_VX_M4
    0U,	// PseudoVWADD_VX_M4_MASK
    0U,	// PseudoVWADD_VX_MF2
    0U,	// PseudoVWADD_VX_MF2_MASK
    0U,	// PseudoVWADD_VX_MF4
    0U,	// PseudoVWADD_VX_MF4_MASK
    0U,	// PseudoVWADD_VX_MF8
    0U,	// PseudoVWADD_VX_MF8_MASK
    0U,	// PseudoVWADD_WV_M1
    0U,	// PseudoVWADD_WV_M1_MASK
    0U,	// PseudoVWADD_WV_M1_MASK_TIED
    0U,	// PseudoVWADD_WV_M1_TIED
    0U,	// PseudoVWADD_WV_M2
    0U,	// PseudoVWADD_WV_M2_MASK
    0U,	// PseudoVWADD_WV_M2_MASK_TIED
    0U,	// PseudoVWADD_WV_M2_TIED
    0U,	// PseudoVWADD_WV_M4
    0U,	// PseudoVWADD_WV_M4_MASK
    0U,	// PseudoVWADD_WV_M4_MASK_TIED
    0U,	// PseudoVWADD_WV_M4_TIED
    0U,	// PseudoVWADD_WV_MF2
    0U,	// PseudoVWADD_WV_MF2_MASK
    0U,	// PseudoVWADD_WV_MF2_MASK_TIED
    0U,	// PseudoVWADD_WV_MF2_TIED
    0U,	// PseudoVWADD_WV_MF4
    0U,	// PseudoVWADD_WV_MF4_MASK
    0U,	// PseudoVWADD_WV_MF4_MASK_TIED
    0U,	// PseudoVWADD_WV_MF4_TIED
    0U,	// PseudoVWADD_WV_MF8
    0U,	// PseudoVWADD_WV_MF8_MASK
    0U,	// PseudoVWADD_WV_MF8_MASK_TIED
    0U,	// PseudoVWADD_WV_MF8_TIED
    0U,	// PseudoVWADD_WX_M1
    0U,	// PseudoVWADD_WX_M1_MASK
    0U,	// PseudoVWADD_WX_M2
    0U,	// PseudoVWADD_WX_M2_MASK
    0U,	// PseudoVWADD_WX_M4
    0U,	// PseudoVWADD_WX_M4_MASK
    0U,	// PseudoVWADD_WX_MF2
    0U,	// PseudoVWADD_WX_MF2_MASK
    0U,	// PseudoVWADD_WX_MF4
    0U,	// PseudoVWADD_WX_MF4_MASK
    0U,	// PseudoVWADD_WX_MF8
    0U,	// PseudoVWADD_WX_MF8_MASK
    0U,	// PseudoVWMACCSU_VV_M1
    0U,	// PseudoVWMACCSU_VV_M1_MASK
    0U,	// PseudoVWMACCSU_VV_M2
    0U,	// PseudoVWMACCSU_VV_M2_MASK
    0U,	// PseudoVWMACCSU_VV_M4
    0U,	// PseudoVWMACCSU_VV_M4_MASK
    0U,	// PseudoVWMACCSU_VV_MF2
    0U,	// PseudoVWMACCSU_VV_MF2_MASK
    0U,	// PseudoVWMACCSU_VV_MF4
    0U,	// PseudoVWMACCSU_VV_MF4_MASK
    0U,	// PseudoVWMACCSU_VV_MF8
    0U,	// PseudoVWMACCSU_VV_MF8_MASK
    0U,	// PseudoVWMACCSU_VX_M1
    0U,	// PseudoVWMACCSU_VX_M1_MASK
    0U,	// PseudoVWMACCSU_VX_M2
    0U,	// PseudoVWMACCSU_VX_M2_MASK
    0U,	// PseudoVWMACCSU_VX_M4
    0U,	// PseudoVWMACCSU_VX_M4_MASK
    0U,	// PseudoVWMACCSU_VX_MF2
    0U,	// PseudoVWMACCSU_VX_MF2_MASK
    0U,	// PseudoVWMACCSU_VX_MF4
    0U,	// PseudoVWMACCSU_VX_MF4_MASK
    0U,	// PseudoVWMACCSU_VX_MF8
    0U,	// PseudoVWMACCSU_VX_MF8_MASK
    0U,	// PseudoVWMACCUS_VX_M1
    0U,	// PseudoVWMACCUS_VX_M1_MASK
    0U,	// PseudoVWMACCUS_VX_M2
    0U,	// PseudoVWMACCUS_VX_M2_MASK
    0U,	// PseudoVWMACCUS_VX_M4
    0U,	// PseudoVWMACCUS_VX_M4_MASK
    0U,	// PseudoVWMACCUS_VX_MF2
    0U,	// PseudoVWMACCUS_VX_MF2_MASK
    0U,	// PseudoVWMACCUS_VX_MF4
    0U,	// PseudoVWMACCUS_VX_MF4_MASK
    0U,	// PseudoVWMACCUS_VX_MF8
    0U,	// PseudoVWMACCUS_VX_MF8_MASK
    0U,	// PseudoVWMACCU_VV_M1
    0U,	// PseudoVWMACCU_VV_M1_MASK
    0U,	// PseudoVWMACCU_VV_M2
    0U,	// PseudoVWMACCU_VV_M2_MASK
    0U,	// PseudoVWMACCU_VV_M4
    0U,	// PseudoVWMACCU_VV_M4_MASK
    0U,	// PseudoVWMACCU_VV_MF2
    0U,	// PseudoVWMACCU_VV_MF2_MASK
    0U,	// PseudoVWMACCU_VV_MF4
    0U,	// PseudoVWMACCU_VV_MF4_MASK
    0U,	// PseudoVWMACCU_VV_MF8
    0U,	// PseudoVWMACCU_VV_MF8_MASK
    0U,	// PseudoVWMACCU_VX_M1
    0U,	// PseudoVWMACCU_VX_M1_MASK
    0U,	// PseudoVWMACCU_VX_M2
    0U,	// PseudoVWMACCU_VX_M2_MASK
    0U,	// PseudoVWMACCU_VX_M4
    0U,	// PseudoVWMACCU_VX_M4_MASK
    0U,	// PseudoVWMACCU_VX_MF2
    0U,	// PseudoVWMACCU_VX_MF2_MASK
    0U,	// PseudoVWMACCU_VX_MF4
    0U,	// PseudoVWMACCU_VX_MF4_MASK
    0U,	// PseudoVWMACCU_VX_MF8
    0U,	// PseudoVWMACCU_VX_MF8_MASK
    0U,	// PseudoVWMACC_VV_M1
    0U,	// PseudoVWMACC_VV_M1_MASK
    0U,	// PseudoVWMACC_VV_M2
    0U,	// PseudoVWMACC_VV_M2_MASK
    0U,	// PseudoVWMACC_VV_M4
    0U,	// PseudoVWMACC_VV_M4_MASK
    0U,	// PseudoVWMACC_VV_MF2
    0U,	// PseudoVWMACC_VV_MF2_MASK
    0U,	// PseudoVWMACC_VV_MF4
    0U,	// PseudoVWMACC_VV_MF4_MASK
    0U,	// PseudoVWMACC_VV_MF8
    0U,	// PseudoVWMACC_VV_MF8_MASK
    0U,	// PseudoVWMACC_VX_M1
    0U,	// PseudoVWMACC_VX_M1_MASK
    0U,	// PseudoVWMACC_VX_M2
    0U,	// PseudoVWMACC_VX_M2_MASK
    0U,	// PseudoVWMACC_VX_M4
    0U,	// PseudoVWMACC_VX_M4_MASK
    0U,	// PseudoVWMACC_VX_MF2
    0U,	// PseudoVWMACC_VX_MF2_MASK
    0U,	// PseudoVWMACC_VX_MF4
    0U,	// PseudoVWMACC_VX_MF4_MASK
    0U,	// PseudoVWMACC_VX_MF8
    0U,	// PseudoVWMACC_VX_MF8_MASK
    0U,	// PseudoVWMULSU_VV_M1
    0U,	// PseudoVWMULSU_VV_M1_MASK
    0U,	// PseudoVWMULSU_VV_M2
    0U,	// PseudoVWMULSU_VV_M2_MASK
    0U,	// PseudoVWMULSU_VV_M4
    0U,	// PseudoVWMULSU_VV_M4_MASK
    0U,	// PseudoVWMULSU_VV_MF2
    0U,	// PseudoVWMULSU_VV_MF2_MASK
    0U,	// PseudoVWMULSU_VV_MF4
    0U,	// PseudoVWMULSU_VV_MF4_MASK
    0U,	// PseudoVWMULSU_VV_MF8
    0U,	// PseudoVWMULSU_VV_MF8_MASK
    0U,	// PseudoVWMULSU_VX_M1
    0U,	// PseudoVWMULSU_VX_M1_MASK
    0U,	// PseudoVWMULSU_VX_M2
    0U,	// PseudoVWMULSU_VX_M2_MASK
    0U,	// PseudoVWMULSU_VX_M4
    0U,	// PseudoVWMULSU_VX_M4_MASK
    0U,	// PseudoVWMULSU_VX_MF2
    0U,	// PseudoVWMULSU_VX_MF2_MASK
    0U,	// PseudoVWMULSU_VX_MF4
    0U,	// PseudoVWMULSU_VX_MF4_MASK
    0U,	// PseudoVWMULSU_VX_MF8
    0U,	// PseudoVWMULSU_VX_MF8_MASK
    0U,	// PseudoVWMULU_VV_M1
    0U,	// PseudoVWMULU_VV_M1_MASK
    0U,	// PseudoVWMULU_VV_M2
    0U,	// PseudoVWMULU_VV_M2_MASK
    0U,	// PseudoVWMULU_VV_M4
    0U,	// PseudoVWMULU_VV_M4_MASK
    0U,	// PseudoVWMULU_VV_MF2
    0U,	// PseudoVWMULU_VV_MF2_MASK
    0U,	// PseudoVWMULU_VV_MF4
    0U,	// PseudoVWMULU_VV_MF4_MASK
    0U,	// PseudoVWMULU_VV_MF8
    0U,	// PseudoVWMULU_VV_MF8_MASK
    0U,	// PseudoVWMULU_VX_M1
    0U,	// PseudoVWMULU_VX_M1_MASK
    0U,	// PseudoVWMULU_VX_M2
    0U,	// PseudoVWMULU_VX_M2_MASK
    0U,	// PseudoVWMULU_VX_M4
    0U,	// PseudoVWMULU_VX_M4_MASK
    0U,	// PseudoVWMULU_VX_MF2
    0U,	// PseudoVWMULU_VX_MF2_MASK
    0U,	// PseudoVWMULU_VX_MF4
    0U,	// PseudoVWMULU_VX_MF4_MASK
    0U,	// PseudoVWMULU_VX_MF8
    0U,	// PseudoVWMULU_VX_MF8_MASK
    0U,	// PseudoVWMUL_VV_M1
    0U,	// PseudoVWMUL_VV_M1_MASK
    0U,	// PseudoVWMUL_VV_M2
    0U,	// PseudoVWMUL_VV_M2_MASK
    0U,	// PseudoVWMUL_VV_M4
    0U,	// PseudoVWMUL_VV_M4_MASK
    0U,	// PseudoVWMUL_VV_MF2
    0U,	// PseudoVWMUL_VV_MF2_MASK
    0U,	// PseudoVWMUL_VV_MF4
    0U,	// PseudoVWMUL_VV_MF4_MASK
    0U,	// PseudoVWMUL_VV_MF8
    0U,	// PseudoVWMUL_VV_MF8_MASK
    0U,	// PseudoVWMUL_VX_M1
    0U,	// PseudoVWMUL_VX_M1_MASK
    0U,	// PseudoVWMUL_VX_M2
    0U,	// PseudoVWMUL_VX_M2_MASK
    0U,	// PseudoVWMUL_VX_M4
    0U,	// PseudoVWMUL_VX_M4_MASK
    0U,	// PseudoVWMUL_VX_MF2
    0U,	// PseudoVWMUL_VX_MF2_MASK
    0U,	// PseudoVWMUL_VX_MF4
    0U,	// PseudoVWMUL_VX_MF4_MASK
    0U,	// PseudoVWMUL_VX_MF8
    0U,	// PseudoVWMUL_VX_MF8_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E16
    0U,	// PseudoVWREDSUMU_VS_M1_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E32
    0U,	// PseudoVWREDSUMU_VS_M1_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E8
    0U,	// PseudoVWREDSUMU_VS_M1_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E16
    0U,	// PseudoVWREDSUMU_VS_M2_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E32
    0U,	// PseudoVWREDSUMU_VS_M2_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E8
    0U,	// PseudoVWREDSUMU_VS_M2_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E16
    0U,	// PseudoVWREDSUMU_VS_M4_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E32
    0U,	// PseudoVWREDSUMU_VS_M4_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E8
    0U,	// PseudoVWREDSUMU_VS_M4_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E16
    0U,	// PseudoVWREDSUMU_VS_M8_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E32
    0U,	// PseudoVWREDSUMU_VS_M8_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E8
    0U,	// PseudoVWREDSUMU_VS_M8_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E16
    0U,	// PseudoVWREDSUMU_VS_MF2_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E32
    0U,	// PseudoVWREDSUMU_VS_MF2_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E8
    0U,	// PseudoVWREDSUMU_VS_MF2_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4_E16
    0U,	// PseudoVWREDSUMU_VS_MF4_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4_E8
    0U,	// PseudoVWREDSUMU_VS_MF4_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF8_E8
    0U,	// PseudoVWREDSUMU_VS_MF8_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E16
    0U,	// PseudoVWREDSUM_VS_M1_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E32
    0U,	// PseudoVWREDSUM_VS_M1_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E8
    0U,	// PseudoVWREDSUM_VS_M1_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E16
    0U,	// PseudoVWREDSUM_VS_M2_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E32
    0U,	// PseudoVWREDSUM_VS_M2_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E8
    0U,	// PseudoVWREDSUM_VS_M2_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E16
    0U,	// PseudoVWREDSUM_VS_M4_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E32
    0U,	// PseudoVWREDSUM_VS_M4_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E8
    0U,	// PseudoVWREDSUM_VS_M4_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E16
    0U,	// PseudoVWREDSUM_VS_M8_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E32
    0U,	// PseudoVWREDSUM_VS_M8_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E8
    0U,	// PseudoVWREDSUM_VS_M8_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E16
    0U,	// PseudoVWREDSUM_VS_MF2_E16_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E32
    0U,	// PseudoVWREDSUM_VS_MF2_E32_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E8
    0U,	// PseudoVWREDSUM_VS_MF2_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF4_E16
    0U,	// PseudoVWREDSUM_VS_MF4_E16_MASK
    0U,	// PseudoVWREDSUM_VS_MF4_E8
    0U,	// PseudoVWREDSUM_VS_MF4_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF8_E8
    0U,	// PseudoVWREDSUM_VS_MF8_E8_MASK
    0U,	// PseudoVWSLL_VI_M1
    0U,	// PseudoVWSLL_VI_M1_MASK
    0U,	// PseudoVWSLL_VI_M2
    0U,	// PseudoVWSLL_VI_M2_MASK
    0U,	// PseudoVWSLL_VI_M4
    0U,	// PseudoVWSLL_VI_M4_MASK
    0U,	// PseudoVWSLL_VI_MF2
    0U,	// PseudoVWSLL_VI_MF2_MASK
    0U,	// PseudoVWSLL_VI_MF4
    0U,	// PseudoVWSLL_VI_MF4_MASK
    0U,	// PseudoVWSLL_VI_MF8
    0U,	// PseudoVWSLL_VI_MF8_MASK
    0U,	// PseudoVWSLL_VV_M1
    0U,	// PseudoVWSLL_VV_M1_MASK
    0U,	// PseudoVWSLL_VV_M2
    0U,	// PseudoVWSLL_VV_M2_MASK
    0U,	// PseudoVWSLL_VV_M4
    0U,	// PseudoVWSLL_VV_M4_MASK
    0U,	// PseudoVWSLL_VV_MF2
    0U,	// PseudoVWSLL_VV_MF2_MASK
    0U,	// PseudoVWSLL_VV_MF4
    0U,	// PseudoVWSLL_VV_MF4_MASK
    0U,	// PseudoVWSLL_VV_MF8
    0U,	// PseudoVWSLL_VV_MF8_MASK
    0U,	// PseudoVWSLL_VX_M1
    0U,	// PseudoVWSLL_VX_M1_MASK
    0U,	// PseudoVWSLL_VX_M2
    0U,	// PseudoVWSLL_VX_M2_MASK
    0U,	// PseudoVWSLL_VX_M4
    0U,	// PseudoVWSLL_VX_M4_MASK
    0U,	// PseudoVWSLL_VX_MF2
    0U,	// PseudoVWSLL_VX_MF2_MASK
    0U,	// PseudoVWSLL_VX_MF4
    0U,	// PseudoVWSLL_VX_MF4_MASK
    0U,	// PseudoVWSLL_VX_MF8
    0U,	// PseudoVWSLL_VX_MF8_MASK
    0U,	// PseudoVWSUBU_VV_M1
    0U,	// PseudoVWSUBU_VV_M1_MASK
    0U,	// PseudoVWSUBU_VV_M2
    0U,	// PseudoVWSUBU_VV_M2_MASK
    0U,	// PseudoVWSUBU_VV_M4
    0U,	// PseudoVWSUBU_VV_M4_MASK
    0U,	// PseudoVWSUBU_VV_MF2
    0U,	// PseudoVWSUBU_VV_MF2_MASK
    0U,	// PseudoVWSUBU_VV_MF4
    0U,	// PseudoVWSUBU_VV_MF4_MASK
    0U,	// PseudoVWSUBU_VV_MF8
    0U,	// PseudoVWSUBU_VV_MF8_MASK
    0U,	// PseudoVWSUBU_VX_M1
    0U,	// PseudoVWSUBU_VX_M1_MASK
    0U,	// PseudoVWSUBU_VX_M2
    0U,	// PseudoVWSUBU_VX_M2_MASK
    0U,	// PseudoVWSUBU_VX_M4
    0U,	// PseudoVWSUBU_VX_M4_MASK
    0U,	// PseudoVWSUBU_VX_MF2
    0U,	// PseudoVWSUBU_VX_MF2_MASK
    0U,	// PseudoVWSUBU_VX_MF4
    0U,	// PseudoVWSUBU_VX_MF4_MASK
    0U,	// PseudoVWSUBU_VX_MF8
    0U,	// PseudoVWSUBU_VX_MF8_MASK
    0U,	// PseudoVWSUBU_WV_M1
    0U,	// PseudoVWSUBU_WV_M1_MASK
    0U,	// PseudoVWSUBU_WV_M1_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M1_TIED
    0U,	// PseudoVWSUBU_WV_M2
    0U,	// PseudoVWSUBU_WV_M2_MASK
    0U,	// PseudoVWSUBU_WV_M2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M2_TIED
    0U,	// PseudoVWSUBU_WV_M4
    0U,	// PseudoVWSUBU_WV_M4_MASK
    0U,	// PseudoVWSUBU_WV_M4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M4_TIED
    0U,	// PseudoVWSUBU_WV_MF2
    0U,	// PseudoVWSUBU_WV_MF2_MASK
    0U,	// PseudoVWSUBU_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF2_TIED
    0U,	// PseudoVWSUBU_WV_MF4
    0U,	// PseudoVWSUBU_WV_MF4_MASK
    0U,	// PseudoVWSUBU_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF4_TIED
    0U,	// PseudoVWSUBU_WV_MF8
    0U,	// PseudoVWSUBU_WV_MF8_MASK
    0U,	// PseudoVWSUBU_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF8_TIED
    0U,	// PseudoVWSUBU_WX_M1
    0U,	// PseudoVWSUBU_WX_M1_MASK
    0U,	// PseudoVWSUBU_WX_M2
    0U,	// PseudoVWSUBU_WX_M2_MASK
    0U,	// PseudoVWSUBU_WX_M4
    0U,	// PseudoVWSUBU_WX_M4_MASK
    0U,	// PseudoVWSUBU_WX_MF2
    0U,	// PseudoVWSUBU_WX_MF2_MASK
    0U,	// PseudoVWSUBU_WX_MF4
    0U,	// PseudoVWSUBU_WX_MF4_MASK
    0U,	// PseudoVWSUBU_WX_MF8
    0U,	// PseudoVWSUBU_WX_MF8_MASK
    0U,	// PseudoVWSUB_VV_M1
    0U,	// PseudoVWSUB_VV_M1_MASK
    0U,	// PseudoVWSUB_VV_M2
    0U,	// PseudoVWSUB_VV_M2_MASK
    0U,	// PseudoVWSUB_VV_M4
    0U,	// PseudoVWSUB_VV_M4_MASK
    0U,	// PseudoVWSUB_VV_MF2
    0U,	// PseudoVWSUB_VV_MF2_MASK
    0U,	// PseudoVWSUB_VV_MF4
    0U,	// PseudoVWSUB_VV_MF4_MASK
    0U,	// PseudoVWSUB_VV_MF8
    0U,	// PseudoVWSUB_VV_MF8_MASK
    0U,	// PseudoVWSUB_VX_M1
    0U,	// PseudoVWSUB_VX_M1_MASK
    0U,	// PseudoVWSUB_VX_M2
    0U,	// PseudoVWSUB_VX_M2_MASK
    0U,	// PseudoVWSUB_VX_M4
    0U,	// PseudoVWSUB_VX_M4_MASK
    0U,	// PseudoVWSUB_VX_MF2
    0U,	// PseudoVWSUB_VX_MF2_MASK
    0U,	// PseudoVWSUB_VX_MF4
    0U,	// PseudoVWSUB_VX_MF4_MASK
    0U,	// PseudoVWSUB_VX_MF8
    0U,	// PseudoVWSUB_VX_MF8_MASK
    0U,	// PseudoVWSUB_WV_M1
    0U,	// PseudoVWSUB_WV_M1_MASK
    0U,	// PseudoVWSUB_WV_M1_MASK_TIED
    0U,	// PseudoVWSUB_WV_M1_TIED
    0U,	// PseudoVWSUB_WV_M2
    0U,	// PseudoVWSUB_WV_M2_MASK
    0U,	// PseudoVWSUB_WV_M2_MASK_TIED
    0U,	// PseudoVWSUB_WV_M2_TIED
    0U,	// PseudoVWSUB_WV_M4
    0U,	// PseudoVWSUB_WV_M4_MASK
    0U,	// PseudoVWSUB_WV_M4_MASK_TIED
    0U,	// PseudoVWSUB_WV_M4_TIED
    0U,	// PseudoVWSUB_WV_MF2
    0U,	// PseudoVWSUB_WV_MF2_MASK
    0U,	// PseudoVWSUB_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF2_TIED
    0U,	// PseudoVWSUB_WV_MF4
    0U,	// PseudoVWSUB_WV_MF4_MASK
    0U,	// PseudoVWSUB_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF4_TIED
    0U,	// PseudoVWSUB_WV_MF8
    0U,	// PseudoVWSUB_WV_MF8_MASK
    0U,	// PseudoVWSUB_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF8_TIED
    0U,	// PseudoVWSUB_WX_M1
    0U,	// PseudoVWSUB_WX_M1_MASK
    0U,	// PseudoVWSUB_WX_M2
    0U,	// PseudoVWSUB_WX_M2_MASK
    0U,	// PseudoVWSUB_WX_M4
    0U,	// PseudoVWSUB_WX_M4_MASK
    0U,	// PseudoVWSUB_WX_MF2
    0U,	// PseudoVWSUB_WX_MF2_MASK
    0U,	// PseudoVWSUB_WX_MF4
    0U,	// PseudoVWSUB_WX_MF4_MASK
    0U,	// PseudoVWSUB_WX_MF8
    0U,	// PseudoVWSUB_WX_MF8_MASK
    0U,	// PseudoVXOR_VI_M1
    0U,	// PseudoVXOR_VI_M1_MASK
    0U,	// PseudoVXOR_VI_M2
    0U,	// PseudoVXOR_VI_M2_MASK
    0U,	// PseudoVXOR_VI_M4
    0U,	// PseudoVXOR_VI_M4_MASK
    0U,	// PseudoVXOR_VI_M8
    0U,	// PseudoVXOR_VI_M8_MASK
    0U,	// PseudoVXOR_VI_MF2
    0U,	// PseudoVXOR_VI_MF2_MASK
    0U,	// PseudoVXOR_VI_MF4
    0U,	// PseudoVXOR_VI_MF4_MASK
    0U,	// PseudoVXOR_VI_MF8
    0U,	// PseudoVXOR_VI_MF8_MASK
    0U,	// PseudoVXOR_VV_M1
    0U,	// PseudoVXOR_VV_M1_MASK
    0U,	// PseudoVXOR_VV_M2
    0U,	// PseudoVXOR_VV_M2_MASK
    0U,	// PseudoVXOR_VV_M4
    0U,	// PseudoVXOR_VV_M4_MASK
    0U,	// PseudoVXOR_VV_M8
    0U,	// PseudoVXOR_VV_M8_MASK
    0U,	// PseudoVXOR_VV_MF2
    0U,	// PseudoVXOR_VV_MF2_MASK
    0U,	// PseudoVXOR_VV_MF4
    0U,	// PseudoVXOR_VV_MF4_MASK
    0U,	// PseudoVXOR_VV_MF8
    0U,	// PseudoVXOR_VV_MF8_MASK
    0U,	// PseudoVXOR_VX_M1
    0U,	// PseudoVXOR_VX_M1_MASK
    0U,	// PseudoVXOR_VX_M2
    0U,	// PseudoVXOR_VX_M2_MASK
    0U,	// PseudoVXOR_VX_M4
    0U,	// PseudoVXOR_VX_M4_MASK
    0U,	// PseudoVXOR_VX_M8
    0U,	// PseudoVXOR_VX_M8_MASK
    0U,	// PseudoVXOR_VX_MF2
    0U,	// PseudoVXOR_VX_MF2_MASK
    0U,	// PseudoVXOR_VX_MF4
    0U,	// PseudoVXOR_VX_MF4_MASK
    0U,	// PseudoVXOR_VX_MF8
    0U,	// PseudoVXOR_VX_MF8_MASK
    0U,	// PseudoVZEXT_VF2_M1
    0U,	// PseudoVZEXT_VF2_M1_MASK
    0U,	// PseudoVZEXT_VF2_M2
    0U,	// PseudoVZEXT_VF2_M2_MASK
    0U,	// PseudoVZEXT_VF2_M4
    0U,	// PseudoVZEXT_VF2_M4_MASK
    0U,	// PseudoVZEXT_VF2_M8
    0U,	// PseudoVZEXT_VF2_M8_MASK
    0U,	// PseudoVZEXT_VF2_MF2
    0U,	// PseudoVZEXT_VF2_MF2_MASK
    0U,	// PseudoVZEXT_VF2_MF4
    0U,	// PseudoVZEXT_VF2_MF4_MASK
    0U,	// PseudoVZEXT_VF4_M1
    0U,	// PseudoVZEXT_VF4_M1_MASK
    0U,	// PseudoVZEXT_VF4_M2
    0U,	// PseudoVZEXT_VF4_M2_MASK
    0U,	// PseudoVZEXT_VF4_M4
    0U,	// PseudoVZEXT_VF4_M4_MASK
    0U,	// PseudoVZEXT_VF4_M8
    0U,	// PseudoVZEXT_VF4_M8_MASK
    0U,	// PseudoVZEXT_VF4_MF2
    0U,	// PseudoVZEXT_VF4_MF2_MASK
    0U,	// PseudoVZEXT_VF8_M1
    0U,	// PseudoVZEXT_VF8_M1_MASK
    0U,	// PseudoVZEXT_VF8_M2
    0U,	// PseudoVZEXT_VF8_M2_MASK
    0U,	// PseudoVZEXT_VF8_M4
    0U,	// PseudoVZEXT_VF8_M4_MASK
    0U,	// PseudoVZEXT_VF8_M8
    0U,	// PseudoVZEXT_VF8_M8_MASK
    33596603U,	// PseudoZEXT_H
    33613070U,	// PseudoZEXT_W
    0U,	// ReadCounterWide
    0U,	// ReadFCSR
    0U,	// ReadFFLAGS
    0U,	// ReadFRM
    0U,	// Select_FPR16INX_Using_CC_GPR
    0U,	// Select_FPR16_Using_CC_GPR
    0U,	// Select_FPR32INX_Using_CC_GPR
    0U,	// Select_FPR32_Using_CC_GPR
    0U,	// Select_FPR64IN32X_Using_CC_GPR
    0U,	// Select_FPR64INX_Using_CC_GPR
    0U,	// Select_FPR64_Using_CC_GPR
    0U,	// Select_GPRNoX0_Using_CC_SImm16NonZero_QC
    0U,	// Select_GPRNoX0_Using_CC_SImm5NonZero_QC
    0U,	// Select_GPRNoX0_Using_CC_UImm16NonZero_QC
    0U,	// Select_GPRNoX0_Using_CC_UImm5NonZero_QC
    0U,	// Select_GPR_Using_CC_GPR
    0U,	// Select_GPR_Using_CC_Imm5_Zibi
    0U,	// Select_GPR_Using_CC_SImm5_CV
    0U,	// Select_GPR_Using_CC_UImm7_NDS
    0U,	// Select_GPR_Using_CC_UImmLog2XLen_NDS
    0U,	// SetFCSR
    0U,	// SetFCSRImm
    0U,	// SplitF64Pseudo
    0U,	// SwapFRMImm
    0U,	// WriteFCSR
    0U,	// WriteFCSRImm
    0U,	// WriteFFLAGS
    0U,	// WriteFRM
    0U,	// WriteFRMImm
    0U,	// WriteVXRMImm
    39051U,	// AADD
    50955U,	// AADDU
    33604004U,	// ABS
    33613939U,	// ABSW
    39022U,	// ADD
    39110U,	// ADDD
    43656U,	// ADDI
    59257U,	// ADDIW
    59242U,	// ADDW
    59594U,	// ADD_UW
    44093U,	// AES32DSI
    43866U,	// AES32DSMI
    44103U,	// AES32ESI
    43877U,	// AES32ESMI
    49663U,	// AES64DS
    46542U,	// AES64DSM
    49672U,	// AES64ES
    46552U,	// AES64ESM
    33600819U,	// AES64IM
    43538U,	// AES64KS1I
    34418U,	// AES64KS2
    1073778118U,	// AMOADD_B
    1073789710U,	// AMOADD_B_AQ
    1073787327U,	// AMOADD_B_AQRL
    1073786718U,	// AMOADD_B_RL
    1073780446U,	// AMOADD_D
    1073789858U,	// AMOADD_D_AQ
    1073787508U,	// AMOADD_D_AQRL
    1073786866U,	// AMOADD_D_RL
    1073782674U,	// AMOADD_H
    1073790008U,	// AMOADD_H_AQ
    1073787691U,	// AMOADD_H_AQRL
    1073787016U,	// AMOADD_H_RL
    1073799995U,	// AMOADD_W
    1073790169U,	// AMOADD_W_AQ
    1073787887U,	// AMOADD_W_AQRL
    1073787177U,	// AMOADD_W_RL
    1073778164U,	// AMOAND_B
    1073789723U,	// AMOAND_B_AQ
    1073787342U,	// AMOAND_B_AQRL
    1073786731U,	// AMOAND_B_RL
    1073780456U,	// AMOAND_D
    1073789871U,	// AMOAND_D_AQ
    1073787523U,	// AMOAND_D_AQRL
    1073786879U,	// AMOAND_D_RL
    1073782755U,	// AMOAND_H
    1073790021U,	// AMOAND_H_AQ
    1073787706U,	// AMOAND_H_AQRL
    1073787029U,	// AMOAND_H_RL
    1073800035U,	// AMOAND_W
    1073790182U,	// AMOAND_W_AQ
    1073787902U,	// AMOAND_W_AQRL
    1073787190U,	// AMOAND_W_RL
    1344344555U,	// AMOCAS_B
    1344355164U,	// AMOCAS_B_AQ
    1344352793U,	// AMOCAS_B_AQRL
    1344352172U,	// AMOCAS_B_RL
    1344346030U,	// AMOCAS_D_RV32
    1344355323U,	// AMOCAS_D_RV32_AQ
    1344352987U,	// AMOCAS_D_RV32_AQRL
    1344352331U,	// AMOCAS_D_RV32_RL
    1344346030U,	// AMOCAS_D_RV64
    1344355323U,	// AMOCAS_D_RV64_AQ
    1344352987U,	// AMOCAS_D_RV64_AQRL
    1344352331U,	// AMOCAS_D_RV64_RL
    1344349244U,	// AMOCAS_H
    1344355462U,	// AMOCAS_H_AQ
    1344353157U,	// AMOCAS_H_AQRL
    1344352470U,	// AMOCAS_H_RL
    1344354970U,	// AMOCAS_Q
    1344355523U,	// AMOCAS_Q_AQ
    1344353237U,	// AMOCAS_Q_AQRL
    1344352531U,	// AMOCAS_Q_RL
    1344365817U,	// AMOCAS_W
    1344355634U,	// AMOCAS_W_AQ
    1344353366U,	// AMOCAS_W_AQRL
    1344352642U,	// AMOCAS_W_RL
    1073779628U,	// AMOMAXU_B
    1073789815U,	// AMOMAXU_B_AQ
    1073787448U,	// AMOMAXU_B_AQRL
    1073786823U,	// AMOMAXU_B_RL
    1073780723U,	// AMOMAXU_D
    1073789974U,	// AMOMAXU_D_AQ
    1073787642U,	// AMOMAXU_D_AQRL
    1073786982U,	// AMOMAXU_D_RL
    1073784555U,	// AMOMAXU_H
    1073790113U,	// AMOMAXU_H_AQ
    1073787812U,	// AMOMAXU_H_AQRL
    1073787121U,	// AMOMAXU_H_RL
    1073800695U,	// AMOMAXU_W
    1073790285U,	// AMOMAXU_W_AQ
    1073788021U,	// AMOMAXU_W_AQRL
    1073787293U,	// AMOMAXU_W_RL
    1073779695U,	// AMOMAX_B
    1073789829U,	// AMOMAX_B_AQ
    1073787464U,	// AMOMAX_B_AQRL
    1073786837U,	// AMOMAX_B_RL
    1073780806U,	// AMOMAX_D
    1073789988U,	// AMOMAX_D_AQ
    1073787658U,	// AMOMAX_D_AQRL
    1073786996U,	// AMOMAX_D_RL
    1073784657U,	// AMOMAX_H
    1073790127U,	// AMOMAX_H_AQ
    1073787828U,	// AMOMAX_H_AQRL
    1073787135U,	// AMOMAX_H_RL
    1073800752U,	// AMOMAX_W
    1073790299U,	// AMOMAX_W_AQ
    1073788037U,	// AMOMAX_W_AQRL
    1073787307U,	// AMOMAX_W_RL
    1073779510U,	// AMOMINU_B
    1073789801U,	// AMOMINU_B_AQ
    1073787432U,	// AMOMINU_B_AQRL
    1073786809U,	// AMOMINU_B_RL
    1073780701U,	// AMOMINU_D
    1073789960U,	// AMOMINU_D_AQ
    1073787626U,	// AMOMINU_D_AQRL
    1073786968U,	// AMOMINU_D_RL
    1073784303U,	// AMOMINU_H
    1073790099U,	// AMOMINU_H_AQ
    1073787796U,	// AMOMINU_H_AQRL
    1073787107U,	// AMOMINU_H_RL
    1073800566U,	// AMOMINU_W
    1073790271U,	// AMOMINU_W_AQ
    1073788005U,	// AMOMINU_W_AQRL
    1073787279U,	// AMOMINU_W_RL
    1073778980U,	// AMOMIN_B
    1073789736U,	// AMOMIN_B_AQ
    1073787357U,	// AMOMIN_B_AQRL
    1073786744U,	// AMOMIN_B_RL
    1073780553U,	// AMOMIN_D
    1073789884U,	// AMOMIN_D_AQ
    1073787538U,	// AMOMIN_D_AQRL
    1073786892U,	// AMOMIN_D_RL
    1073783610U,	// AMOMIN_H
    1073790034U,	// AMOMIN_H_AQ
    1073787721U,	// AMOMIN_H_AQRL
    1073787042U,	// AMOMIN_H_RL
    1073800306U,	// AMOMIN_W
    1073790195U,	// AMOMIN_W_AQ
    1073787917U,	// AMOMIN_W_AQRL
    1073787203U,	// AMOMIN_W_RL
    1073779150U,	// AMOOR_B
    1073789763U,	// AMOOR_B_AQ
    1073787388U,	// AMOOR_B_AQRL
    1073786771U,	// AMOOR_B_RL
    1073780625U,	// AMOOR_D
    1073789922U,	// AMOOR_D_AQ
    1073787582U,	// AMOOR_D_AQRL
    1073786930U,	// AMOOR_D_RL
    1073783819U,	// AMOOR_H
    1073790061U,	// AMOOR_H_AQ
    1073787752U,	// AMOOR_H_AQRL
    1073787069U,	// AMOOR_H_RL
    1073800402U,	// AMOOR_W
    1073790233U,	// AMOOR_W_AQ
    1073787961U,	// AMOOR_W_AQRL
    1073787241U,	// AMOOR_W_RL
    1073779032U,	// AMOSWAP_B
    1073789749U,	// AMOSWAP_B_AQ
    1073787372U,	// AMOSWAP_B_AQRL
    1073786757U,	// AMOSWAP_B_RL
    1073780575U,	// AMOSWAP_D
    1073789899U,	// AMOSWAP_D_AQ
    1073787555U,	// AMOSWAP_D_AQRL
    1073786907U,	// AMOSWAP_D_RL
    1073783659U,	// AMOSWAP_H
    1073790047U,	// AMOSWAP_H_AQ
    1073787736U,	// AMOSWAP_H_AQRL
    1073787055U,	// AMOSWAP_H_RL
    1073800347U,	// AMOSWAP_W
    1073790210U,	// AMOSWAP_W_AQ
    1073787934U,	// AMOSWAP_W_AQRL
    1073787218U,	// AMOSWAP_W_RL
    1073779169U,	// AMOXOR_B
    1073789775U,	// AMOXOR_B_AQ
    1073787402U,	// AMOXOR_B_AQRL
    1073786783U,	// AMOXOR_B_RL
    1073780634U,	// AMOXOR_D
    1073789934U,	// AMOXOR_D_AQ
    1073787596U,	// AMOXOR_D_AQRL
    1073786942U,	// AMOXOR_D_RL
    1073783838U,	// AMOXOR_H
    1073790073U,	// AMOXOR_H_AQ
    1073787766U,	// AMOXOR_H_AQRL
    1073787081U,	// AMOXOR_H_RL
    1073800411U,	// AMOXOR_W
    1073790245U,	// AMOXOR_W_AQ
    1073787975U,	// AMOXOR_W_AQRL
    1073787253U,	// AMOXOR_W_RL
    39165U,	// AND
    43675U,	// ANDI
    46803U,	// ANDN
    38399U,	// ASUB
    50909U,	// ASUBU
    33592947U,	// AUIPC
    48732U,	// BCLR
    44029U,	// BCLRI
    1610661231U,	// BEQ
    1610656674U,	// BEQI
    50759U,	// BEXT
    44215U,	// BEXTI
    1610652032U,	// BGE
    1610663722U,	// BGEU
    56431U,	// BINV
    44648U,	// BINVI
    1610663378U,	// BLT
    1610664118U,	// BLTU
    1610652081U,	// BNE
    1610656471U,	// BNEI
    33589679U,	// BREV8
    50620U,	// BSET
    44133U,	// BSETI
    112299U,	// CBO_CLEAN
    108986U,	// CBO_FLUSH
    110396U,	// CBO_INVAL
    112641U,	// CBO_ZERO
    46269U,	// CLMUL
    43315U,	// CLMULH
    48738U,	// CLMULR
    33604401U,	// CLS
    33613998U,	// CLSW
    33615619U,	// CLZ
    33614190U,	// CLZW
    312777U,	// CM_JALT
    312770U,	// CM_JT
    33603814U,	// CM_MVA01S
    33587806U,	// CM_MVSA01
    669986U,	// CM_POP
    673198U,	// CM_POPRET
    683843U,	// CM_POPRETZ
    928200U,	// CM_PUSH
    33601834U,	// CPOP
    33613809U,	// CPOPW
    6329988U,	// CSRRC
    6335091U,	// CSRRCI
    6341449U,	// CSRRS
    6335569U,	// CSRRSI
    6350871U,	// CSRRW
    6336154U,	// CSRRWI
    33615675U,	// CTZ
    33614196U,	// CTZW
    33604001U,	// CV_ABS
    33591797U,	// CV_ABS_B
    33596486U,	// CV_ABS_H
    46794U,	// CV_ADDN
    807485044U,	// CV_ADDNR
    46845U,	// CV_ADDRN
    807485065U,	// CV_ADDRNR
    47053U,	// CV_ADDUN
    807485111U,	// CV_ADDUNR
    46930U,	// CV_ADDURN
    807485088U,	// CV_ADDURNR
    36265U,	// CV_ADD_B
    34468U,	// CV_ADD_DIV2
    34826U,	// CV_ADD_DIV4
    35267U,	// CV_ADD_DIV8
    40750U,	// CV_ADD_H
    36591U,	// CV_ADD_SCI_B
    41108U,	// CV_ADD_SCI_H
    35850U,	// CV_ADD_SC_B
    40325U,	// CV_ADD_SC_H
    36330U,	// CV_AND_B
    40921U,	// CV_AND_H
    36605U,	// CV_AND_SCI_B
    41122U,	// CV_AND_SCI_H
    35863U,	// CV_AND_SC_B
    40338U,	// CV_AND_SC_H
    37617U,	// CV_AVGU_B
    42401U,	// CV_AVGU_H
    36933U,	// CV_AVGU_SCI_B
    41468U,	// CV_AVGU_SCI_H
    36170U,	// CV_AVGU_SC_B
    40645U,	// CV_AVGU_SC_H
    36421U,	// CV_AVG_B
    41022U,	// CV_AVG_H
    36667U,	// CV_AVG_SCI_B
    41202U,	// CV_AVG_SCI_H
    35921U,	// CV_AVG_SC_B
    40396U,	// CV_AVG_SC_H
    48729U,	// CV_BCLR
    48920U,	// CV_BCLRR
    1610659258U,	// CV_BEQIMM
    56365U,	// CV_BITREV
    1610659247U,	// CV_BNEIMM
    50617U,	// CV_BSET
    48943U,	// CV_BSETR
    33592732U,	// CV_CLB
    47355U,	// CV_CLIP
    48883U,	// CV_CLIPR
    51214U,	// CV_CLIPU
    48976U,	// CV_CLIPUR
    37296U,	// CV_CMPEQ_B
    41938U,	// CV_CMPEQ_H
    36824U,	// CV_CMPEQ_SCI_B
    41359U,	// CV_CMPEQ_SCI_H
    36068U,	// CV_CMPEQ_SC_B
    40543U,	// CV_CMPEQ_SC_H
    37591U,	// CV_CMPGEU_B
    42375U,	// CV_CMPGEU_H
    36899U,	// CV_CMPGEU_SCI_B
    41434U,	// CV_CMPGEU_SCI_H
    36138U,	// CV_CMPGEU_SC_B
    40613U,	// CV_CMPGEU_SC_H
    36350U,	// CV_CMPGE_B
    40951U,	// CV_CMPGE_H
    36619U,	// CV_CMPGE_SCI_B
    41136U,	// CV_CMPGE_SCI_H
    35876U,	// CV_CMPGE_SC_B
    40351U,	// CV_CMPGE_SC_H
    37757U,	// CV_CMPGTU_B
    42673U,	// CV_CMPGTU_H
    36963U,	// CV_CMPGTU_SCI_B
    41498U,	// CV_CMPGTU_SCI_H
    36198U,	// CV_CMPGTU_SC_B
    40673U,	// CV_CMPGTU_SC_H
    37398U,	// CV_CMPGT_B
    42097U,	// CV_CMPGT_H
    36867U,	// CV_CMPGT_SCI_B
    41402U,	// CV_CMPGT_SCI_H
    36108U,	// CV_CMPGT_SC_B
    40583U,	// CV_CMPGT_SC_H
    37604U,	// CV_CMPLEU_B
    42388U,	// CV_CMPLEU_H
    36916U,	// CV_CMPLEU_SCI_B
    41451U,	// CV_CMPLEU_SCI_H
    36154U,	// CV_CMPLEU_SC_B
    40629U,	// CV_CMPLEU_SC_H
    36376U,	// CV_CMPLE_B
    40977U,	// CV_CMPLE_H
    36635U,	// CV_CMPLE_SCI_B
    41170U,	// CV_CMPLE_SCI_H
    35891U,	// CV_CMPLE_SC_B
    40366U,	// CV_CMPLE_SC_H
    37770U,	// CV_CMPLTU_B
    42686U,	// CV_CMPLTU_H
    36980U,	// CV_CMPLTU_SCI_B
    41515U,	// CV_CMPLTU_SCI_H
    36214U,	// CV_CMPLTU_SC_B
    40689U,	// CV_CMPLTU_SC_H
    37410U,	// CV_CMPLT_B
    42116U,	// CV_CMPLT_H
    36883U,	// CV_CMPLT_SCI_B
    41418U,	// CV_CMPLT_SCI_H
    36123U,	// CV_CMPLT_SC_B
    40598U,	// CV_CMPLT_SC_H
    36388U,	// CV_CMPNE_B
    40989U,	// CV_CMPNE_H
    36651U,	// CV_CMPNE_SCI_B
    41186U,	// CV_CMPNE_SCI_H
    35906U,	// CV_CMPNE_SC_B
    40381U,	// CV_CMPNE_SC_H
    33605103U,	// CV_CNT
    33599164U,	// CV_CPLXCONJ
    807479792U,	// CV_CPLXMUL_I
    807470769U,	// CV_CPLXMUL_I_DIV2
    807471127U,	// CV_CPLXMUL_I_DIV4
    807471568U,	// CV_CPLXMUL_I_DIV8
    807484869U,	// CV_CPLXMUL_R
    807470806U,	// CV_CPLXMUL_R_DIV2
    807471164U,	// CV_CPLXMUL_R_DIV4
    807471605U,	// CV_CPLXMUL_R_DIV8
    37219U,	// CV_DOTSP_B
    41846U,	// CV_DOTSP_H
    36723U,	// CV_DOTSP_SCI_B
    41258U,	// CV_DOTSP_SCI_H
    35973U,	// CV_DOTSP_SC_B
    40448U,	// CV_DOTSP_SC_H
    37271U,	// CV_DOTUP_B
    41898U,	// CV_DOTUP_H
    36791U,	// CV_DOTUP_SCI_B
    41326U,	// CV_DOTUP_SCI_H
    36037U,	// CV_DOTUP_SC_B
    40512U,	// CV_DOTUP_SC_H
    37244U,	// CV_DOTUSP_B
    41871U,	// CV_DOTUSP_H
    36756U,	// CV_DOTUSP_SCI_B
    41291U,	// CV_DOTUSP_SCI_H
    36004U,	// CV_DOTUSP_SC_B
    40479U,	// CV_DOTUSP_SC_H
    1948313532U,	// CV_ELW
    33604085U,	// CV_EXTBS
    33615570U,	// CV_EXTBZ
    33604384U,	// CV_EXTHS
    33615609U,	// CV_EXTHZ
    50591U,	// CV_EXTRACT
    48930U,	// CV_EXTRACTR
    51369U,	// CV_EXTRACTU
    48987U,	// CV_EXTRACTUR
    37742U,	// CV_EXTRACTU_B
    42658U,	// CV_EXTRACTU_H
    37384U,	// CV_EXTRACT_B
    42083U,	// CV_EXTRACT_H
    33588462U,	// CV_FF1
    33588658U,	// CV_FL1
    807487012U,	// CV_INSERT
    807485241U,	// CV_INSERTR
    807473719U,	// CV_INSERT_B
    807478425U,	// CV_INSERT_H
    9488057U,	// CV_LBU_ri_inc
    10536633U,	// CV_LBU_rr
    9488057U,	// CV_LBU_rr_inc
    9475477U,	// CV_LB_ri_inc
    10524053U,	// CV_LB_rr
    9475477U,	// CV_LB_rr_inc
    9488253U,	// CV_LHU_ri_inc
    10536829U,	// CV_LHU_rr
    9488253U,	// CV_LHU_rr_inc
    9480487U,	// CV_LH_ri_inc
    10529063U,	// CV_LH_rr
    9480487U,	// CV_LH_rr_inc
    9496501U,	// CV_LW_ri_inc
    10545077U,	// CV_LW_rr
    9496501U,	// CV_LW_rr_inc
    807474705U,	// CV_MAC
    807483276U,	// CV_MACHHSN
    807483159U,	// CV_MACHHSRN
    807483351U,	// CV_MACHHUN
    807483229U,	// CV_MACHHURN
    807483266U,	// CV_MACSN
    807483148U,	// CV_MACSRN
    807483331U,	// CV_MACUN
    807483207U,	// CV_MACURN
    59871U,	// CV_MAX
    51548U,	// CV_MAXU
    37793U,	// CV_MAXU_B
    42720U,	// CV_MAXU_H
    36997U,	// CV_MAXU_SCI_B
    41532U,	// CV_MAXU_SCI_H
    36230U,	// CV_MAXU_SC_B
    40705U,	// CV_MAXU_SC_H
    37861U,	// CV_MAX_B
    42815U,	// CV_MAX_H
    37012U,	// CV_MAX_SCI_B
    41547U,	// CV_MAX_SCI_H
    36244U,	// CV_MAX_SC_B
    40719U,	// CV_MAX_SC_H
    46809U,	// CV_MIN
    51205U,	// CV_MINU
    37675U,	// CV_MINU_B
    42468U,	// CV_MINU_H
    36948U,	// CV_MINU_SCI_B
    41483U,	// CV_MINU_SCI_H
    36184U,	// CV_MINU_SC_B
    40659U,	// CV_MINU_SC_H
    37146U,	// CV_MIN_B
    41768U,	// CV_MIN_H
    36709U,	// CV_MIN_SCI_B
    41244U,	// CV_MIN_SCI_H
    35960U,	// CV_MIN_SC_B
    40435U,	// CV_MIN_SC_H
    807487626U,	// CV_MSU
    47000U,	// CV_MULHHSN
    46884U,	// CV_MULHHSRN
    47075U,	// CV_MULHHUN
    46954U,	// CV_MULHHURN
    47012U,	// CV_MULSN
    46897U,	// CV_MULSRN
    47087U,	// CV_MULUN
    46967U,	// CV_MULURN
    37317U,	// CV_OR_B
    41986U,	// CV_OR_H
    36840U,	// CV_OR_SCI_B
    41375U,	// CV_OR_SCI_H
    36083U,	// CV_OR_SC_B
    40558U,	// CV_OR_SC_H
    44745U,	// CV_PACK
    807473314U,	// CV_PACKHI_B
    807473473U,	// CV_PACKLO_B
    41692U,	// CV_PACK_H
    48846U,	// CV_ROR
    9508328U,	// CV_SB_ri_inc
    10524136U,	// CV_SB_rr
    9508328U,	// CV_SB_rr_inc
    807473519U,	// CV_SDOTSP_B
    807478146U,	// CV_SDOTSP_H
    807473027U,	// CV_SDOTSP_SCI_B
    807477562U,	// CV_SDOTSP_SCI_H
    807472276U,	// CV_SDOTSP_SC_B
    807476751U,	// CV_SDOTSP_SC_H
    807473571U,	// CV_SDOTUP_B
    807478198U,	// CV_SDOTUP_H
    807473095U,	// CV_SDOTUP_SCI_B
    807477630U,	// CV_SDOTUP_SCI_H
    807472340U,	// CV_SDOTUP_SC_B
    807476815U,	// CV_SDOTUP_SC_H
    807473545U,	// CV_SDOTUSP_B
    807478172U,	// CV_SDOTUSP_H
    807473061U,	// CV_SDOTUSP_SCI_B
    807477596U,	// CV_SDOTUSP_SCI_H
    807472308U,	// CV_SDOTUSP_SC_B
    807476783U,	// CV_SDOTUSP_SC_H
    807472004U,	// CV_SHUFFLE2_B
    807476302U,	// CV_SHUFFLE2_H
    36483U,	// CV_SHUFFLEI0_SCI_B
    36503U,	// CV_SHUFFLEI1_SCI_B
    36523U,	// CV_SHUFFLEI2_SCI_B
    36543U,	// CV_SHUFFLEI3_SCI_B
    36362U,	// CV_SHUFFLE_B
    40963U,	// CV_SHUFFLE_H
    41152U,	// CV_SHUFFLE_SCI_H
    9513380U,	// CV_SH_ri_inc
    10529188U,	// CV_SH_rr
    9513380U,	// CV_SH_rr_inc
    39337U,	// CV_SLE
    51012U,	// CV_SLEU
    37117U,	// CV_SLL_B
    41713U,	// CV_SLL_H
    36681U,	// CV_SLL_SCI_B
    41216U,	// CV_SLL_SCI_H
    35934U,	// CV_SLL_SC_B
    40409U,	// CV_SLL_SC_H
    35762U,	// CV_SRA_B
    40142U,	// CV_SRA_H
    36563U,	// CV_SRA_SCI_B
    41080U,	// CV_SRA_SCI_H
    35824U,	// CV_SRA_SC_B
    40299U,	// CV_SRA_SC_H
    37127U,	// CV_SRL_B
    41723U,	// CV_SRL_H
    36695U,	// CV_SRL_SCI_B
    41230U,	// CV_SRL_SCI_H
    35947U,	// CV_SRL_SC_B
    40422U,	// CV_SRL_SC_H
    46774U,	// CV_SUBN
    807485034U,	// CV_SUBNR
    46835U,	// CV_SUBRN
    807485054U,	// CV_SUBRNR
    44719U,	// CV_SUBROTMJ
    34500U,	// CV_SUBROTMJ_DIV2
    34858U,	// CV_SUBROTMJ_DIV4
    35299U,	// CV_SUBROTMJ_DIV8
    47033U,	// CV_SUBUN
    807485100U,	// CV_SUBUNR
    46908U,	// CV_SUBURN
    807485076U,	// CV_SUBURNR
    35772U,	// CV_SUB_B
    34455U,	// CV_SUB_DIV2
    34813U,	// CV_SUB_DIV4
    35254U,	// CV_SUB_DIV8
    40152U,	// CV_SUB_H
    36577U,	// CV_SUB_SCI_B
    41094U,	// CV_SUB_SCI_H
    35837U,	// CV_SUB_SC_B
    40312U,	// CV_SUB_SC_H
    9529452U,	// CV_SW_ri_inc
    10545260U,	// CV_SW_rr
    9529452U,	// CV_SW_rr_inc
    37335U,	// CV_XOR_B
    42004U,	// CV_XOR_H
    36853U,	// CV_XOR_SCI_B
    41388U,	// CV_XOR_SCI_H
    36095U,	// CV_XOR_SC_B
    40570U,	// CV_XOR_SC_H
    61202U,	// CZERO_EQZ
    61148U,	// CZERO_NEZ
    35723372U,	// C_ADD
    35728006U,	// C_ADDI
    35731760U,	// C_ADDI16SP
    46823U,	// C_ADDI4SPN
    35743607U,	// C_ADDIW
    35743592U,	// C_ADDW
    35723515U,	// C_AND
    35728025U,	// C_ANDI
    12644125U,	// C_BEQZ
    12644071U,	// C_BNEZ
    29191U,	// C_EBREAK
    1948293364U,	// C_FLD
    1948301647U,	// C_FLDSP
    1948313540U,	// C_FLW
    1948301716U,	// C_FLWSP
    1948293456U,	// C_FSD
    1948301664U,	// C_FSDSP
    1948313736U,	// C_FSW
    1948301733U,	// C_FSWSP
    175778U,	// C_J
    175915U,	// C_JAL
    310865U,	// C_JALR
    310859U,	// C_JR
    1948305064U,	// C_LBU
    1948293358U,	// C_LD
    1948301639U,	// C_LDSP
    1948301639U,	// C_LDSP_RV32
    1948293358U,	// C_LD_RV32
    1948297496U,	// C_LH
    1948305260U,	// C_LHU
    1948297496U,	// C_LH_INX
    33598234U,	// C_LI
    33598698U,	// C_LUI
    1948313510U,	// C_LW
    1948301708U,	// C_LWSP
    1948301708U,	// C_LWSP_INX
    1948313510U,	// C_LW_INX
    28913U,	// C_MOP_1
    28921U,	// C_MOP_11
    28938U,	// C_MOP_13
    28955U,	// C_MOP_15
    28930U,	// C_MOP_3
    28947U,	// C_MOP_5
    28964U,	// C_MOP_7
    28972U,	// C_MOP_9
    35730614U,	// C_MUL
    33610857U,	// C_MV
    29379U,	// C_NOP
    309528U,	// C_NOP_HINT
    345629U,	// C_NOT
    35733186U,	// C_OR
    1948292569U,	// C_SB
    1948293450U,	// C_SD
    1948301656U,	// C_SDSP
    1948301656U,	// C_SDSP_RV32
    1948293450U,	// C_SD_RV32
    332356U,	// C_SEXT_B
    337071U,	// C_SEXT_H
    1948297621U,	// C_SH
    1948297621U,	// C_SH_INX
    35728169U,	// C_SLLI
    35727962U,	// C_SRAI
    35728184U,	// C_SRLI
    306898U,	// C_SSPOPCHK
    305617U,	// C_SSPUSH
    35722744U,	// C_SUB
    35743314U,	// C_SUBW
    1948313693U,	// C_SW
    1948301725U,	// C_SWSP
    1948301725U,	// C_SWSP_INX
    1948313693U,	// C_SW_INX
    29371U,	// C_UNIMP
    35733206U,	// C_XOR
    332366U,	// C_ZEXT_B
    337081U,	// C_ZEXT_H
    353548U,	// C_ZEXT_W
    56420U,	// DIV
    51457U,	// DIVU
    59640U,	// DIVUW
    59704U,	// DIVW
    29459U,	// DRET
    29193U,	// EBREAK
    29260U,	// ECALL
    38595U,	// FADD_D
    38595U,	// FADD_D_IN32X
    38595U,	// FADD_D_INX
    40823U,	// FADD_H
    40823U,	// FADD_H_INX
    47591U,	// FADD_Q
    49085U,	// FADD_S
    49085U,	// FADD_S_INX
    33593272U,	// FCLASS_D
    33593272U,	// FCLASS_D_IN32X
    33593272U,	// FCLASS_D_INX
    33596505U,	// FCLASS_H
    33596505U,	// FCLASS_H_INX
    33602212U,	// FCLASS_Q
    33603695U,	// FCLASS_S
    33603695U,	// FCLASS_S_INX
    100702228U,	// FCVTMOD_W_D
    100712312U,	// FCVT_BF16_S
    134258460U,	// FCVT_D_H
    134258460U,	// FCVT_D_H_IN32X
    134258460U,	// FCVT_D_H_INX
    100708073U,	// FCVT_D_L
    100714434U,	// FCVT_D_LU
    100714434U,	// FCVT_D_LU_INX
    100708073U,	// FCVT_D_L_INX
    100710877U,	// FCVT_D_Q
    134266803U,	// FCVT_D_S
    134266803U,	// FCVT_D_S_IN32X
    134266803U,	// FCVT_D_S_INX
    134275836U,	// FCVT_D_W
    134269191U,	// FCVT_D_WU
    134269191U,	// FCVT_D_WU_IN32X
    134269191U,	// FCVT_D_WU_INX
    134275836U,	// FCVT_D_W_IN32X
    134275836U,	// FCVT_D_W_INX
    100701955U,	// FCVT_H_D
    100701955U,	// FCVT_H_D_IN32X
    100701955U,	// FCVT_H_D_INX
    100708083U,	// FCVT_H_L
    100714445U,	// FCVT_H_LU
    100714445U,	// FCVT_H_LU_INX
    100708083U,	// FCVT_H_L_INX
    100712435U,	// FCVT_H_S
    100712435U,	// FCVT_H_S_INX
    100721666U,	// FCVT_H_W
    100714770U,	// FCVT_H_WU
    100714770U,	// FCVT_H_WU_INX
    100721666U,	// FCVT_H_W_INX
    100702162U,	// FCVT_LU_D
    100702162U,	// FCVT_LU_D_INX
    100705743U,	// FCVT_LU_H
    100705743U,	// FCVT_LU_H_INX
    100711102U,	// FCVT_LU_Q
    100712596U,	// FCVT_LU_S
    100712596U,	// FCVT_LU_S_INX
    100701981U,	// FCVT_L_D
    100701981U,	// FCVT_L_D_INX
    100704999U,	// FCVT_L_H
    100704999U,	// FCVT_L_H_INX
    100710979U,	// FCVT_L_Q
    100712461U,	// FCVT_L_S
    100712461U,	// FCVT_L_S_INX
    134256490U,	// FCVT_Q_D
    134262525U,	// FCVT_Q_L
    134268888U,	// FCVT_Q_LU
    134266947U,	// FCVT_Q_S
    134276262U,	// FCVT_Q_W
    134269213U,	// FCVT_Q_WU
    134252808U,	// FCVT_S_BF16
    100702116U,	// FCVT_S_D
    100702116U,	// FCVT_S_D_IN32X
    100702116U,	// FCVT_S_D_INX
    134259762U,	// FCVT_S_H
    134259762U,	// FCVT_S_H_INX
    100708103U,	// FCVT_S_L
    100714467U,	// FCVT_S_LU
    100714467U,	// FCVT_S_LU_INX
    100708103U,	// FCVT_S_L_INX
    100711056U,	// FCVT_S_Q
    100721903U,	// FCVT_S_W
    100714792U,	// FCVT_S_WU
    100714792U,	// FCVT_S_WU_INX
    100721903U,	// FCVT_S_W_INX
    100702184U,	// FCVT_WU_D
    100702184U,	// FCVT_WU_D_IN32X
    100702184U,	// FCVT_WU_D_INX
    100706005U,	// FCVT_WU_H
    100706005U,	// FCVT_WU_H_INX
    100711113U,	// FCVT_WU_Q
    100712607U,	// FCVT_WU_S
    100712607U,	// FCVT_WU_S_INX
    100702241U,	// FCVT_W_D
    100702241U,	// FCVT_W_D_IN32X
    100702241U,	// FCVT_W_D_INX
    100706069U,	// FCVT_W_H
    100706069U,	// FCVT_W_H_INX
    100711132U,	// FCVT_W_Q
    100712626U,	// FCVT_W_S
    100712626U,	// FCVT_W_S_INX
    38910U,	// FDIV_D
    38910U,	// FDIV_D_IN32X
    38910U,	// FDIV_D_INX
    42751U,	// FDIV_H
    42751U,	// FDIV_H_INX
    47828U,	// FDIV_Q
    49322U,	// FDIV_S
    49322U,	// FDIV_S_INX
    203129U,	// FENCE
    29163U,	// FENCE_I
    29345U,	// FENCE_TSO
    38772U,	// FEQ_D
    38772U,	// FEQ_D_IN32X
    38772U,	// FEQ_D_INX
    41923U,	// FEQ_H
    41923U,	// FEQ_H_INX
    47737U,	// FEQ_Q
    49229U,	// FEQ_S
    49229U,	// FEQ_S_INX
    1948293366U,	// FLD
    38779U,	// FLEQ_D
    41930U,	// FLEQ_H
    47744U,	// FLEQ_Q
    49236U,	// FLEQ_S
    38652U,	// FLE_D
    38652U,	// FLE_D_IN32X
    38652U,	// FLE_D_INX
    40970U,	// FLE_H
    40970U,	// FLE_H_INX
    47628U,	// FLE_Q
    49122U,	// FLE_S
    49122U,	// FLE_S_INX
    1948297518U,	// FLH
    14718733U,	// FLI_D
    14721625U,	// FLI_H
    14727731U,	// FLI_Q
    14729213U,	// FLI_S
    1948302761U,	// FLQ
    38787U,	// FLTQ_D
    41968U,	// FLTQ_H
    47752U,	// FLTQ_Q
    49244U,	// FLTQ_S
    38850U,	// FLT_D
    38850U,	// FLT_D_IN32X
    38850U,	// FLT_D_INX
    42109U,	// FLT_H
    42109U,	// FLT_H_INX
    47790U,	// FLT_Q
    49273U,	// FLT_S
    49273U,	// FLT_S_INX
    1948313542U,	// FLW
    38603U,	// FMADD_D
    38603U,	// FMADD_D_IN32X
    38603U,	// FMADD_D_INX
    40831U,	// FMADD_H
    40831U,	// FMADD_H_INX
    47599U,	// FMADD_Q
    49093U,	// FMADD_S
    49093U,	// FMADD_S_INX
    38712U,	// FMAXM_D
    41759U,	// FMAXM_H
    47710U,	// FMAXM_Q
    49192U,	// FMAXM_S
    38974U,	// FMAX_D
    38974U,	// FMAX_D_IN32X
    38974U,	// FMAX_D_INX
    42825U,	// FMAX_H
    42825U,	// FMAX_H_INX
    47856U,	// FMAX_Q
    49349U,	// FMAX_S
    49349U,	// FMAX_S_INX
    38703U,	// FMINM_D
    41750U,	// FMINM_H
    47701U,	// FMINM_Q
    49183U,	// FMINM_S
    38721U,	// FMIN_D
    38721U,	// FMIN_D_IN32X
    38721U,	// FMIN_D_INX
    41778U,	// FMIN_H
    41778U,	// FMIN_H_INX
    47719U,	// FMIN_Q
    49201U,	// FMIN_S
    49201U,	// FMIN_S_INX
    38570U,	// FMSUB_D
    38570U,	// FMSUB_D_IN32X
    38570U,	// FMSUB_D_INX
    40189U,	// FMSUB_H
    40189U,	// FMSUB_H_INX
    47562U,	// FMSUB_Q
    49056U,	// FMSUB_S
    49056U,	// FMSUB_S_INX
    38695U,	// FMUL_D
    38695U,	// FMUL_D_IN32X
    38695U,	// FMUL_D_INX
    41733U,	// FMUL_H
    41733U,	// FMUL_H_INX
    47693U,	// FMUL_Q
    49175U,	// FMUL_S
    49175U,	// FMUL_S_INX
    33593387U,	// FMVH_X_D
    33602278U,	// FMVH_X_Q
    59779U,	// FMVP_D_X
    59807U,	// FMVP_Q_X
    33614221U,	// FMV_D_X
    33614230U,	// FMV_H_X
    33614294U,	// FMV_W_X
    33593397U,	// FMV_X_D
    33597238U,	// FMV_X_H
    33613351U,	// FMV_X_W
    33613351U,	// FMV_X_W_FPR64
    38612U,	// FNMADD_D
    38612U,	// FNMADD_D_IN32X
    38612U,	// FNMADD_D_INX
    40840U,	// FNMADD_H
    40840U,	// FNMADD_H_INX
    47608U,	// FNMADD_Q
    49102U,	// FNMADD_S
    49102U,	// FNMADD_S_INX
    38579U,	// FNMSUB_D
    38579U,	// FNMSUB_D_IN32X
    38579U,	// FNMSUB_D_INX
    40198U,	// FNMSUB_H
    40198U,	// FNMSUB_H_INX
    47571U,	// FNMSUB_Q
    49065U,	// FNMSUB_S
    49065U,	// FNMSUB_S_INX
    100702298U,	// FROUNDNX_D
    100706157U,	// FROUNDNX_H
    100711170U,	// FROUNDNX_Q
    100712663U,	// FROUNDNX_S
    100701938U,	// FROUND_D
    100704237U,	// FROUND_H
    100710914U,	// FROUND_Q
    100712408U,	// FROUND_S
    1948293458U,	// FSD
    38739U,	// FSGNJN_D
    38739U,	// FSGNJN_D_IN32X
    38739U,	// FSGNJN_D_INX
    41804U,	// FSGNJN_H
    41804U,	// FSGNJN_H_INX
    47727U,	// FSGNJN_Q
    49209U,	// FSGNJN_S
    49209U,	// FSGNJN_S_INX
    38992U,	// FSGNJX_D
    38992U,	// FSGNJX_D_IN32X
    38992U,	// FSGNJX_D_INX
    42851U,	// FSGNJX_H
    42851U,	// FSGNJX_H_INX
    47864U,	// FSGNJX_Q
    49357U,	// FSGNJX_S
    49357U,	// FSGNJX_S_INX
    38676U,	// FSGNJ_D
    38676U,	// FSGNJ_D_IN32X
    38676U,	// FSGNJ_D_INX
    41683U,	// FSGNJ_H
    41683U,	// FSGNJ_H_INX
    47674U,	// FSGNJ_Q
    49156U,	// FSGNJ_S
    49156U,	// FSGNJ_S_INX
    1948297643U,	// FSH
    1948302772U,	// FSQ
    100702153U,	// FSQRT_D
    100702153U,	// FSQRT_D_IN32X
    100702153U,	// FSQRT_D_INX
    100705446U,	// FSQRT_H
    100705446U,	// FSQRT_H_INX
    100711093U,	// FSQRT_Q
    100712576U,	// FSQRT_S
    100712576U,	// FSQRT_S_INX
    38562U,	// FSUB_D
    38562U,	// FSUB_D_IN32X
    38562U,	// FSUB_D_INX
    40181U,	// FSUB_H
    40181U,	// FSUB_H_INX
    47554U,	// FSUB_Q
    49048U,	// FSUB_S
    49048U,	// FSUB_S_INX
    1948313738U,	// FSW
    33589968U,	// HFENCE_GVMA
    33589994U,	// HFENCE_VVMA
    33589981U,	// HINVAL_GVMA
    33590007U,	// HINVAL_VVMA
    50382688U,	// HLVX_HU
    50383163U,	// HLVX_WU
    50369472U,	// HLV_B
    50382493U,	// HLV_BU
    50370566U,	// HLV_D
    50374407U,	// HLV_H
    50382680U,	// HLV_HU
    50390539U,	// HLV_W
    50383155U,	// HLV_WU
    50369479U,	// HSV_B
    50370573U,	// HSV_D
    50374414U,	// HSV_H
    50390546U,	// HSV_W
    323407U,	// Insn16
    323419U,	// Insn32
    323431U,	// Insn48
    323443U,	// Insn64
    61331U,	// InsnB
    807497609U,	// InsnCA
    61340U,	// InsnCB
    270626762U,	// InsnCI
    270626898U,	// InsnCIW
    1610674154U,	// InsnCJ
    270626817U,	// InsnCL
    270626836U,	// InsnCR
    61479U,	// InsnCS
    61502U,	// InsnCSS
    270626739U,	// InsnI
    270626739U,	// InsnI_Mem
    1614901217U,	// InsnJ
    807497660U,	// InsnQC_EAI
    61350U,	// InsnQC_EB
    807497684U,	// InsnQC_EI
    807497684U,	// InsnQC_EI_Mem
    61428U,	// InsnQC_EJ
    61489U,	// InsnQC_ES
    807497739U,	// InsnR
    807497599U,	// InsnR4
    61470U,	// InsnS
    4288585U,	// InsnU
    12627757U,	// JAL
    1948302931U,	// JALR
    1948292497U,	// LB
    1948305066U,	// LBU
    50379666U,	// LB_AQ
    50377303U,	// LB_AQRL
    1948293360U,	// LD
    50379825U,	// LD_AQ
    50377497U,	// LD_AQRL
    1948293360U,	// LD_RV32
    1948297498U,	// LH
    1948305262U,	// LHU
    50379964U,	// LH_AQ
    50377667U,	// LH_AQRL
    1948297498U,	// LH_INX
    50370443U,	// LR_D
    50379737U,	// LR_D_AQ
    50377395U,	// LR_D_AQRL
    50376745U,	// LR_D_RL
    50390220U,	// LR_W
    50380048U,	// LR_W_AQ
    50377774U,	// LR_W_AQRL
    50377056U,	// LR_W_RL
    33598700U,	// LUI
    1948313512U,	// LW
    1948305732U,	// LWU
    50380136U,	// LW_AQ
    50377876U,	// LW_AQRL
    1948313512U,	// LW_INX
    807469178U,	// MACCSU_H00
    807470017U,	// MACCSU_H11
    807469374U,	// MACCSU_W00
    807470213U,	// MACCSU_W11
    807469157U,	// MACCU_H00
    807469740U,	// MACCU_H01
    807469996U,	// MACCU_H11
    807469353U,	// MACCU_W00
    807469884U,	// MACCU_W01
    807470192U,	// MACCU_W11
    807469115U,	// MACC_H00
    807469698U,	// MACC_H01
    807469954U,	// MACC_H11
    807469311U,	// MACC_W00
    807469842U,	// MACC_W01
    807470150U,	// MACC_W11
    59874U,	// MAX
    51551U,	// MAXU
    807475598U,	// MERGE
    807474722U,	// MHACC
    807487582U,	// MHACCSU
    807469532U,	// MHACCSU_H0
    807470369U,	// MHACCSU_H1
    807487218U,	// MHACCU
    807469513U,	// MHACC_H0
    807470350U,	// MHACC_H1
    807474736U,	// MHRACC
    807487600U,	// MHRACCSU
    807487234U,	// MHRACCU
    46812U,	// MIN
    51208U,	// MINU
    2149637237U,	// MIPS_CCMOV
    29094U,	// MIPS_EHB
    29103U,	// MIPS_IHB
    805353536U,	// MIPS_LDP
    805353902U,	// MIPS_LWP
    29142U,	// MIPS_PAUSE
    236092U,	// MIPS_PREF
    805353553U,	// MIPS_SDP
    805353912U,	// MIPS_SWP
    29495U,	// MNRET
    32778U,	// MOP_RR_0
    33361U,	// MOP_RR_1
    34287U,	// MOP_RR_2
    34619U,	// MOP_RR_3
    34731U,	// MOP_RR_4
    34995U,	// MOP_RR_5
    35034U,	// MOP_RR_6
    35138U,	// MOP_RR_7
    33587201U,	// MOP_R_0
    33587784U,	// MOP_R_1
    33587541U,	// MOP_R_10
    33588049U,	// MOP_R_11
    33588729U,	// MOP_R_12
    33589061U,	// MOP_R_13
    33589173U,	// MOP_R_14
    33589437U,	// MOP_R_15
    33589476U,	// MOP_R_16
    33589580U,	// MOP_R_17
    33589609U,	// MOP_R_18
    33589777U,	// MOP_R_19
    33588710U,	// MOP_R_2
    33587551U,	// MOP_R_20
    33588380U,	// MOP_R_21
    33588739U,	// MOP_R_22
    33589071U,	// MOP_R_23
    33589183U,	// MOP_R_24
    33589447U,	// MOP_R_25
    33589551U,	// MOP_R_26
    33589590U,	// MOP_R_27
    33589619U,	// MOP_R_28
    33589787U,	// MOP_R_29
    33589042U,	// MOP_R_3
    33587561U,	// MOP_R_30
    33588390U,	// MOP_R_31
    33589154U,	// MOP_R_4
    33589418U,	// MOP_R_5
    33589457U,	// MOP_R_6
    33589561U,	// MOP_R_7
    33589600U,	// MOP_R_8
    33589768U,	// MOP_R_9
    807469125U,	// MQACC_H00
    807469708U,	// MQACC_H01
    807469964U,	// MQACC_H11
    807469321U,	// MQACC_W00
    807469852U,	// MQACC_W01
    807470160U,	// MQACC_W11
    807469136U,	// MQRACC_H00
    807469719U,	// MQRACC_H01
    807469975U,	// MQRACC_H11
    807469332U,	// MQRACC_W00
    807469863U,	// MQRACC_W01
    807470171U,	// MQRACC_W11
    29485U,	// MRET
    48538U,	// MSEQ
    50656U,	// MSLT
    51398U,	// MSLTU
    46264U,	// MUL
    43317U,	// MULH
    48688U,	// MULHR
    51346U,	// MULHRSU
    51232U,	// MULHRU
    51322U,	// MULHSU
    33256U,	// MULHSU_H0
    34093U,	// MULHSU_H1
    51077U,	// MULHU
    33235U,	// MULH_H0
    34072U,	// MULH_H1
    48558U,	// MULQ
    48913U,	// MULQR
    32902U,	// MULSU_H00
    33741U,	// MULSU_H11
    33098U,	// MULSU_W00
    33937U,	// MULSU_W11
    32880U,	// MULU_H00
    33463U,	// MULU_H01
    33719U,	// MULU_H11
    33076U,	// MULU_W00
    33607U,	// MULU_W01
    33915U,	// MULU_W11
    59357U,	// MULW
    32860U,	// MUL_H00
    33443U,	// MUL_H01
    33699U,	// MUL_H11
    33056U,	// MUL_W00
    33587U,	// MUL_W01
    33895U,	// MUL_W11
    807482912U,	// MVM
    807483105U,	// MVMN
    47364U,	// NCLIP
    43927U,	// NCLIPI
    51112U,	// NCLIPIU
    48893U,	// NCLIPR
    44063U,	// NCLIPRI
    51121U,	// NCLIPRIU
    51240U,	// NCLIPRU
    51224U,	// NCLIPU
    33601701U,	// NDS_ADDIGP
    1610651161U,	// NDS_BBC
    1610662313U,	// NDS_BBS
    1610651258U,	// NDS_BEQC
    49983U,	// NDS_BFOS
    61192U,	// NDS_BFOZ
    1610651211U,	// NDS_BNEC
    33603444U,	// NDS_FCVT_BF16_S
    33589508U,	// NDS_FCVT_S_BF16
    38173U,	// NDS_FFB
    46562U,	// NDS_FFMISM
    46586U,	// NDS_FFZMISM
    46574U,	// NDS_FLMISM
    33614294U,	// NDS_FMV_BF16_X
    33613351U,	// NDS_FMV_X_BF16
    33601641U,	// NDS_LBGP
    33601713U,	// NDS_LBUGP
    33601661U,	// NDS_LDGP
    2149620197U,	// NDS_LEA_B_ZE
    2149619351U,	// NDS_LEA_D
    2149620211U,	// NDS_LEA_D_ZE
    2149620931U,	// NDS_LEA_H
    2149620225U,	// NDS_LEA_H_ZE
    2149638834U,	// NDS_LEA_W
    2149620239U,	// NDS_LEA_W_ZE
    33601681U,	// NDS_LHGP
    33601724U,	// NDS_LHUGP
    33601746U,	// NDS_LWGP
    33601735U,	// NDS_LWUGP
    33601651U,	// NDS_SBGP
    33601671U,	// NDS_SDGP
    33601691U,	// NDS_SHGP
    33601756U,	// NDS_SWGP
    57613U,	// NDS_VD4DOTSU_VV
    57370U,	// NDS_VD4DOTS_VV
    57653U,	// NDS_VD4DOTU_VV
    33603461U,	// NDS_VFNCVT_BF16_S
    2149620352U,	// NDS_VFPMADB_VF
    2149620689U,	// NDS_VFPMADT_VF
    167827564U,	// NDS_VFWCVT_F_B
    167828372U,	// NDS_VFWCVT_F_BU
    167828219U,	// NDS_VFWCVT_F_N
    167828391U,	// NDS_VFWCVT_F_NU
    33589525U,	// NDS_VFWCVT_S_BF16
    50385117U,	// NDS_VLE4_V
    184604723U,	// NDS_VLN8_V
    184604735U,	// NDS_VLNU8_V
    44011U,	// NSARI
    35649U,	// NSRA
    43618U,	// NSRAI
    48628U,	// NSRAR
    46246U,	// NSRL
    43840U,	// NSRLI
    48836U,	// OR
    33590249U,	// ORC_B
    44041U,	// ORI
    46855U,	// ORN
    37561U,	// PAADDU_B
    38111U,	// PAADDU_DB
    43219U,	// PAADDU_DH
    59178U,	// PAADDU_DW
    42333U,	// PAADDU_H
    58712U,	// PAADDU_W
    36285U,	// PAADD_B
    37927U,	// PAADD_DB
    42969U,	// PAADD_DH
    59011U,	// PAADD_DW
    40814U,	// PAADD_H
    58162U,	// PAADD_W
    60013U,	// PAAS_HX
    61067U,	// PAAS_WX
    60087U,	// PAAX_DHX
    807473786U,	// PABDSUMAU_B
    37663U,	// PABDSUMU_B
    37541U,	// PABDU_B
    38101U,	// PABDU_DB
    43209U,	// PABDU_DH
    42302U,	// PABDU_H
    36257U,	// PABD_B
    37918U,	// PABD_DB
    42948U,	// PABD_DH
    40742U,	// PABD_H
    44748U,	// PACK
    43281U,	// PACKH
    59295U,	// PACKW
    36304U,	// PADD_B
    49438U,	// PADD_BS
    37937U,	// PADD_DB
    49596U,	// PADD_DBS
    42979U,	// PADD_DH
    49883U,	// PADD_DHS
    59021U,	// PADD_DW
    50454U,	// PADD_DWS
    40860U,	// PADD_H
    49720U,	// PADD_HS
    58181U,	// PADD_W
    50370U,	// PADD_WS
    60039U,	// PASA_DHX
    59929U,	// PASA_HX
    60978U,	// PASA_WX
    37511U,	// PASUBU_B
    38079U,	// PASUBU_DB
    43187U,	// PASUBU_DH
    59156U,	// PASUBU_DW
    42238U,	// PASUBU_H
    58658U,	// PASUBU_W
    35782U,	// PASUB_B
    37889U,	// PASUB_DB
    42919U,	// PASUB_DH
    58970U,	// PASUB_DW
    40172U,	// PASUB_H
    58055U,	// PASUB_W
    60068U,	// PAS_DHX
    60022U,	// PAS_HX
    61076U,	// PAS_WX
    33591490U,	// PLI_B
    33592431U,	// PLI_DB
    33597498U,	// PLI_DH
    33596019U,	// PLI_H
    33612861U,	// PLI_W
    33597548U,	// PLUI_DH
    33596107U,	// PLUI_H
    33612906U,	// PLUI_W
    807478798U,	// PM2ADDASU_H
    807495061U,	// PM2ADDASU_W
    807478478U,	// PM2ADDAU_H
    807494934U,	// PM2ADDAU_W
    807476350U,	// PM2ADDA_H
    807496192U,	// PM2ADDA_HX
    807494286U,	// PM2ADDA_W
    807497244U,	// PM2ADDA_WX
    42587U,	// PM2ADDSU_H
    58811U,	// PM2ADDSU_W
    42311U,	// PM2ADDU_H
    58701U,	// PM2ADDU_W
    40771U,	// PM2ADD_H
    59978U,	// PM2ADD_HX
    58129U,	// PM2ADD_W
    61025U,	// PM2ADD_WX
    40881U,	// PM2SADD_H
    59989U,	// PM2SADD_HX
    807476317U,	// PM2SUBA_H
    807496167U,	// PM2SUBA_HX
    807494275U,	// PM2SUBA_W
    807497232U,	// PM2SUBA_WX
    40162U,	// PM2SUB_H
    59955U,	// PM2SUB_HX
    58045U,	// PM2SUB_W
    61004U,	// PM2SUB_WX
    807478824U,	// PM2WADDASU_H
    807478502U,	// PM2WADDAU_H
    807476397U,	// PM2WADDA_H
    807496204U,	// PM2WADDA_HX
    42611U,	// PM2WADDSU_H
    42353U,	// PM2WADDU_H
    40901U,	// PM2WADD_H
    60001U,	// PM2WADD_HX
    807476328U,	// PM2WSUBA_H
    807496179U,	// PM2WSUBA_HX
    40225U,	// PM2WSUB_H
    59966U,	// PM2WSUB_HX
    807473994U,	// PM4ADDASU_B
    807478811U,	// PM4ADDASU_H
    807473763U,	// PM4ADDAU_B
    807478490U,	// PM4ADDAU_H
    807472029U,	// PM4ADDA_B
    807476386U,	// PM4ADDA_H
    37719U,	// PM4ADDSU_B
    42599U,	// PM4ADDSU_H
    37550U,	// PM4ADDU_B
    42322U,	// PM4ADDU_H
    36275U,	// PM4ADD_B
    40804U,	// PM4ADD_H
    807469282U,	// PMACCSU_W_H00
    807470121U,	// PMACCSU_W_H11
    807469255U,	// PMACCU_W_H00
    807469815U,	// PMACCU_W_H01
    807470094U,	// PMACCU_W_H11
    807469201U,	// PMACC_W_H00
    807469761U,	// PMACC_W_H01
    807470040U,	// PMACC_W_H11
    37815U,	// PMAXU_B
    38154U,	// PMAXU_DB
    43262U,	// PMAXU_DH
    59221U,	// PMAXU_DW
    42742U,	// PMAXU_H
    58882U,	// PMAXU_W
    37881U,	// PMAX_B
    38164U,	// PMAX_DB
    43272U,	// PMAX_DH
    59231U,	// PMAX_DW
    42843U,	// PMAX_H
    58938U,	// PMAX_W
    807478838U,	// PMHACCSU_H
    807469452U,	// PMHACCSU_H_B0
    807470281U,	// PMHACCSU_H_B1
    807495074U,	// PMHACCSU_W
    807469580U,	// PMHACCSU_W_H0
    807470417U,	// PMHACCSU_W_H1
    807478556U,	// PMHACCU_H
    807494966U,	// PMHACCU_W
    807476533U,	// PMHACC_H
    807469427U,	// PMHACC_H_B0
    807470256U,	// PMHACC_H_B1
    807494369U,	// PMHACC_W
    807469555U,	// PMHACC_W_H0
    807470392U,	// PMHACC_W_H1
    807478862U,	// PMHRACCSU_H
    807495086U,	// PMHRACCSU_W
    807478578U,	// PMHRACCU_H
    807494977U,	// PMHRACCU_W
    807476553U,	// PMHRACC_H
    807494379U,	// PMHRACC_W
    37697U,	// PMINU_B
    38133U,	// PMINU_DB
    43241U,	// PMINU_DH
    59200U,	// PMINU_DW
    42490U,	// PMINU_H
    58753U,	// PMINU_W
    37166U,	// PMIN_B
    38017U,	// PMIN_DB
    43125U,	// PMIN_DH
    59127U,	// PMIN_DW
    41796U,	// PMIN_H
    58492U,	// PMIN_W
    807476361U,	// PMQ2ADDA_H
    807494297U,	// PMQ2ADDA_W
    40781U,	// PMQ2ADD_H
    58139U,	// PMQ2ADD_W
    807469214U,	// PMQACC_W_H00
    807469774U,	// PMQACC_W_H01
    807470053U,	// PMQACC_W_H11
    807476373U,	// PMQR2ADDA_H
    807494309U,	// PMQR2ADDA_W
    40792U,	// PMQR2ADD_H
    58150U,	// PMQR2ADD_W
    807469228U,	// PMQRACC_W_H00
    807469788U,	// PMQRACC_W_H01
    807470067U,	// PMQRACC_W_H11
    807474753U,	// PMQRWACC
    807476575U,	// PMQRWACC_H
    807474744U,	// PMQWACC
    807476564U,	// PMQWACC_H
    37308U,	// PMSEQ_B
    38049U,	// PMSEQ_DB
    43157U,	// PMSEQ_DH
    59136U,	// PMSEQ_DW
    41950U,	// PMSEQ_H
    58544U,	// PMSEQ_W
    37783U,	// PMSLTU_B
    38143U,	// PMSLTU_DB
    43251U,	// PMSLTU_DH
    59210U,	// PMSLTU_DW
    42699U,	// PMSLTU_H
    58846U,	// PMSLTU_W
    37422U,	// PMSLT_B
    38069U,	// PMSLT_DB
    43177U,	// PMSLT_DH
    59146U,	// PMSLT_DW
    42128U,	// PMSLT_H
    58627U,	// PMSLT_W
    42646U,	// PMULHRSU_H
    58834U,	// PMULHRSU_W
    42499U,	// PMULHRU_H
    58762U,	// PMULHRU_W
    41976U,	// PMULHR_H
    58562U,	// PMULHR_W
    42624U,	// PMULHSU_H
    33179U,	// PMULHSU_H_B0
    34008U,	// PMULHSU_H_B1
    58823U,	// PMULHSU_W
    33307U,	// PMULHSU_W_H0
    34144U,	// PMULHSU_W_H1
    42412U,	// PMULHU_H
    58732U,	// PMULHU_W
    41032U,	// PMULH_H
    33152U,	// PMULH_H_B0
    33981U,	// PMULH_H_B1
    58392U,	// PMULH_W
    33280U,	// PMULH_W_H0
    34117U,	// PMULH_W_H1
    42024U,	// PMULQR_H
    58597U,	// PMULQR_W
    41959U,	// PMULQ_H
    58553U,	// PMULQ_W
    32813U,	// PMULSU_H_B00
    33652U,	// PMULSU_H_B11
    33009U,	// PMULSU_W_H00
    33848U,	// PMULSU_W_H11
    32800U,	// PMULU_H_B00
    33397U,	// PMULU_H_B01
    33639U,	// PMULU_H_B11
    32981U,	// PMULU_W_H00
    33541U,	// PMULU_W_H01
    33820U,	// PMULU_W_H11
    32788U,	// PMUL_H_B00
    33385U,	// PMUL_H_B01
    33627U,	// PMUL_H_B11
    32955U,	// PMUL_W_H00
    33515U,	// PMUL_W_H01
    33794U,	// PMUL_W_H11
    37628U,	// PNCLIPIU_B
    42422U,	// PNCLIPIU_H
    37084U,	// PNCLIPI_B
    41613U,	// PNCLIPI_H
    37640U,	// PNCLIPRIU_B
    42434U,	// PNCLIPRIU_H
    37105U,	// PNCLIPRI_B
    41644U,	// PNCLIPRI_H
    49556U,	// PNCLIPRU_BS
    49849U,	// PNCLIPRU_HS
    49519U,	// PNCLIPR_BS
    49812U,	// PNCLIPR_HS
    49544U,	// PNCLIPU_BS
    49837U,	// PNCLIPU_HS
    49497U,	// PNCLIP_BS
    49779U,	// PNCLIP_HS
    37095U,	// PNSARI_B
    41634U,	// PNSARI_H
    36464U,	// PNSRAI_B
    41061U,	// PNSRAI_H
    49508U,	// PNSRAR_BS
    49801U,	// PNSRAR_HS
    49419U,	// PNSRA_BS
    49701U,	// PNSRA_HS
    37065U,	// PNSRLI_B
    41594U,	// PNSRLI_H
    49466U,	// PNSRL_BS
    49748U,	// PNSRL_HS
    37174U,	// PPAIREO_B
    38026U,	// PPAIREO_DB
    43134U,	// PPAIREO_DH
    41814U,	// PPAIREO_H
    58500U,	// PPAIREO_W
    36411U,	// PPAIRE_B
    37968U,	// PPAIRE_DB
    43024U,	// PPAIRE_DH
    41012U,	// PPAIRE_H
    36400U,	// PPAIROE_B
    37956U,	// PPAIROE_DB
    43012U,	// PPAIROE_DH
    41001U,	// PPAIROE_H
    58221U,	// PPAIROE_W
    37198U,	// PPAIRO_B
    38038U,	// PPAIRO_DB
    43146U,	// PPAIRO_DH
    41825U,	// PPAIRO_H
    58511U,	// PPAIRO_W
    49531U,	// PREDSUMU_BS
    49639U,	// PREDSUMU_DBS
    49938U,	// PREDSUMU_DHS
    49824U,	// PREDSUMU_HS
    50420U,	// PREDSUMU_WS
    49485U,	// PREDSUM_BS
    49626U,	// PREDSUM_DBS
    49913U,	// PREDSUM_DHS
    49767U,	// PREDSUM_HS
    50397U,	// PREDSUM_WS
    1386980U,	// PREFETCH_I
    1392057U,	// PREFETCH_R
    1401868U,	// PREFETCH_W
    33591807U,	// PSABS_B
    33592491U,	// PSABS_DB
    33597599U,	// PSABS_DH
    33596496U,	// PSABS_H
    37571U,	// PSADDU_B
    38122U,	// PSADDU_DB
    43230U,	// PSADDU_DH
    59189U,	// PSADDU_DW
    42343U,	// PSADDU_H
    58722U,	// PSADDU_W
    36312U,	// PSADD_B
    37946U,	// PSADD_DB
    43002U,	// PSADD_DH
    59044U,	// PSADD_DW
    40892U,	// PSADD_H
    58202U,	// PSADD_W
    60077U,	// PSAS_DHX
    60030U,	// PSAS_HX
    61084U,	// PSAS_WX
    43095U,	// PSATI_DH
    59106U,	// PSATI_DW
    41656U,	// PSATI_H
    58455U,	// PSATI_W
    60049U,	// PSA_DHX
    59938U,	// PSA_HX
    60987U,	// PSA_WX
    33590874U,	// PSEXT_DH_B
    33592281U,	// PSEXT_DW_B
    33597226U,	// PSEXT_DW_H
    33590863U,	// PSEXT_H_B
    33592270U,	// PSEXT_W_B
    33597215U,	// PSEXT_W_H
    42957U,	// PSH1ADD_DH
    58999U,	// PSH1ADD_DW
    40760U,	// PSH1ADD_H
    58118U,	// PSH1ADD_W
    37039U,	// PSLLI_B
    37989U,	// PSLLI_DB
    43056U,	// PSLLI_DH
    59075U,	// PSLLI_DW
    41568U,	// PSLLI_H
    58420U,	// PSLLI_W
    49447U,	// PSLL_BS
    49606U,	// PSLL_DBS
    49893U,	// PSLL_DHS
    50464U,	// PSLL_DWS
    49729U,	// PSLL_HS
    50379U,	// PSLL_WS
    36474U,	// PSRAI_B
    37979U,	// PSRAI_DB
    43046U,	// PSRAI_DH
    59065U,	// PSRAI_DW
    41071U,	// PSRAI_H
    58411U,	// PSRAI_W
    43084U,	// PSRARI_DH
    59095U,	// PSRARI_DW
    41624U,	// PSRARI_H
    58445U,	// PSRARI_W
    49429U,	// PSRA_BS
    49586U,	// PSRA_DBS
    49873U,	// PSRA_DHS
    50444U,	// PSRA_DWS
    49711U,	// PSRA_HS
    50361U,	// PSRA_WS
    37075U,	// PSRLI_B
    38007U,	// PSRLI_DB
    43074U,	// PSRLI_DH
    59085U,	// PSRLI_DW
    41604U,	// PSRLI_H
    58436U,	// PSRLI_W
    49476U,	// PSRL_BS
    49616U,	// PSRL_DBS
    49903U,	// PSRL_DHS
    50474U,	// PSRL_DWS
    49758U,	// PSRL_HS
    50388U,	// PSRL_WS
    60058U,	// PSSA_DHX
    59946U,	// PSSA_HX
    60995U,	// PSSA_WX
    42988U,	// PSSH1SADD_DH
    59030U,	// PSSH1SADD_DW
    40868U,	// PSSH1SADD_H
    58189U,	// PSSH1SADD_W
    49926U,	// PSSHAR_DHS
    50484U,	// PSSHAR_DWS
    49790U,	// PSSHAR_HS
    50409U,	// PSSHAR_WS
    49862U,	// PSSHA_DHS
    50433U,	// PSSHA_DWS
    49681U,	// PSSHA_HS
    50351U,	// PSSHA_WS
    43035U,	// PSSLAI_DH
    59054U,	// PSSLAI_DW
    41041U,	// PSSLAI_H
    58401U,	// PSSLAI_W
    37521U,	// PSSUBU_B
    38090U,	// PSSUBU_DB
    43198U,	// PSSUBU_DH
    59167U,	// PSSUBU_DW
    42248U,	// PSSUBU_H
    58668U,	// PSSUBU_W
    35799U,	// PSSUB_B
    37908U,	// PSSUB_DB
    42938U,	// PSSUB_DH
    58989U,	// PSSUB_DW
    40216U,	// PSSUB_H
    58072U,	// PSSUB_W
    35791U,	// PSUB_B
    37899U,	// PSUB_DB
    42929U,	// PSUB_DH
    58980U,	// PSUB_DW
    40208U,	// PSUB_H
    58064U,	// PSUB_W
    43105U,	// PUSATI_DH
    59116U,	// PUSATI_DW
    41665U,	// PUSATI_H
    58464U,	// PUSATI_W
    807473775U,	// PWADDAU_B
    807478515U,	// PWADDAU_H
    807472040U,	// PWADDA_B
    807476409U,	// PWADDA_H
    37581U,	// PWADDU_B
    42365U,	// PWADDU_H
    36321U,	// PWADD_B
    40912U,	// PWADD_H
    807478850U,	// PWMACCSU_H
    807478567U,	// PWMACCU_H
    807476543U,	// PWMACC_H
    37731U,	// PWMULSU_B
    42635U,	// PWMULSU_H
    37653U,	// PWMULU_B
    42458U,	// PWMULU_H
    37137U,	// PWMUL_B
    41741U,	// PWMUL_H
    36454U,	// PWSLAI_B
    41051U,	// PWSLAI_H
    49409U,	// PWSLA_BS
    49691U,	// PWSLA_HS
    37048U,	// PWSLLI_B
    41577U,	// PWSLLI_H
    49456U,	// PWSLL_BS
    49738U,	// PWSLL_HS
    807473752U,	// PWSUBAU_B
    807478467U,	// PWSUBAU_H
    807472019U,	// PWSUBA_B
    807476340U,	// PWSUBA_H
    37531U,	// PWSUBU_B
    42258U,	// PWSUBU_H
    35808U,	// PWSUB_B
    40236U,	// PWSUB_H
    50533U,	// QC_ADDSAT
    50567U,	// QC_ADDUSAT
    1610656671U,	// QC_BEQI
    1610656428U,	// QC_BGEI
    1610656958U,	// QC_BGEUI
    1610656876U,	// QC_BLTI
    1610657009U,	// QC_BLTUI
    1610656468U,	// QC_BNEI
    33588771U,	// QC_BREV32
    33601529U,	// QC_CLO
    306330U,	// QC_CLRINTI
    33603811U,	// QC_CM_MVA01S
    33587803U,	// QC_CM_MVSA01
    669983U,	// QC_CM_POP
    673195U,	// QC_CM_POPRET
    683840U,	// QC_CM_POPRETZ
    928197U,	// QC_CM_PUSH
    931931U,	// QC_CM_PUSHFP
    33588860U,	// QC_COMPRESS2
    33589127U,	// QC_COMPRESS3
    49001U,	// QC_CSRRWR
    44081U,	// QC_CSRRWRI
    33601547U,	// QC_CTO
    35728562U,	// QC_C_BEXTI
    35728480U,	// QC_C_BSETI
    312823U,	// QC_C_CLRINT
    29171U,	// QC_C_DI
    310839U,	// QC_C_DIR
    29179U,	// QC_C_EI
    310849U,	// QC_C_EIR
    35735780U,	// QC_C_EXTU
    29385U,	// QC_C_MIENTER
    29506U,	// QC_C_MIENTER_NEST
    29464U,	// QC_C_MILEAVERET
    29490U,	// QC_C_MNRET
    29480U,	// QC_C_MRET
    807475345U,	// QC_C_MULIADD
    35745573U,	// QC_C_MVEQZ
    312836U,	// QC_C_SETINT
    300639U,	// QC_C_SYNC
    310789U,	// QC_C_SYNCR
    302134U,	// QC_C_SYNCWF
    308434U,	// QC_C_SYNCWL
    33588782U,	// QC_EXPAND2
    33589081U,	// QC_EXPAND3
    50743U,	// QC_EXT
    39255U,	// QC_EXTD
    48872U,	// QC_EXTDPR
    43351U,	// QC_EXTDPRH
    48667U,	// QC_EXTDR
    50976U,	// QC_EXTDU
    48901U,	// QC_EXTDUPR
    43363U,	// QC_EXTDUPRH
    48965U,	// QC_EXTDUR
    51439U,	// QC_EXTU
    35727901U,	// QC_E_ADDAI
    43662U,	// QC_E_ADDI
    35727913U,	// QC_E_ANDAI
    43681U,	// QC_E_ANDI
    1610656680U,	// QC_E_BEQI
    1610656437U,	// QC_E_BGEI
    1610656968U,	// QC_E_BGEUI
    1610656885U,	// QC_E_BLTI
    1610657019U,	// QC_E_BLTUI
    1610656477U,	// QC_E_BNEI
    175783U,	// QC_E_J
    175922U,	// QC_E_JAL
    1948292492U,	// QC_E_LB
    1948305071U,	// QC_E_LBU
    1948297502U,	// QC_E_LH
    1948305267U,	// QC_E_LHU
    33598240U,	// QC_E_LI
    1948313516U,	// QC_E_LW
    35727939U,	// QC_E_ORAI
    44036U,	// QC_E_ORI
    1948292575U,	// QC_E_SB
    1948297627U,	// QC_E_SH
    1948313699U,	// QC_E_SW
    35727950U,	// QC_E_XORAI
    44052U,	// QC_E_XORI
    807474671U,	// QC_INSB
    807479197U,	// QC_INSBH
    807484965U,	// QC_INSBHR
    807479913U,	// QC_INSBI
    807485149U,	// QC_INSBPR
    807479627U,	// QC_INSBPRH
    807484923U,	// QC_INSBR
    807480306U,	// QC_INSBRI
    1948313577U,	// QC_INW
    33598233U,	// QC_LI
    807484803U,	// QC_LIEQ
    807480243U,	// QC_LIEQI
    807475589U,	// QC_LIGE
    807480000U,	// QC_LIGEI
    807487280U,	// QC_LIGEU
    807480532U,	// QC_LIGEUI
    807486935U,	// QC_LILT
    807480448U,	// QC_LILTI
    807487676U,	// QC_LILTU
    807480583U,	// QC_LILTUI
    807475653U,	// QC_LINE
    807480040U,	// QC_LINEI
    38308U,	// QC_LRB
    50881U,	// QC_LRBU
    43323U,	// QC_LRH
    51084U,	// QC_LRHU
    59384U,	// QC_LRW
    807450203U,	// QC_LWM
    807447408U,	// QC_LWMI
    807475359U,	// QC_MULIADD
    807484832U,	// QC_MVEQ
    807480282U,	// QC_MVEQI
    807475605U,	// QC_MVGE
    807480010U,	// QC_MVGEI
    807487290U,	// QC_MVGEU
    807480543U,	// QC_MVGEUI
    807486950U,	// QC_MVLT
    807480464U,	// QC_MVLTI
    807487693U,	// QC_MVLTU
    807480594U,	// QC_MVLTUI
    807475676U,	// QC_MVNE
    807480079U,	// QC_MVNEI
    33600965U,	// QC_NORM
    33605453U,	// QC_NORMEU
    33605627U,	// QC_NORMU
    1948313790U,	// QC_OUTW
    305787U,	// QC_PPUTCI
    807480268U,	// QC_SELECTEQI
    807484812U,	// QC_SELECTIEQ
    807480253U,	// QC_SELECTIEQI
    807484788U,	// QC_SELECTIIEQ
    807475638U,	// QC_SELECTIINE
    807475662U,	// QC_SELECTINE
    807480050U,	// QC_SELECTINEI
    807480065U,	// QC_SELECTNEI
    306342U,	// QC_SETINTI
    807450219U,	// QC_SETWM
    807447426U,	// QC_SETWMI
    39083U,	// QC_SHLADD
    50544U,	// QC_SHLSAT
    50579U,	// QC_SHLUSAT
    38324U,	// QC_SRB
    43376U,	// QC_SRH
    59422U,	// QC_SRW
    50522U,	// QC_SUBSAT
    50555U,	// QC_SUBUSAT
    807450211U,	// QC_SWM
    807447417U,	// QC_SWMI
    300650U,	// QC_SYNC
    310801U,	// QC_SYNCR
    302147U,	// QC_SYNCWF
    308447U,	// QC_SYNCWL
    47159U,	// QC_WRAP
    43917U,	// QC_WRAPI
    1948305061U,	// QK_C_LBU
    1948301684U,	// QK_C_LBUSP
    1948305257U,	// QK_C_LHU
    1948301696U,	// QK_C_LHUSP
    1948292566U,	// QK_C_SB
    1948301628U,	// QK_C_SBSP
    1948297618U,	// QK_C_SH
    1948301673U,	// QK_C_SHSP
    46369U,	// REM
    51189U,	// REMU
    59633U,	// REMUW
    59363U,	// REMW
    33589544U,	// REV16
    33589680U,	// REV8_RV32
    33589680U,	// REV8_RV64
    33610792U,	// REV_RV32
    33610792U,	// REV_RV64
    56324U,	// RI_VEXTRACT
    807496125U,	// RI_VINSERT
    56482U,	// RI_VUNZIP2A_VV
    56544U,	// RI_VUNZIP2B_VV
    318221U,	// RI_VZERO
    56498U,	// RI_VZIP2A_VV
    56560U,	// RI_VZIP2B_VV
    57242U,	// RI_VZIPEVEN_VV
    56919U,	// RI_VZIPODD_VV
    44889U,	// ROL
    59345U,	// ROLW
    48849U,	// ROR
    44046U,	// RORI
    59278U,	// RORIW
    59409U,	// RORW
    39098U,	// SADD
    50962U,	// SADDU
    44122U,	// SATI_RV32
    44122U,	// SATI_RV64
    1948292571U,	// SB
    50377312U,	// SB_AQRL
    50376674U,	// SB_RL
    29414U,	// SCTRCLR
    1073780413U,	// SC_D
    1073789849U,	// SC_D_AQ
    1073787497U,	// SC_D_AQRL
    1073786857U,	// SC_D_RL
    1073799926U,	// SC_W
    1073790160U,	// SC_W_AQ
    1073787876U,	// SC_W_AQRL
    1073787168U,	// SC_W_RL
    1948293452U,	// SD
    50377506U,	// SD_AQRL
    50376833U,	// SD_RL
    1948293452U,	// SD_RV32
    33591878U,	// SEXT_B
    33596593U,	// SEXT_H
    29398U,	// SFENCE_INVAL_IR
    33589944U,	// SFENCE_VMA
    29200U,	// SFENCE_W_INVAL
    296302U,	// SF_CDISCARD_D_L1
    29133U,	// SF_CEASE
    296320U,	// SF_CFLUSH_D_L1
    34678U,	// SF_MM_E4M3_E4M3
    34401U,	// SF_MM_E4M3_E5M2
    34661U,	// SF_MM_E5M2_E4M3
    34384U,	// SF_MM_E5M2_E5M2
    39453U,	// SF_MM_F_F
    49252U,	// SF_MM_S_S
    50765U,	// SF_MM_S_U
    49289U,	// SF_MM_U_S
    50776U,	// SF_MM_U_U
    56376U,	// SF_VC_FV
    57762U,	// SF_VC_FVV
    59656U,	// SF_VC_FVW
    43483U,	// SF_VC_I
    56398U,	// SF_VC_IV
    57786U,	// SF_VC_IVV
    59680U,	// SF_VC_IVW
    56816U,	// SF_VC_VV
    57810U,	// SF_VC_VVV
    59710U,	// SF_VC_VVW
    4283458U,	// SF_VC_V_FV
    807494061U,	// SF_VC_V_FVV
    807495955U,	// SF_VC_V_FVW
    270608894U,	// SF_VC_V_I
    4283480U,	// SF_VC_V_IV
    807494085U,	// SF_VC_V_IVV
    807495979U,	// SF_VC_V_IVW
    4284772U,	// SF_VC_V_VV
    807494109U,	// SF_VC_V_VVV
    807496009U,	// SF_VC_V_VVW
    270625202U,	// SF_VC_V_X
    4285047U,	// SF_VC_V_XV
    807494133U,	// SF_VC_V_XVV
    807496033U,	// SF_VC_V_XVW
    59770U,	// SF_VC_X
    57965U,	// SF_VC_XV
    57834U,	// SF_VC_XVV
    59734U,	// SF_VC_XVW
    167827551U,	// SF_VFEXPA_V
    167828258U,	// SF_VFEXP_V
    39495U,	// SF_VFNRCLIP_XU_F_QF
    39516U,	// SF_VFNRCLIP_X_F_QF
    34895U,	// SF_VFWMACC_4x4x4
    50366702U,	// SF_VLTE16
    50365965U,	// SF_VLTE32
    50366409U,	// SF_VLTE64
    50366845U,	// SF_VLTE8
    34591U,	// SF_VQMACCSU_2x8x2
    34967U,	// SF_VQMACCSU_4x8x4
    34554U,	// SF_VQMACCUS_2x8x2
    34930U,	// SF_VQMACCUS_4x8x4
    34573U,	// SF_VQMACCU_2x8x2
    34949U,	// SF_VQMACCU_4x8x4
    34537U,	// SF_VQMACC_2x8x2
    34913U,	// SF_VQMACC_4x8x4
    33599198U,	// SF_VSETTK
    33601031U,	// SF_VSETTM
    33601454U,	// SF_VSETTN
    50366713U,	// SF_VSTE16
    50365976U,	// SF_VSTE32
    50366420U,	// SF_VSTE64
    50366855U,	// SF_VSTE8
    29120U,	// SF_VTDISCARD
    33610621U,	// SF_VTMV_T_V
    33604941U,	// SF_VTMV_V_T
    312640U,	// SF_VTZERO_T
    1948297623U,	// SH
    39027U,	// SH1ADD
    59591U,	// SH1ADD_UW
    39035U,	// SH2ADD
    59602U,	// SH2ADD_UW
    39043U,	// SH3ADD
    59613U,	// SH3ADD_UW
    35385U,	// SHA
    33587645U,	// SHA256SIG0
    33588482U,	// SHA256SIG1
    33587765U,	// SHA256SUM0
    33588678U,	// SHA256SUM1
    33587633U,	// SHA512SIG0
    42873U,	// SHA512SIG0H
    44817U,	// SHA512SIG0L
    33588470U,	// SHA512SIG1
    42886U,	// SHA512SIG1H
    44830U,	// SHA512SIG1L
    33587753U,	// SHA512SUM0
    48595U,	// SHA512SUM0R
    33588666U,	// SHA512SUM1
    48608U,	// SHA512SUM1R
    48622U,	// SHAR
    50377676U,	// SH_AQRL
    1948297623U,	// SH_INX
    50376972U,	// SH_RL
    33589956U,	// SINVAL_VMA
    44884U,	// SLL
    43819U,	// SLLI
    59264U,	// SLLIW
    59624U,	// SLLI_UW
    59339U,	// SLLW
    50657U,	// SLT
    44170U,	// SLTI
    51131U,	// SLTIU
    51399U,	// SLTU
    807496385U,	// SLX
    33587777U,	// SM3P0
    33588690U,	// SM3P1
    39132U,	// SM4ED
    49962U,	// SM4KS
    50705U,	// SMT_VMADOT
    34265U,	// SMT_VMADOT1
    51249U,	// SMT_VMADOT1SU
    50787U,	// SMT_VMADOT1U
    50000U,	// SMT_VMADOT1US
    34442U,	// SMT_VMADOT2
    51264U,	// SMT_VMADOT2SU
    50801U,	// SMT_VMADOT2U
    50015U,	// SMT_VMADOT2US
    34709U,	// SMT_VMADOT3
    51279U,	// SMT_VMADOT3SU
    50815U,	// SMT_VMADOT3U
    50030U,	// SMT_VMADOT3US
    51355U,	// SMT_VMADOTSU
    51415U,	// SMT_VMADOTU
    50045U,	// SMT_VMADOTUS
    35650U,	// SRA
    43612U,	// SRAI
    59248U,	// SRAIW
    44004U,	// SRARI_RV32
    44004U,	// SRARI_RV64
    58956U,	// SRAW
    29501U,	// SRET
    46247U,	// SRL
    43834U,	// SRLI
    59271U,	// SRLIW
    59351U,	// SRLW
    807496390U,	// SRX
    1073780573U,	// SSAMOSWAP_D
    1073789897U,	// SSAMOSWAP_D_AQ
    1073787553U,	// SSAMOSWAP_D_AQRL
    1073786905U,	// SSAMOSWAP_D_RL
    1073800345U,	// SSAMOSWAP_W
    1073790208U,	// SSAMOSWAP_W_AQ
    1073787932U,	// SSAMOSWAP_W_AQRL
    1073787216U,	// SSAMOSWAP_W_RL
    39094U,	// SSH1SADD
    35384U,	// SSHA
    48621U,	// SSHAR
    43573U,	// SSLAI
    306900U,	// SSPOPCHK
    305619U,	// SSPUSH
    309322U,	// SSRDP
    38405U,	// SSUB
    50916U,	// SSUBU
    38394U,	// SUB
    39014U,	// SUBD
    58964U,	// SUBW
    1948313695U,	// SW
    50377885U,	// SW_AQRL
    1948313695U,	// SW_INX
    50377144U,	// SW_RL
    46252U,	// TH_ADDSL
    29245U,	// TH_DCACHE_CALL
    29329U,	// TH_DCACHE_CIALL
    297777U,	// TH_DCACHE_CIPA
    321694U,	// TH_DCACHE_CISW
    297844U,	// TH_DCACHE_CIVA
    297732U,	// TH_DCACHE_CPA
    296336U,	// TH_DCACHE_CPAL1
    321657U,	// TH_DCACHE_CSW
    297799U,	// TH_DCACHE_CVA
    296353U,	// TH_DCACHE_CVAL1
    29282U,	// TH_DCACHE_IALL
    297747U,	// TH_DCACHE_IPA
    321679U,	// TH_DCACHE_ISW
    297814U,	// TH_DCACHE_IVA
    50751U,	// TH_EXT
    51448U,	// TH_EXTU
    33587625U,	// TH_FF0
    33588454U,	// TH_FF1
    39178U,	// TH_FLRD
    59400U,	// TH_FLRW
    39213U,	// TH_FLURD
    59456U,	// TH_FLURW
    39195U,	// TH_FSRD
    59438U,	// TH_FSRW
    39232U,	// TH_FSURD
    59475U,	// TH_FSURW
    29297U,	// TH_ICACHE_IALL
    29443U,	// TH_ICACHE_IALLS
    297762U,	// TH_ICACHE_IPA
    297829U,	// TH_ICACHE_IVA
    29229U,	// TH_L2CACHE_CALL
    29312U,	// TH_L2CACHE_CIALL
    29266U,	// TH_L2CACHE_IALL
    19958334U,	// TH_LBIA
    19961126U,	// TH_LBIB
    19958388U,	// TH_LBUIA
    19961180U,	// TH_LBUIB
    201365708U,	// TH_LDD
    19958352U,	// TH_LDIA
    19961144U,	// TH_LDIB
    19958370U,	// TH_LHIA
    19961162U,	// TH_LHIB
    19958398U,	// TH_LHUIA
    19961190U,	// TH_LHUIB
    38316U,	// TH_LRB
    50890U,	// TH_LRBU
    39170U,	// TH_LRD
    43331U,	// TH_LRH
    51093U,	// TH_LRHU
    59392U,	// TH_LRW
    51529U,	// TH_LRWU
    38340U,	// TH_LURB
    50899U,	// TH_LURBU
    39204U,	// TH_LURD
    43392U,	// TH_LURH
    51102U,	// TH_LURHU
    59447U,	// TH_LURW
    51538U,	// TH_LURWU
    201365865U,	// TH_LWD
    19958418U,	// TH_LWIA
    19961210U,	// TH_LWIB
    201365856U,	// TH_LWUD
    19958408U,	// TH_LWUIA
    19961200U,	// TH_LWUIB
    807471791U,	// TH_MULA
    807479187U,	// TH_MULAH
    807495234U,	// TH_MULAW
    807486262U,	// TH_MULS
    807479728U,	// TH_MULSH
    807495860U,	// TH_MULSW
    807497521U,	// TH_MVEQZ
    807497455U,	// TH_MVNEZ
    33610789U,	// TH_REV
    33614079U,	// TH_REVW
    19991111U,	// TH_SBIA
    19993903U,	// TH_SBIB
    201365716U,	// TH_SDD
    19991129U,	// TH_SDIA
    19993921U,	// TH_SDIB
    33603825U,	// TH_SFENCE_VMAS
    19991147U,	// TH_SHIA
    19993939U,	// TH_SHIB
    38332U,	// TH_SRB
    39187U,	// TH_SRD
    43384U,	// TH_SRH
    44072U,	// TH_SRRI
    59285U,	// TH_SRRIW
    59430U,	// TH_SRW
    38349U,	// TH_SURB
    39223U,	// TH_SURD
    43401U,	// TH_SURH
    59466U,	// TH_SURW
    201365873U,	// TH_SWD
    19991195U,	// TH_SWIA
    19993987U,	// TH_SWIB
    29112U,	// TH_SYNC
    29153U,	// TH_SYNC_I
    29432U,	// TH_SYNC_IS
    29422U,	// TH_SYNC_S
    50735U,	// TH_TST
    33615559U,	// TH_TSTNBZ
    807493849U,	// TH_VMAQASU_VV
    807497097U,	// TH_VMAQASU_VX
    807496871U,	// TH_VMAQAUS_VX
    807493704U,	// TH_VMAQAU_VV
    807496941U,	// TH_VMAQAU_VX
    807492800U,	// TH_VMAQA_VV
    807496395U,	// TH_VMAQA_VX
    29373U,	// UNIMP
    47334U,	// UNZIP16HP
    47123U,	// UNZIP16P
    47345U,	// UNZIP8HP
    47142U,	// UNZIP8P
    33601803U,	// UNZIP_RV32
    44121U,	// USATI_RV32
    44121U,	// USATI_RV64
    57475U,	// VAADDU_VV
    60712U,	// VAADDU_VX
    56826U,	// VAADD_VV
    60251U,	// VAADD_VX
    46407U,	// VADC_VIM
    46661U,	// VADC_VVM
    46741U,	// VADC_VXM
    44400U,	// VADD_VI
    56889U,	// VADD_VV
    60281U,	// VADD_VX
    35734423U,	// VAESDF_VS
    35741346U,	// VAESDF_VV
    35734465U,	// VAESDM_VS
    35741553U,	// VAESDM_VV
    35734434U,	// VAESEF_VS
    35741357U,	// VAESEF_VV
    35734476U,	// VAESEM_VS
    35741573U,	// VAESEM_VV
    44317U,	// VAESKF1_VI
    807480617U,	// VAESKF2_VI
    35734693U,	// VAESZ_VS
    57232U,	// VANDN_VV
    60457U,	// VANDN_VX
    44409U,	// VAND_VI
    56934U,	// VAND_VV
    60300U,	// VAND_VX
    57430U,	// VASUBU_VV
    60667U,	// VASUBU_VX
    56574U,	// VASUB_VV
    60139U,	// VASUB_VX
    167827532U,	// VBREV8_V
    167828448U,	// VBREV_V
    57028U,	// VCLMULH_VV
    60339U,	// VCLMULH_VX
    57150U,	// VCLMUL_VV
    60408U,	// VCLMUL_VX
    167828501U,	// VCLZ_V
    46610U,	// VCOMPRESS_VM
    167818510U,	// VCPOP_M
    167828249U,	// VCPOP_V
    167828509U,	// VCTZ_V
    57680U,	// VDIVU_VV
    60906U,	// VDIVU_VX
    57722U,	// VDIV_VV
    60926U,	// VDIV_VX
    39719U,	// VFADD_VF
    56836U,	// VFADD_VV
    167828338U,	// VFCLASS_V
    167828410U,	// VFCVT_F_XU_V
    167828457U,	// VFCVT_F_X_V
    167827650U,	// VFCVT_RTZ_XU_F_V
    167827714U,	// VFCVT_RTZ_X_F_V
    167827621U,	// VFCVT_XU_F_V
    167827687U,	// VFCVT_X_F_V
    39925U,	// VFDIV_VF
    57712U,	// VFDIV_VV
    167818519U,	// VFIRST_M
    807475959U,	// VFMACC_VF
    807493025U,	// VFMACC_VV
    807476017U,	// VFMADD_VF
    807493134U,	// VFMADD_VV
    39946U,	// VFMAX_VF
    57731U,	// VFMAX_VV
    46374U,	// VFMERGE_VFM
    39825U,	// VFMIN_VF
    57258U,	// VFMIN_VV
    807475911U,	// VFMSAC_VF
    807492956U,	// VFMSAC_VV
    807475866U,	// VFMSUB_VF
    807492882U,	// VFMSUB_VV
    39804U,	// VFMUL_VF
    57130U,	// VFMUL_VV
    33603561U,	// VFMV_F_S
    35723816U,	// VFMV_S_F
    33593906U,	// VFMV_V_F
    167830392U,	// VFNCVTBF16_F_F_W
    167830428U,	// VFNCVTBF16_SAT_F_F_W
    167819813U,	// VFNCVT_F_F_Q
    167830450U,	// VFNCVT_F_F_W
    167831016U,	// VFNCVT_F_XU_W
    167831065U,	// VFNCVT_F_X_W
    167830410U,	// VFNCVT_ROD_F_F_W
    167830479U,	// VFNCVT_RTZ_XU_F_W
    167830512U,	// VFNCVT_RTZ_X_F_W
    167819795U,	// VFNCVT_SAT_F_F_Q
    167830464U,	// VFNCVT_XU_F_W
    167830498U,	// VFNCVT_X_F_W
    807475970U,	// VFNMACC_VF
    807493036U,	// VFNMACC_VV
    807476028U,	// VFNMADD_VF
    807493145U,	// VFNMADD_VV
    807475922U,	// VFNMSAC_VF
    807492967U,	// VFNMSAC_VV
    807475877U,	// VFNMSUB_VF
    807492893U,	// VFNMSUB_VV
    39935U,	// VFRDIV_VF
    167826597U,	// VFREC7_V
    50316U,	// VFREDMAX_VS
    50218U,	// VFREDMIN_VS
    50160U,	// VFREDOSUM_VS
    50189U,	// VFREDUSUM_VS
    167826607U,	// VFRSQRT7_V
    39601U,	// VFRSUB_VF
    39835U,	// VFSGNJN_VF
    57277U,	// VFSGNJN_VV
    39956U,	// VFSGNJX_VF
    57750U,	// VFSGNJX_VV
    39793U,	// VFSGNJ_VF
    57060U,	// VFSGNJ_VV
    39847U,	// VFSLIDE1DOWN_VF
    39864U,	// VFSLIDE1UP_VF
    167828362U,	// VFSQRT_V
    39568U,	// VFSUB_VF
    56584U,	// VFSUB_VV
    39752U,	// VFWADD_VF
    56898U,	// VFWADD_VV
    39979U,	// VFWADD_WF
    57889U,	// VFWADD_WV
    167827589U,	// VFWCVTBF16_F_F_V
    167827607U,	// VFWCVT_F_F_V
    167828424U,	// VFWCVT_F_XU_V
    167828470U,	// VFWCVT_F_X_V
    167827668U,	// VFWCVT_RTZ_XU_F_V
    167827731U,	// VFWCVT_RTZ_X_F_V
    167827635U,	// VFWCVT_XU_F_V
    167827700U,	// VFWCVT_X_F_V
    807475824U,	// VFWMACCBF16_VF
    807492737U,	// VFWMACCBF16_VV
    807475995U,	// VFWMACC_VF
    807493071U,	// VFWMACC_VV
    807475947U,	// VFWMSAC_VF
    807493003U,	// VFWMSAC_VV
    39814U,	// VFWMUL_VF
    57180U,	// VFWMUL_VV
    807475982U,	// VFWNMACC_VF
    807493048U,	// VFWNMACC_VV
    807475934U,	// VFWNMSAC_VF
    807492990U,	// VFWNMSAC_VV
    50174U,	// VFWREDOSUM_VS
    50203U,	// VFWREDUSUM_VS
    39612U,	// VFWSUB_VF
    56647U,	// VFWSUB_VV
    39968U,	// VFWSUB_WF
    57868U,	// VFWSUB_WV
    807486381U,	// VGHSH_VS
    807493338U,	// VGHSH_VV
    35734455U,	// VGMUL_VS
    35741492U,	// VGMUL_VV
    1628286U,	// VID_V
    167818474U,	// VIOTA_M
    50385516U,	// VL1RE16_V
    50383592U,	// VL1RE32_V
    50384548U,	// VL1RE64_V
    50386465U,	// VL1RE8_V
    50385527U,	// VL2RE16_V
    50383603U,	// VL2RE32_V
    50384559U,	// VL2RE64_V
    50386475U,	// VL2RE8_V
    50385538U,	// VL4RE16_V
    50383614U,	// VL4RE32_V
    50384570U,	// VL4RE64_V
    50386485U,	// VL4RE8_V
    50385549U,	// VL8RE16_V
    50383625U,	// VL8RE32_V
    50384581U,	// VL8RE64_V
    50386495U,	// VL8RE8_V
    184605302U,	// VLE16FF_V
    184603235U,	// VLE16_V
    184605070U,	// VLE32FF_V
    184601311U,	// VLE32_V
    184605186U,	// VLE64FF_V
    184602267U,	// VLE64_V
    184605411U,	// VLE8FF_V
    184604185U,	// VLE8_V
    50387693U,	// VLM_V
    16831605U,	// VLOXEI16_V
    16829681U,	// VLOXEI32_V
    16830637U,	// VLOXEI64_V
    16832519U,	// VLOXEI8_V
    16831157U,	// VLOXSEG2EI16_V
    16829233U,	// VLOXSEG2EI32_V
    16830189U,	// VLOXSEG2EI64_V
    16832099U,	// VLOXSEG2EI8_V
    16831221U,	// VLOXSEG3EI16_V
    16829297U,	// VLOXSEG3EI32_V
    16830253U,	// VLOXSEG3EI64_V
    16832159U,	// VLOXSEG3EI8_V
    16831285U,	// VLOXSEG4EI16_V
    16829361U,	// VLOXSEG4EI32_V
    16830317U,	// VLOXSEG4EI64_V
    16832219U,	// VLOXSEG4EI8_V
    16831349U,	// VLOXSEG5EI16_V
    16829425U,	// VLOXSEG5EI32_V
    16830381U,	// VLOXSEG5EI64_V
    16832279U,	// VLOXSEG5EI8_V
    16831413U,	// VLOXSEG6EI16_V
    16829489U,	// VLOXSEG6EI32_V
    16830445U,	// VLOXSEG6EI64_V
    16832339U,	// VLOXSEG6EI8_V
    16831477U,	// VLOXSEG7EI16_V
    16829553U,	// VLOXSEG7EI32_V
    16830509U,	// VLOXSEG7EI64_V
    16832399U,	// VLOXSEG7EI8_V
    16831541U,	// VLOXSEG8EI16_V
    16829617U,	// VLOXSEG8EI32_V
    16830573U,	// VLOXSEG8EI64_V
    16832459U,	// VLOXSEG8EI8_V
    16831128U,	// VLSE16_V
    16829204U,	// VLSE32_V
    16830160U,	// VLSE64_V
    16832073U,	// VLSE8_V
    184605197U,	// VLSEG2E16FF_V
    184602857U,	// VLSEG2E16_V
    184604965U,	// VLSEG2E32FF_V
    184600933U,	// VLSEG2E32_V
    184605081U,	// VLSEG2E64FF_V
    184601889U,	// VLSEG2E64_V
    184605313U,	// VLSEG2E8FF_V
    184603835U,	// VLSEG2E8_V
    184605212U,	// VLSEG3E16FF_V
    184602911U,	// VLSEG3E16_V
    184604980U,	// VLSEG3E32FF_V
    184600987U,	// VLSEG3E32_V
    184605096U,	// VLSEG3E64FF_V
    184601943U,	// VLSEG3E64_V
    184605327U,	// VLSEG3E8FF_V
    184603885U,	// VLSEG3E8_V
    184605227U,	// VLSEG4E16FF_V
    184602965U,	// VLSEG4E16_V
    184604995U,	// VLSEG4E32FF_V
    184601041U,	// VLSEG4E32_V
    184605111U,	// VLSEG4E64FF_V
    184601997U,	// VLSEG4E64_V
    184605341U,	// VLSEG4E8FF_V
    184603935U,	// VLSEG4E8_V
    184605242U,	// VLSEG5E16FF_V
    184603019U,	// VLSEG5E16_V
    184605010U,	// VLSEG5E32FF_V
    184601095U,	// VLSEG5E32_V
    184605126U,	// VLSEG5E64FF_V
    184602051U,	// VLSEG5E64_V
    184605355U,	// VLSEG5E8FF_V
    184603985U,	// VLSEG5E8_V
    184605257U,	// VLSEG6E16FF_V
    184603073U,	// VLSEG6E16_V
    184605025U,	// VLSEG6E32FF_V
    184601149U,	// VLSEG6E32_V
    184605141U,	// VLSEG6E64FF_V
    184602105U,	// VLSEG6E64_V
    184605369U,	// VLSEG6E8FF_V
    184604035U,	// VLSEG6E8_V
    184605272U,	// VLSEG7E16FF_V
    184603127U,	// VLSEG7E16_V
    184605040U,	// VLSEG7E32FF_V
    184601203U,	// VLSEG7E32_V
    184605156U,	// VLSEG7E64FF_V
    184602159U,	// VLSEG7E64_V
    184605383U,	// VLSEG7E8FF_V
    184604085U,	// VLSEG7E8_V
    184605287U,	// VLSEG8E16FF_V
    184603181U,	// VLSEG8E16_V
    184605055U,	// VLSEG8E32FF_V
    184601257U,	// VLSEG8E32_V
    184605171U,	// VLSEG8E64FF_V
    184602213U,	// VLSEG8E64_V
    184605397U,	// VLSEG8E8FF_V
    184604135U,	// VLSEG8E8_V
    16830710U,	// VLSSEG2E16_V
    16828786U,	// VLSSEG2E32_V
    16829742U,	// VLSSEG2E64_V
    16831687U,	// VLSSEG2E8_V
    16830764U,	// VLSSEG3E16_V
    16828840U,	// VLSSEG3E32_V
    16829796U,	// VLSSEG3E64_V
    16831737U,	// VLSSEG3E8_V
    16830818U,	// VLSSEG4E16_V
    16828894U,	// VLSSEG4E32_V
    16829850U,	// VLSSEG4E64_V
    16831787U,	// VLSSEG4E8_V
    16830872U,	// VLSSEG5E16_V
    16828948U,	// VLSSEG5E32_V
    16829904U,	// VLSSEG5E64_V
    16831837U,	// VLSSEG5E8_V
    16830926U,	// VLSSEG6E16_V
    16829002U,	// VLSSEG6E32_V
    16829958U,	// VLSSEG6E64_V
    16831887U,	// VLSSEG6E8_V
    16830980U,	// VLSSEG7E16_V
    16829056U,	// VLSSEG7E32_V
    16830012U,	// VLSSEG7E64_V
    16831937U,	// VLSSEG7E8_V
    16831034U,	// VLSSEG8E16_V
    16829110U,	// VLSSEG8E32_V
    16830066U,	// VLSSEG8E64_V
    16831987U,	// VLSSEG8E8_V
    16831629U,	// VLUXEI16_V
    16829705U,	// VLUXEI32_V
    16830661U,	// VLUXEI64_V
    16832541U,	// VLUXEI8_V
    16831189U,	// VLUXSEG2EI16_V
    16829265U,	// VLUXSEG2EI32_V
    16830221U,	// VLUXSEG2EI64_V
    16832129U,	// VLUXSEG2EI8_V
    16831253U,	// VLUXSEG3EI16_V
    16829329U,	// VLUXSEG3EI32_V
    16830285U,	// VLUXSEG3EI64_V
    16832189U,	// VLUXSEG3EI8_V
    16831317U,	// VLUXSEG4EI16_V
    16829393U,	// VLUXSEG4EI32_V
    16830349U,	// VLUXSEG4EI64_V
    16832249U,	// VLUXSEG4EI8_V
    16831381U,	// VLUXSEG5EI16_V
    16829457U,	// VLUXSEG5EI32_V
    16830413U,	// VLUXSEG5EI64_V
    16832309U,	// VLUXSEG5EI8_V
    16831445U,	// VLUXSEG6EI16_V
    16829521U,	// VLUXSEG6EI32_V
    16830477U,	// VLUXSEG6EI64_V
    16832369U,	// VLUXSEG6EI8_V
    16831509U,	// VLUXSEG7EI16_V
    16829585U,	// VLUXSEG7EI32_V
    16830541U,	// VLUXSEG7EI64_V
    16832429U,	// VLUXSEG7EI8_V
    16831573U,	// VLUXSEG8EI16_V
    16829649U,	// VLUXSEG8EI32_V
    16830605U,	// VLUXSEG8EI64_V
    16832489U,	// VLUXSEG8EI8_V
    807493061U,	// VMACC_VV
    807496508U,	// VMACC_VX
    44380U,	// VMADC_VI
    46396U,	// VMADC_VIM
    56806U,	// VMADC_VV
    46650U,	// VMADC_VVM
    60241U,	// VMADC_VX
    46730U,	// VMADC_VXM
    807493157U,	// VMADD_VV
    807496549U,	// VMADD_VX
    46450U,	// VMANDN_MM
    46429U,	// VMAND_MM
    57690U,	// VMAXU_VV
    60916U,	// VMAXU_VX
    57741U,	// VMAX_VV
    60935U,	// VMAX_VX
    46417U,	// VMERGE_VIM
    46671U,	// VMERGE_VVM
    46751U,	// VMERGE_VXM
    39879U,	// VMFEQ_VF
    57289U,	// VMFEQ_VV
    39763U,	// VMFGE_VF
    39905U,	// VMFGT_VF
    39773U,	// VMFLE_VF
    56943U,	// VMFLE_VV
    39915U,	// VMFLT_VF
    57386U,	// VMFLT_VV
    39783U,	// VMFNE_VF
    56974U,	// VMFNE_VV
    57551U,	// VMINU_VV
    60799U,	// VMINU_VX
    57268U,	// VMIN_VV
    60467U,	// VMIN_VX
    46439U,	// VMNAND_MM
    46480U,	// VMNOR_MM
    46461U,	// VMORN_MM
    46471U,	// VMOR_MM
    56727U,	// VMSBC_VV
    46629U,	// VMSBC_VVM
    60210U,	// VMSBC_VX
    46709U,	// VMSBC_VXM
    167818483U,	// VMSBF_M
    44524U,	// VMSEQ_VI
    57299U,	// VMSEQ_VV
    60534U,	// VMSEQ_VX
    44626U,	// VMSGTU_VI
    60873U,	// VMSGTU_VX
    44573U,	// VMSGT_VI
    60623U,	// VMSGT_VX
    167818492U,	// VMSIF_M
    44615U,	// VMSLEU_VI
    57508U,	// VMSLEU_VV
    60756U,	// VMSLEU_VX
    44428U,	// VMSLE_VI
    56953U,	// VMSLE_VV
    60319U,	// VMSLE_VX
    57642U,	// VMSLTU_VV
    60884U,	// VMSLTU_VX
    57396U,	// VMSLT_VV
    60633U,	// VMSLT_VX
    44438U,	// VMSNE_VI
    56984U,	// VMSNE_VV
    60329U,	// VMSNE_VX
    167818501U,	// VMSOF_M
    57589U,	// VMULHSU_VV
    60837U,	// VMULHSU_VX
    57519U,	// VMULHU_VV
    60767U,	// VMULHU_VX
    57040U,	// VMULH_VV
    60351U,	// VMULH_VX
    57171U,	// VMUL_VV
    60429U,	// VMUL_VX
    33610550U,	// VMV1R_V
    33610567U,	// VMV2R_V
    33610584U,	// VMV4R_V
    33610601U,	// VMV8R_V
    35744169U,	// VMV_S_X
    33597961U,	// VMV_V_I
    33610711U,	// VMV_V_V
    33614285U,	// VMV_V_X
    33603772U,	// VMV_X_S
    46490U,	// VMXNOR_MM
    46501U,	// VMXOR_MM
    44686U,	// VNCLIPU_WI
    57953U,	// VNCLIPU_WV
    61115U,	// VNCLIPU_WX
    44675U,	// VNCLIP_WI
    57920U,	// VNCLIP_WV
    61056U,	// VNCLIP_WX
    807492979U,	// VNMSAC_VV
    807496487U,	// VNMSAC_VX
    807492905U,	// VNMSUB_VV
    807496437U,	// VNMSUB_VX
    44655U,	// VNSRA_WI
    57858U,	// VNSRA_WV
    60968U,	// VNSRA_WX
    44665U,	// VNSRL_WI
    57910U,	// VNSRL_WV
    61046U,	// VNSRL_WX
    44556U,	// VOR_VI
    57341U,	// VOR_VV
    60566U,	// VOR_VX
    807493918U,	// VQDOTSU_VV
    807497149U,	// VQDOTSU_VX
    807496899U,	// VQDOTUS_VX
    807493957U,	// VQDOTU_VV
    807497183U,	// VQDOTU_VX
    807493694U,	// VQDOT_VV
    807496931U,	// VQDOT_VX
    50059U,	// VREDAND_VS
    50303U,	// VREDMAXU_VS
    50329U,	// VREDMAX_VS
    50290U,	// VREDMINU_VS
    50231U,	// VREDMIN_VS
    50253U,	// VREDOR_VS
    50135U,	// VREDSUM_VS
    50264U,	// VREDXOR_VS
    57541U,	// VREMU_VV
    60789U,	// VREMU_VX
    57212U,	// VREM_VV
    60448U,	// VREM_VX
    167827542U,	// VREV8_V
    56465U,	// VRGATHEREI16_VV
    44534U,	// VRGATHER_VI
    57319U,	// VRGATHER_VV
    60544U,	// VRGATHER_VX
    57102U,	// VROL_VV
    60380U,	// VROL_VX
    44547U,	// VROR_VI
    57332U,	// VROR_VV
    60557U,	// VROR_VX
    44360U,	// VRSUB_VI
    60160U,	// VRSUB_VX
    50387758U,	// VS1R_V
    50387775U,	// VS2R_V
    50387792U,	// VS4R_V
    50387809U,	// VS8R_V
    44593U,	// VSADDU_VI
    57486U,	// VSADDU_VV
    60723U,	// VSADDU_VX
    44390U,	// VSADD_VI
    56879U,	// VSADD_VV
    60271U,	// VSADD_VX
    46640U,	// VSBC_VVM
    46720U,	// VSBC_VXM
    184603308U,	// VSE16_V
    184601384U,	// VSE32_V
    184602340U,	// VSE64_V
    184604251U,	// VSE8_V
    2415962951U,	// VSETIVLI
    46282U,	// VSETVL
    2415962961U,	// VSETVLI
    167806522U,	// VSEXT_VF2
    167806943U,	// VSEXT_VF4
    167807377U,	// VSEXT_VF8
    807493304U,	// VSHA2CH_VV
    807493359U,	// VSHA2CL_VV
    807493646U,	// VSHA2MS_VV
    60476U,	// VSLIDE1DOWN_VX
    60507U,	// VSLIDE1UP_VX
    44496U,	// VSLIDEDOWN_VI
    60492U,	// VSLIDEDOWN_VX
    44511U,	// VSLIDEUP_VI
    60521U,	// VSLIDEUP_VX
    44458U,	// VSLL_VI
    57083U,	// VSLL_VV
    60361U,	// VSLL_VX
    807480658U,	// VSM3C_VI
    56963U,	// VSM3ME_VV
    44448U,	// VSM4K_VI
    35734595U,	// VSM4R_VS
    35741661U,	// VSM4R_VV
    57161U,	// VSMUL_VV
    60419U,	// VSMUL_VX
    50387700U,	// VSM_V
    16831617U,	// VSOXEI16_V
    16829693U,	// VSOXEI32_V
    16830649U,	// VSOXEI64_V
    16832530U,	// VSOXEI8_V
    16831173U,	// VSOXSEG2EI16_V
    16829249U,	// VSOXSEG2EI32_V
    16830205U,	// VSOXSEG2EI64_V
    16832114U,	// VSOXSEG2EI8_V
    16831237U,	// VSOXSEG3EI16_V
    16829313U,	// VSOXSEG3EI32_V
    16830269U,	// VSOXSEG3EI64_V
    16832174U,	// VSOXSEG3EI8_V
    16831301U,	// VSOXSEG4EI16_V
    16829377U,	// VSOXSEG4EI32_V
    16830333U,	// VSOXSEG4EI64_V
    16832234U,	// VSOXSEG4EI8_V
    16831365U,	// VSOXSEG5EI16_V
    16829441U,	// VSOXSEG5EI32_V
    16830397U,	// VSOXSEG5EI64_V
    16832294U,	// VSOXSEG5EI8_V
    16831429U,	// VSOXSEG6EI16_V
    16829505U,	// VSOXSEG6EI32_V
    16830461U,	// VSOXSEG6EI64_V
    16832354U,	// VSOXSEG6EI8_V
    16831493U,	// VSOXSEG7EI16_V
    16829569U,	// VSOXSEG7EI32_V
    16830525U,	// VSOXSEG7EI64_V
    16832414U,	// VSOXSEG7EI8_V
    16831557U,	// VSOXSEG8EI16_V
    16829633U,	// VSOXSEG8EI32_V
    16830589U,	// VSOXSEG8EI64_V
    16832474U,	// VSOXSEG8EI8_V
    44351U,	// VSRA_VI
    56535U,	// VSRA_VV
    60130U,	// VSRA_VX
    44487U,	// VSRL_VI
    57121U,	// VSRL_VV
    60399U,	// VSRL_VX
    16831138U,	// VSSE16_V
    16829214U,	// VSSE32_V
    16830170U,	// VSSE64_V
    16832082U,	// VSSE8_V
    184602898U,	// VSSEG2E16_V
    184600974U,	// VSSEG2E32_V
    184601930U,	// VSSEG2E64_V
    184603873U,	// VSSEG2E8_V
    184602952U,	// VSSEG3E16_V
    184601028U,	// VSSEG3E32_V
    184601984U,	// VSSEG3E64_V
    184603923U,	// VSSEG3E8_V
    184603006U,	// VSSEG4E16_V
    184601082U,	// VSSEG4E32_V
    184602038U,	// VSSEG4E64_V
    184603973U,	// VSSEG4E8_V
    184603060U,	// VSSEG5E16_V
    184601136U,	// VSSEG5E32_V
    184602092U,	// VSSEG5E64_V
    184604023U,	// VSSEG5E8_V
    184603114U,	// VSSEG6E16_V
    184601190U,	// VSSEG6E32_V
    184602146U,	// VSSEG6E64_V
    184604073U,	// VSSEG6E8_V
    184603168U,	// VSSEG7E16_V
    184601244U,	// VSSEG7E32_V
    184602200U,	// VSSEG7E64_V
    184604123U,	// VSSEG7E8_V
    184603222U,	// VSSEG8E16_V
    184601298U,	// VSSEG8E32_V
    184602254U,	// VSSEG8E64_V
    184604173U,	// VSSEG8E8_V
    44341U,	// VSSRA_VI
    56525U,	// VSSRA_VV
    60120U,	// VSSRA_VX
    44477U,	// VSSRL_VI
    57111U,	// VSSRL_VV
    60389U,	// VSSRL_VX
    16830724U,	// VSSSEG2E16_V
    16828800U,	// VSSSEG2E32_V
    16829756U,	// VSSSEG2E64_V
    16831700U,	// VSSSEG2E8_V
    16830778U,	// VSSSEG3E16_V
    16828854U,	// VSSSEG3E32_V
    16829810U,	// VSSSEG3E64_V
    16831750U,	// VSSSEG3E8_V
    16830832U,	// VSSSEG4E16_V
    16828908U,	// VSSSEG4E32_V
    16829864U,	// VSSSEG4E64_V
    16831800U,	// VSSSEG4E8_V
    16830886U,	// VSSSEG5E16_V
    16828962U,	// VSSSEG5E32_V
    16829918U,	// VSSSEG5E64_V
    16831850U,	// VSSSEG5E8_V
    16830940U,	// VSSSEG6E16_V
    16829016U,	// VSSSEG6E32_V
    16829972U,	// VSSSEG6E64_V
    16831900U,	// VSSSEG6E8_V
    16830994U,	// VSSSEG7E16_V
    16829070U,	// VSSSEG7E32_V
    16830026U,	// VSSSEG7E64_V
    16831950U,	// VSSSEG7E8_V
    16831048U,	// VSSSEG8E16_V
    16829124U,	// VSSSEG8E32_V
    16830080U,	// VSSSEG8E64_V
    16832000U,	// VSSSEG8E8_V
    57441U,	// VSSUBU_VV
    60678U,	// VSSUBU_VX
    56628U,	// VSSUB_VV
    60170U,	// VSSUB_VX
    56638U,	// VSUB_VV
    60180U,	// VSUB_VX
    16831641U,	// VSUXEI16_V
    16829717U,	// VSUXEI32_V
    16830673U,	// VSUXEI64_V
    16832552U,	// VSUXEI8_V
    16831205U,	// VSUXSEG2EI16_V
    16829281U,	// VSUXSEG2EI32_V
    16830237U,	// VSUXSEG2EI64_V
    16832144U,	// VSUXSEG2EI8_V
    16831269U,	// VSUXSEG3EI16_V
    16829345U,	// VSUXSEG3EI32_V
    16830301U,	// VSUXSEG3EI64_V
    16832204U,	// VSUXSEG3EI8_V
    16831333U,	// VSUXSEG4EI16_V
    16829409U,	// VSUXSEG4EI32_V
    16830365U,	// VSUXSEG4EI64_V
    16832264U,	// VSUXSEG4EI8_V
    16831397U,	// VSUXSEG5EI16_V
    16829473U,	// VSUXSEG5EI32_V
    16830429U,	// VSUXSEG5EI64_V
    16832324U,	// VSUXSEG5EI8_V
    16831461U,	// VSUXSEG6EI16_V
    16829537U,	// VSUXSEG6EI32_V
    16830493U,	// VSUXSEG6EI64_V
    16832384U,	// VSUXSEG6EI8_V
    16831525U,	// VSUXSEG7EI16_V
    16829601U,	// VSUXSEG7EI32_V
    16830557U,	// VSUXSEG7EI64_V
    16832444U,	// VSUXSEG7EI8_V
    16831589U,	// VSUXSEG8EI16_V
    16829665U,	// VSUXSEG8EI32_V
    16830621U,	// VSUXSEG8EI64_V
    16832504U,	// VSUXSEG8EI8_V
    38485U,	// VT_MASKC
    46783U,	// VT_MASKCN
    57497U,	// VWADDU_VV
    60734U,	// VWADDU_VX
    57942U,	// VWADDU_WV
    61104U,	// VWADDU_WX
    56909U,	// VWADD_VV
    60290U,	// VWADD_VX
    57900U,	// VWADD_WV
    61036U,	// VWADD_WX
    807493864U,	// VWMACCSU_VV
    807497112U,	// VWMACCSU_VX
    807496886U,	// VWMACCUS_VX
    807493751U,	// VWMACCU_VV
    807496988U,	// VWMACCU_VX
    807493083U,	// VWMACC_VV
    807496518U,	// VWMACC_VX
    57601U,	// VWMULSU_VV
    60849U,	// VWMULSU_VX
    57530U,	// VWMULU_VV
    60778U,	// VWMULU_VX
    57191U,	// VWMUL_VV
    60438U,	// VWMUL_VX
    50276U,	// VWREDSUMU_VS
    50147U,	// VWREDSUM_VS
    44467U,	// VWSLL_VI
    57092U,	// VWSLL_VV
    60370U,	// VWSLL_VX
    57452U,	// VWSUBU_VV
    60689U,	// VWSUBU_VX
    57931U,	// VWSUBU_WV
    61093U,	// VWSUBU_WX
    56658U,	// VWSUB_VV
    60189U,	// VWSUB_VX
    57879U,	// VWSUB_WV
    61015U,	// VWSUB_WX
    44564U,	// VXOR_VI
    57349U,	// VXOR_VV
    60574U,	// VXOR_VX
    167806533U,	// VZEXT_VF2
    167806954U,	// VZEXT_VF4
    167807388U,	// VZEXT_VF8
    39104U,	// WADD
    807471660U,	// WADDA
    807487125U,	// WADDAU
    50969U,	// WADDU
    29187U,	// WFI
    807474729U,	// WMACC
    807487591U,	// WMACCSU
    807487226U,	// WMACCU
    46276U,	// WMUL
    51330U,	// WMULSU
    51182U,	// WMULU
    29355U,	// WRS_NTO
    29363U,	// WRS_STO
    35497U,	// WSLA
    43580U,	// WSLAI
    44883U,	// WSLL
    43825U,	// WSLLI
    38411U,	// WSUB
    807471653U,	// WSUBA
    807487117U,	// WSUBAU
    50923U,	// WSUBU
    47133U,	// WZIP16P
    47151U,	// WZIP8P
    48840U,	// XNOR
    48856U,	// XOR
    44057U,	// XORI
    34805U,	// XPERM4
    35239U,	// XPERM8
    33596603U,	// ZEXT_H_RV32
    33596603U,	// ZEXT_H_RV64
    47336U,	// ZIP16HP
    47125U,	// ZIP16P
    47347U,	// ZIP8HP
    47144U,	// ZIP8P
    33601805U,	// ZIP_RV32
  };

  static const uint16_t OpInfo1[] = {
    0U,	// PHI
    0U,	// INLINEASM
    0U,	// INLINEASM_BR
    0U,	// CFI_INSTRUCTION
    0U,	// EH_LABEL
    0U,	// GC_LABEL
    0U,	// ANNOTATION_LABEL
    0U,	// KILL
    0U,	// EXTRACT_SUBREG
    0U,	// INSERT_SUBREG
    0U,	// IMPLICIT_DEF
    0U,	// INIT_UNDEF
    0U,	// SUBREG_TO_REG
    0U,	// COPY_TO_REGCLASS
    0U,	// DBG_VALUE
    0U,	// DBG_VALUE_LIST
    0U,	// DBG_INSTR_REF
    0U,	// DBG_PHI
    0U,	// DBG_LABEL
    0U,	// REG_SEQUENCE
    0U,	// COPY
    0U,	// COPY_LANEMASK
    0U,	// BUNDLE
    0U,	// LIFETIME_START
    0U,	// LIFETIME_END
    0U,	// PSEUDO_PROBE
    0U,	// ARITH_FENCE
    0U,	// STACKMAP
    0U,	// FENTRY_CALL
    0U,	// PATCHPOINT
    0U,	// LOAD_STACK_GUARD
    0U,	// PREALLOCATED_SETUP
    0U,	// PREALLOCATED_ARG
    0U,	// STATEPOINT
    0U,	// LOCAL_ESCAPE
    0U,	// FAULTING_OP
    0U,	// PATCHABLE_OP
    0U,	// PATCHABLE_FUNCTION_ENTER
    0U,	// PATCHABLE_RET
    0U,	// PATCHABLE_FUNCTION_EXIT
    0U,	// PATCHABLE_TAIL_CALL
    0U,	// PATCHABLE_EVENT_CALL
    0U,	// PATCHABLE_TYPED_EVENT_CALL
    0U,	// ICALL_BRANCH_FUNNEL
    0U,	// FAKE_USE
    0U,	// MEMBARRIER
    0U,	// JUMP_TABLE_DEBUG_INFO
    0U,	// RELOC_NONE
    0U,	// CONVERGENCECTRL_ENTRY
    0U,	// CONVERGENCECTRL_ANCHOR
    0U,	// CONVERGENCECTRL_LOOP
    0U,	// CONVERGENCECTRL_GLUE
    0U,	// G_ASSERT_SEXT
    0U,	// G_ASSERT_ZEXT
    0U,	// G_ASSERT_ALIGN
    0U,	// G_ADD
    0U,	// G_SUB
    0U,	// G_MUL
    0U,	// G_SDIV
    0U,	// G_UDIV
    0U,	// G_SREM
    0U,	// G_UREM
    0U,	// G_SDIVREM
    0U,	// G_UDIVREM
    0U,	// G_AND
    0U,	// G_OR
    0U,	// G_XOR
    0U,	// G_ABDS
    0U,	// G_ABDU
    0U,	// G_UAVGFLOOR
    0U,	// G_UAVGCEIL
    0U,	// G_SAVGFLOOR
    0U,	// G_SAVGCEIL
    0U,	// G_IMPLICIT_DEF
    0U,	// G_PHI
    0U,	// G_FRAME_INDEX
    0U,	// G_GLOBAL_VALUE
    0U,	// G_PTRAUTH_GLOBAL_VALUE
    0U,	// G_CONSTANT_POOL
    0U,	// G_EXTRACT
    0U,	// G_UNMERGE_VALUES
    0U,	// G_INSERT
    0U,	// G_MERGE_VALUES
    0U,	// G_BUILD_VECTOR
    0U,	// G_BUILD_VECTOR_TRUNC
    0U,	// G_CONCAT_VECTORS
    0U,	// G_PTRTOINT
    0U,	// G_INTTOPTR
    0U,	// G_BITCAST
    0U,	// G_FREEZE
    0U,	// G_CONSTANT_FOLD_BARRIER
    0U,	// G_INTRINSIC_FPTRUNC_ROUND
    0U,	// G_INTRINSIC_TRUNC
    0U,	// G_INTRINSIC_ROUND
    0U,	// G_INTRINSIC_LRINT
    0U,	// G_INTRINSIC_LLRINT
    0U,	// G_INTRINSIC_ROUNDEVEN
    0U,	// G_READCYCLECOUNTER
    0U,	// G_READSTEADYCOUNTER
    0U,	// G_LOAD
    0U,	// G_SEXTLOAD
    0U,	// G_ZEXTLOAD
    0U,	// G_INDEXED_LOAD
    0U,	// G_INDEXED_SEXTLOAD
    0U,	// G_INDEXED_ZEXTLOAD
    0U,	// G_STORE
    0U,	// G_INDEXED_STORE
    0U,	// G_ATOMIC_CMPXCHG_WITH_SUCCESS
    0U,	// G_ATOMIC_CMPXCHG
    0U,	// G_ATOMICRMW_XCHG
    0U,	// G_ATOMICRMW_ADD
    0U,	// G_ATOMICRMW_SUB
    0U,	// G_ATOMICRMW_AND
    0U,	// G_ATOMICRMW_NAND
    0U,	// G_ATOMICRMW_OR
    0U,	// G_ATOMICRMW_XOR
    0U,	// G_ATOMICRMW_MAX
    0U,	// G_ATOMICRMW_MIN
    0U,	// G_ATOMICRMW_UMAX
    0U,	// G_ATOMICRMW_UMIN
    0U,	// G_ATOMICRMW_FADD
    0U,	// G_ATOMICRMW_FSUB
    0U,	// G_ATOMICRMW_FMAX
    0U,	// G_ATOMICRMW_FMIN
    0U,	// G_ATOMICRMW_FMAXIMUM
    0U,	// G_ATOMICRMW_FMINIMUM
    0U,	// G_ATOMICRMW_UINC_WRAP
    0U,	// G_ATOMICRMW_UDEC_WRAP
    0U,	// G_ATOMICRMW_USUB_COND
    0U,	// G_ATOMICRMW_USUB_SAT
    0U,	// G_FENCE
    0U,	// G_PREFETCH
    0U,	// G_BRCOND
    0U,	// G_BRINDIRECT
    0U,	// G_INVOKE_REGION_START
    0U,	// G_INTRINSIC
    0U,	// G_INTRINSIC_W_SIDE_EFFECTS
    0U,	// G_INTRINSIC_CONVERGENT
    0U,	// G_INTRINSIC_CONVERGENT_W_SIDE_EFFECTS
    0U,	// G_ANYEXT
    0U,	// G_TRUNC
    0U,	// G_TRUNC_SSAT_S
    0U,	// G_TRUNC_SSAT_U
    0U,	// G_TRUNC_USAT_U
    0U,	// G_CONSTANT
    0U,	// G_FCONSTANT
    0U,	// G_VASTART
    0U,	// G_VAARG
    0U,	// G_SEXT
    0U,	// G_SEXT_INREG
    0U,	// G_ZEXT
    0U,	// G_SHL
    0U,	// G_LSHR
    0U,	// G_ASHR
    0U,	// G_FSHL
    0U,	// G_FSHR
    0U,	// G_ROTR
    0U,	// G_ROTL
    0U,	// G_ICMP
    0U,	// G_FCMP
    0U,	// G_SCMP
    0U,	// G_UCMP
    0U,	// G_SELECT
    0U,	// G_UADDO
    0U,	// G_UADDE
    0U,	// G_USUBO
    0U,	// G_USUBE
    0U,	// G_SADDO
    0U,	// G_SADDE
    0U,	// G_SSUBO
    0U,	// G_SSUBE
    0U,	// G_UMULO
    0U,	// G_SMULO
    0U,	// G_UMULH
    0U,	// G_SMULH
    0U,	// G_UADDSAT
    0U,	// G_SADDSAT
    0U,	// G_USUBSAT
    0U,	// G_SSUBSAT
    0U,	// G_USHLSAT
    0U,	// G_SSHLSAT
    0U,	// G_SMULFIX
    0U,	// G_UMULFIX
    0U,	// G_SMULFIXSAT
    0U,	// G_UMULFIXSAT
    0U,	// G_SDIVFIX
    0U,	// G_UDIVFIX
    0U,	// G_SDIVFIXSAT
    0U,	// G_UDIVFIXSAT
    0U,	// G_FADD
    0U,	// G_FSUB
    0U,	// G_FMUL
    0U,	// G_FMA
    0U,	// G_FMAD
    0U,	// G_FDIV
    0U,	// G_FREM
    0U,	// G_FMODF
    0U,	// G_FPOW
    0U,	// G_FPOWI
    0U,	// G_FEXP
    0U,	// G_FEXP2
    0U,	// G_FEXP10
    0U,	// G_FLOG
    0U,	// G_FLOG2
    0U,	// G_FLOG10
    0U,	// G_FLDEXP
    0U,	// G_FFREXP
    0U,	// G_FNEG
    0U,	// G_FPEXT
    0U,	// G_FPTRUNC
    0U,	// G_FPTOSI
    0U,	// G_FPTOUI
    0U,	// G_SITOFP
    0U,	// G_UITOFP
    0U,	// G_FPTOSI_SAT
    0U,	// G_FPTOUI_SAT
    0U,	// G_FABS
    0U,	// G_FCOPYSIGN
    0U,	// G_IS_FPCLASS
    0U,	// G_FCANONICALIZE
    0U,	// G_FMINNUM
    0U,	// G_FMAXNUM
    0U,	// G_FMINNUM_IEEE
    0U,	// G_FMAXNUM_IEEE
    0U,	// G_FMINIMUM
    0U,	// G_FMAXIMUM
    0U,	// G_FMINIMUMNUM
    0U,	// G_FMAXIMUMNUM
    0U,	// G_GET_FPENV
    0U,	// G_SET_FPENV
    0U,	// G_RESET_FPENV
    0U,	// G_GET_FPMODE
    0U,	// G_SET_FPMODE
    0U,	// G_RESET_FPMODE
    0U,	// G_GET_ROUNDING
    0U,	// G_SET_ROUNDING
    0U,	// G_PTR_ADD
    0U,	// G_PTRMASK
    0U,	// G_SMIN
    0U,	// G_SMAX
    0U,	// G_UMIN
    0U,	// G_UMAX
    0U,	// G_ABS
    0U,	// G_LROUND
    0U,	// G_LLROUND
    0U,	// G_BR
    0U,	// G_BRJT
    0U,	// G_VSCALE
    0U,	// G_INSERT_SUBVECTOR
    0U,	// G_EXTRACT_SUBVECTOR
    0U,	// G_INSERT_VECTOR_ELT
    0U,	// G_EXTRACT_VECTOR_ELT
    0U,	// G_SHUFFLE_VECTOR
    0U,	// G_SPLAT_VECTOR
    0U,	// G_STEP_VECTOR
    0U,	// G_VECTOR_COMPRESS
    0U,	// G_CTTZ
    0U,	// G_CTTZ_ZERO_UNDEF
    0U,	// G_CTLZ
    0U,	// G_CTLZ_ZERO_UNDEF
    0U,	// G_CTPOP
    0U,	// G_BSWAP
    0U,	// G_BITREVERSE
    0U,	// G_FCEIL
    0U,	// G_FCOS
    0U,	// G_FSIN
    0U,	// G_FSINCOS
    0U,	// G_FTAN
    0U,	// G_FACOS
    0U,	// G_FASIN
    0U,	// G_FATAN
    0U,	// G_FATAN2
    0U,	// G_FCOSH
    0U,	// G_FSINH
    0U,	// G_FTANH
    0U,	// G_FSQRT
    0U,	// G_FFLOOR
    0U,	// G_FRINT
    0U,	// G_FNEARBYINT
    0U,	// G_ADDRSPACE_CAST
    0U,	// G_BLOCK_ADDR
    0U,	// G_JUMP_TABLE
    0U,	// G_DYN_STACKALLOC
    0U,	// G_STACKSAVE
    0U,	// G_STACKRESTORE
    0U,	// G_STRICT_FADD
    0U,	// G_STRICT_FSUB
    0U,	// G_STRICT_FMUL
    0U,	// G_STRICT_FDIV
    0U,	// G_STRICT_FREM
    0U,	// G_STRICT_FMA
    0U,	// G_STRICT_FSQRT
    0U,	// G_STRICT_FLDEXP
    0U,	// G_READ_REGISTER
    0U,	// G_WRITE_REGISTER
    0U,	// G_MEMCPY
    0U,	// G_MEMCPY_INLINE
    0U,	// G_MEMMOVE
    0U,	// G_MEMSET
    0U,	// G_BZERO
    0U,	// G_TRAP
    0U,	// G_DEBUGTRAP
    0U,	// G_UBSANTRAP
    0U,	// G_VECREDUCE_SEQ_FADD
    0U,	// G_VECREDUCE_SEQ_FMUL
    0U,	// G_VECREDUCE_FADD
    0U,	// G_VECREDUCE_FMUL
    0U,	// G_VECREDUCE_FMAX
    0U,	// G_VECREDUCE_FMIN
    0U,	// G_VECREDUCE_FMAXIMUM
    0U,	// G_VECREDUCE_FMINIMUM
    0U,	// G_VECREDUCE_ADD
    0U,	// G_VECREDUCE_MUL
    0U,	// G_VECREDUCE_AND
    0U,	// G_VECREDUCE_OR
    0U,	// G_VECREDUCE_XOR
    0U,	// G_VECREDUCE_SMAX
    0U,	// G_VECREDUCE_SMIN
    0U,	// G_VECREDUCE_UMAX
    0U,	// G_VECREDUCE_UMIN
    0U,	// G_SBFX
    0U,	// G_UBFX
    0U,	// ADJCALLSTACKDOWN
    0U,	// ADJCALLSTACKUP
    0U,	// BuildPairF64Pseudo
    0U,	// ClearFCSR
    0U,	// ClearFCSRImm
    0U,	// G_CLZW
    0U,	// G_CTZW
    0U,	// G_DIVUW
    0U,	// G_DIVW
    0U,	// G_FCLASS
    0U,	// G_FCVT_WU_RV64
    0U,	// G_FCVT_W_RV64
    0U,	// G_READ_VLENB
    0U,	// G_REMUW
    0U,	// G_ROLW
    0U,	// G_RORW
    0U,	// G_SLLW
    0U,	// G_SPLAT_VECTOR_SPLIT_I64_VL
    0U,	// G_SRAW
    0U,	// G_SRLW
    0U,	// G_VMCLR_VL
    0U,	// G_VMSET_VL
    0U,	// G_VMV_V_V_VL
    0U,	// G_VSLIDEDOWN_VL
    0U,	// G_VSLIDEUP_VL
    0U,	// HWASAN_CHECK_MEMACCESS_SHORTGRANULES
    0U,	// KCFI_CHECK
    0U,	// PROBED_STACKALLOC
    0U,	// PROBED_STACKALLOC_DYN
    0U,	// PROBED_STACKALLOC_RVV
    0U,	// PseudoAddTPRel
    0U,	// PseudoAtomicLoadAdd32
    0U,	// PseudoAtomicLoadAdd64
    0U,	// PseudoAtomicLoadAnd32
    0U,	// PseudoAtomicLoadAnd64
    0U,	// PseudoAtomicLoadMax32
    0U,	// PseudoAtomicLoadMax64
    0U,	// PseudoAtomicLoadMin32
    0U,	// PseudoAtomicLoadMin64
    0U,	// PseudoAtomicLoadNand32
    0U,	// PseudoAtomicLoadNand64
    0U,	// PseudoAtomicLoadOr32
    0U,	// PseudoAtomicLoadOr64
    0U,	// PseudoAtomicLoadSub32
    0U,	// PseudoAtomicLoadSub64
    0U,	// PseudoAtomicLoadUMax32
    0U,	// PseudoAtomicLoadUMax64
    0U,	// PseudoAtomicLoadUMin32
    0U,	// PseudoAtomicLoadUMin64
    0U,	// PseudoAtomicLoadXor32
    0U,	// PseudoAtomicLoadXor64
    0U,	// PseudoAtomicSwap32
    0U,	// PseudoAtomicSwap64
    0U,	// PseudoBR
    0U,	// PseudoBRIND
    0U,	// PseudoBRINDNonX7
    0U,	// PseudoBRINDX7
    0U,	// PseudoCALL
    0U,	// PseudoCALLIndirect
    0U,	// PseudoCALLIndirectNonX7
    0U,	// PseudoCALLIndirectX7
    0U,	// PseudoCALLReg
    0U,	// PseudoCCADD
    0U,	// PseudoCCADDI
    0U,	// PseudoCCADDIW
    0U,	// PseudoCCADDW
    0U,	// PseudoCCAND
    0U,	// PseudoCCANDI
    0U,	// PseudoCCANDN
    0U,	// PseudoCCLB
    0U,	// PseudoCCLBU
    0U,	// PseudoCCLD
    0U,	// PseudoCCLH
    0U,	// PseudoCCLHU
    0U,	// PseudoCCLUI
    0U,	// PseudoCCLW
    0U,	// PseudoCCLWU
    0U,	// PseudoCCMAX
    0U,	// PseudoCCMAXU
    0U,	// PseudoCCMIN
    0U,	// PseudoCCMINU
    0U,	// PseudoCCMOVGPR
    0U,	// PseudoCCMOVGPRNoX0
    0U,	// PseudoCCMUL
    0U,	// PseudoCCNDS_BFOS
    0U,	// PseudoCCNDS_BFOZ
    0U,	// PseudoCCOR
    0U,	// PseudoCCORI
    0U,	// PseudoCCORN
    0U,	// PseudoCCQC_E_LB
    0U,	// PseudoCCQC_E_LBU
    0U,	// PseudoCCQC_E_LH
    0U,	// PseudoCCQC_E_LHU
    0U,	// PseudoCCQC_E_LI
    0U,	// PseudoCCQC_E_LW
    0U,	// PseudoCCQC_LI
    0U,	// PseudoCCSLL
    0U,	// PseudoCCSLLI
    0U,	// PseudoCCSLLIW
    0U,	// PseudoCCSLLW
    0U,	// PseudoCCSRA
    0U,	// PseudoCCSRAI
    0U,	// PseudoCCSRAIW
    0U,	// PseudoCCSRAW
    0U,	// PseudoCCSRL
    0U,	// PseudoCCSRLI
    0U,	// PseudoCCSRLIW
    0U,	// PseudoCCSRLW
    0U,	// PseudoCCSUB
    0U,	// PseudoCCSUBW
    0U,	// PseudoCCXNOR
    0U,	// PseudoCCXOR
    0U,	// PseudoCCXORI
    0U,	// PseudoCV_ELW
    0U,	// PseudoC_ADDI_NOP
    0U,	// PseudoCmpXchg32
    0U,	// PseudoCmpXchg64
    1U,	// PseudoFLD
    1U,	// PseudoFLH
    1U,	// PseudoFLQ
    1U,	// PseudoFLW
    0U,	// PseudoFROUND_D
    0U,	// PseudoFROUND_D_IN32X
    0U,	// PseudoFROUND_D_INX
    0U,	// PseudoFROUND_H
    0U,	// PseudoFROUND_H_INX
    0U,	// PseudoFROUND_S
    0U,	// PseudoFROUND_S_INX
    1U,	// PseudoFSD
    1U,	// PseudoFSH
    1U,	// PseudoFSQ
    1U,	// PseudoFSW
    0U,	// PseudoJump
    0U,	// PseudoLA
    0U,	// PseudoLAImm
    0U,	// PseudoLA_TLSDESC
    0U,	// PseudoLA_TLS_GD
    0U,	// PseudoLA_TLS_IE
    0U,	// PseudoLB
    0U,	// PseudoLBU
    0U,	// PseudoLD
    0U,	// PseudoLD_RV32
    0U,	// PseudoLD_RV32_OPT
    0U,	// PseudoLGA
    0U,	// PseudoLH
    0U,	// PseudoLHU
    0U,	// PseudoLI
    0U,	// PseudoLLA
    0U,	// PseudoLLAImm
    0U,	// PseudoLW
    0U,	// PseudoLWU
    0U,	// PseudoLongBEQ
    0U,	// PseudoLongBEQI
    0U,	// PseudoLongBGE
    0U,	// PseudoLongBGEU
    0U,	// PseudoLongBLT
    0U,	// PseudoLongBLTU
    0U,	// PseudoLongBNE
    0U,	// PseudoLongBNEI
    0U,	// PseudoLongQC_BEQI
    0U,	// PseudoLongQC_BGEI
    0U,	// PseudoLongQC_BGEUI
    0U,	// PseudoLongQC_BLTI
    0U,	// PseudoLongQC_BLTUI
    0U,	// PseudoLongQC_BNEI
    0U,	// PseudoLongQC_E_BEQI
    0U,	// PseudoLongQC_E_BGEI
    0U,	// PseudoLongQC_E_BGEUI
    0U,	// PseudoLongQC_E_BLTI
    0U,	// PseudoLongQC_E_BLTUI
    0U,	// PseudoLongQC_E_BNEI
    0U,	// PseudoMOP_C_SSPUSH
    0U,	// PseudoMOP_SSPOPCHK
    0U,	// PseudoMOP_SSPUSH
    0U,	// PseudoMV_FPR16INX
    0U,	// PseudoMV_FPR32INX
    0U,	// PseudoMaskedAtomicLoadAdd32
    0U,	// PseudoMaskedAtomicLoadMax32
    0U,	// PseudoMaskedAtomicLoadMin32
    0U,	// PseudoMaskedAtomicLoadNand32
    0U,	// PseudoMaskedAtomicLoadSub32
    0U,	// PseudoMaskedAtomicLoadUMax32
    0U,	// PseudoMaskedAtomicLoadUMin32
    0U,	// PseudoMaskedAtomicSwap32
    0U,	// PseudoMaskedCmpXchg32
    0U,	// PseudoMovAddr
    0U,	// PseudoMovImm
    0U,	// PseudoNDS_VD4DOTSU_VV_M1
    0U,	// PseudoNDS_VD4DOTSU_VV_M1_MASK
    0U,	// PseudoNDS_VD4DOTSU_VV_M2
    0U,	// PseudoNDS_VD4DOTSU_VV_M2_MASK
    0U,	// PseudoNDS_VD4DOTSU_VV_M4
    0U,	// PseudoNDS_VD4DOTSU_VV_M4_MASK
    0U,	// PseudoNDS_VD4DOTSU_VV_M8
    0U,	// PseudoNDS_VD4DOTSU_VV_M8_MASK
    0U,	// PseudoNDS_VD4DOTSU_VV_MF2
    0U,	// PseudoNDS_VD4DOTSU_VV_MF2_MASK
    0U,	// PseudoNDS_VD4DOTS_VV_M1
    0U,	// PseudoNDS_VD4DOTS_VV_M1_MASK
    0U,	// PseudoNDS_VD4DOTS_VV_M2
    0U,	// PseudoNDS_VD4DOTS_VV_M2_MASK
    0U,	// PseudoNDS_VD4DOTS_VV_M4
    0U,	// PseudoNDS_VD4DOTS_VV_M4_MASK
    0U,	// PseudoNDS_VD4DOTS_VV_M8
    0U,	// PseudoNDS_VD4DOTS_VV_M8_MASK
    0U,	// PseudoNDS_VD4DOTS_VV_MF2
    0U,	// PseudoNDS_VD4DOTS_VV_MF2_MASK
    0U,	// PseudoNDS_VD4DOTU_VV_M1
    0U,	// PseudoNDS_VD4DOTU_VV_M1_MASK
    0U,	// PseudoNDS_VD4DOTU_VV_M2
    0U,	// PseudoNDS_VD4DOTU_VV_M2_MASK
    0U,	// PseudoNDS_VD4DOTU_VV_M4
    0U,	// PseudoNDS_VD4DOTU_VV_M4_MASK
    0U,	// PseudoNDS_VD4DOTU_VV_M8
    0U,	// PseudoNDS_VD4DOTU_VV_M8_MASK
    0U,	// PseudoNDS_VD4DOTU_VV_MF2
    0U,	// PseudoNDS_VD4DOTU_VV_MF2_MASK
    0U,	// PseudoNDS_VFNCVT_BF16_S_M1
    0U,	// PseudoNDS_VFNCVT_BF16_S_M2
    0U,	// PseudoNDS_VFNCVT_BF16_S_M4
    0U,	// PseudoNDS_VFNCVT_BF16_S_MF2
    0U,	// PseudoNDS_VFNCVT_BF16_S_MF4
    0U,	// PseudoNDS_VFPMADB_VFPR16_M1
    0U,	// PseudoNDS_VFPMADB_VFPR16_M1_MASK
    0U,	// PseudoNDS_VFPMADB_VFPR16_M2
    0U,	// PseudoNDS_VFPMADB_VFPR16_M2_MASK
    0U,	// PseudoNDS_VFPMADB_VFPR16_M4
    0U,	// PseudoNDS_VFPMADB_VFPR16_M4_MASK
    0U,	// PseudoNDS_VFPMADB_VFPR16_M8
    0U,	// PseudoNDS_VFPMADB_VFPR16_M8_MASK
    0U,	// PseudoNDS_VFPMADB_VFPR16_MF2
    0U,	// PseudoNDS_VFPMADB_VFPR16_MF2_MASK
    0U,	// PseudoNDS_VFPMADB_VFPR16_MF4
    0U,	// PseudoNDS_VFPMADB_VFPR16_MF4_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_M1
    0U,	// PseudoNDS_VFPMADT_VFPR16_M1_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_M2
    0U,	// PseudoNDS_VFPMADT_VFPR16_M2_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_M4
    0U,	// PseudoNDS_VFPMADT_VFPR16_M4_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_M8
    0U,	// PseudoNDS_VFPMADT_VFPR16_M8_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_MF2
    0U,	// PseudoNDS_VFPMADT_VFPR16_MF2_MASK
    0U,	// PseudoNDS_VFPMADT_VFPR16_MF4
    0U,	// PseudoNDS_VFPMADT_VFPR16_MF4_MASK
    0U,	// PseudoNDS_VFWCVT_S_BF16_M1
    0U,	// PseudoNDS_VFWCVT_S_BF16_M2
    0U,	// PseudoNDS_VFWCVT_S_BF16_M4
    0U,	// PseudoNDS_VFWCVT_S_BF16_MF2
    0U,	// PseudoNDS_VFWCVT_S_BF16_MF4
    0U,	// PseudoNDS_VLN8_V_M1
    0U,	// PseudoNDS_VLN8_V_M1_MASK
    0U,	// PseudoNDS_VLN8_V_M2
    0U,	// PseudoNDS_VLN8_V_M2_MASK
    0U,	// PseudoNDS_VLN8_V_M4
    0U,	// PseudoNDS_VLN8_V_M4_MASK
    0U,	// PseudoNDS_VLN8_V_M8
    0U,	// PseudoNDS_VLN8_V_M8_MASK
    0U,	// PseudoNDS_VLN8_V_MF2
    0U,	// PseudoNDS_VLN8_V_MF2_MASK
    0U,	// PseudoNDS_VLN8_V_MF4
    0U,	// PseudoNDS_VLN8_V_MF4_MASK
    0U,	// PseudoNDS_VLN8_V_MF8
    0U,	// PseudoNDS_VLN8_V_MF8_MASK
    0U,	// PseudoNDS_VLNU8_V_M1
    0U,	// PseudoNDS_VLNU8_V_M1_MASK
    0U,	// PseudoNDS_VLNU8_V_M2
    0U,	// PseudoNDS_VLNU8_V_M2_MASK
    0U,	// PseudoNDS_VLNU8_V_M4
    0U,	// PseudoNDS_VLNU8_V_M4_MASK
    0U,	// PseudoNDS_VLNU8_V_M8
    0U,	// PseudoNDS_VLNU8_V_M8_MASK
    0U,	// PseudoNDS_VLNU8_V_MF2
    0U,	// PseudoNDS_VLNU8_V_MF2_MASK
    0U,	// PseudoNDS_VLNU8_V_MF4
    0U,	// PseudoNDS_VLNU8_V_MF4_MASK
    0U,	// PseudoNDS_VLNU8_V_MF8
    0U,	// PseudoNDS_VLNU8_V_MF8_MASK
    0U,	// PseudoQC_E_LB
    0U,	// PseudoQC_E_LBU
    0U,	// PseudoQC_E_LH
    0U,	// PseudoQC_E_LHU
    0U,	// PseudoQC_E_LW
    1U,	// PseudoQC_E_SB
    1U,	// PseudoQC_E_SH
    1U,	// PseudoQC_E_SW
    0U,	// PseudoQuietFLE_D
    0U,	// PseudoQuietFLE_D_IN32X
    0U,	// PseudoQuietFLE_D_INX
    0U,	// PseudoQuietFLE_H
    0U,	// PseudoQuietFLE_H_INX
    0U,	// PseudoQuietFLE_S
    0U,	// PseudoQuietFLE_S_INX
    0U,	// PseudoQuietFLT_D
    0U,	// PseudoQuietFLT_D_IN32X
    0U,	// PseudoQuietFLT_D_INX
    0U,	// PseudoQuietFLT_H
    0U,	// PseudoQuietFLT_H_INX
    0U,	// PseudoQuietFLT_S
    0U,	// PseudoQuietFLT_S_INX
    0U,	// PseudoRET
    0U,	// PseudoRI_VEXTRACT_M1
    0U,	// PseudoRI_VEXTRACT_M2
    0U,	// PseudoRI_VEXTRACT_M4
    0U,	// PseudoRI_VEXTRACT_M8
    0U,	// PseudoRI_VEXTRACT_MF2
    0U,	// PseudoRI_VEXTRACT_MF4
    0U,	// PseudoRI_VEXTRACT_MF8
    0U,	// PseudoRI_VINSERT_M1
    0U,	// PseudoRI_VINSERT_M2
    0U,	// PseudoRI_VINSERT_M4
    0U,	// PseudoRI_VINSERT_M8
    0U,	// PseudoRI_VINSERT_MF2
    0U,	// PseudoRI_VINSERT_MF4
    0U,	// PseudoRI_VINSERT_MF8
    0U,	// PseudoRI_VUNZIP2A_VV_M1
    0U,	// PseudoRI_VUNZIP2A_VV_M1_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_M2
    0U,	// PseudoRI_VUNZIP2A_VV_M2_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_M4
    0U,	// PseudoRI_VUNZIP2A_VV_M4_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_M8
    0U,	// PseudoRI_VUNZIP2A_VV_M8_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_MF2
    0U,	// PseudoRI_VUNZIP2A_VV_MF2_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_MF4
    0U,	// PseudoRI_VUNZIP2A_VV_MF4_MASK
    0U,	// PseudoRI_VUNZIP2A_VV_MF8
    0U,	// PseudoRI_VUNZIP2A_VV_MF8_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_M1
    0U,	// PseudoRI_VUNZIP2B_VV_M1_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_M2
    0U,	// PseudoRI_VUNZIP2B_VV_M2_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_M4
    0U,	// PseudoRI_VUNZIP2B_VV_M4_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_M8
    0U,	// PseudoRI_VUNZIP2B_VV_M8_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_MF2
    0U,	// PseudoRI_VUNZIP2B_VV_MF2_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_MF4
    0U,	// PseudoRI_VUNZIP2B_VV_MF4_MASK
    0U,	// PseudoRI_VUNZIP2B_VV_MF8
    0U,	// PseudoRI_VUNZIP2B_VV_MF8_MASK
    0U,	// PseudoRI_VZIP2A_VV_M1
    0U,	// PseudoRI_VZIP2A_VV_M1_MASK
    0U,	// PseudoRI_VZIP2A_VV_M2
    0U,	// PseudoRI_VZIP2A_VV_M2_MASK
    0U,	// PseudoRI_VZIP2A_VV_M4
    0U,	// PseudoRI_VZIP2A_VV_M4_MASK
    0U,	// PseudoRI_VZIP2A_VV_M8
    0U,	// PseudoRI_VZIP2A_VV_M8_MASK
    0U,	// PseudoRI_VZIP2A_VV_MF2
    0U,	// PseudoRI_VZIP2A_VV_MF2_MASK
    0U,	// PseudoRI_VZIP2A_VV_MF4
    0U,	// PseudoRI_VZIP2A_VV_MF4_MASK
    0U,	// PseudoRI_VZIP2A_VV_MF8
    0U,	// PseudoRI_VZIP2A_VV_MF8_MASK
    0U,	// PseudoRI_VZIP2B_VV_M1
    0U,	// PseudoRI_VZIP2B_VV_M1_MASK
    0U,	// PseudoRI_VZIP2B_VV_M2
    0U,	// PseudoRI_VZIP2B_VV_M2_MASK
    0U,	// PseudoRI_VZIP2B_VV_M4
    0U,	// PseudoRI_VZIP2B_VV_M4_MASK
    0U,	// PseudoRI_VZIP2B_VV_M8
    0U,	// PseudoRI_VZIP2B_VV_M8_MASK
    0U,	// PseudoRI_VZIP2B_VV_MF2
    0U,	// PseudoRI_VZIP2B_VV_MF2_MASK
    0U,	// PseudoRI_VZIP2B_VV_MF4
    0U,	// PseudoRI_VZIP2B_VV_MF4_MASK
    0U,	// PseudoRI_VZIP2B_VV_MF8
    0U,	// PseudoRI_VZIP2B_VV_MF8_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_M1
    0U,	// PseudoRI_VZIPEVEN_VV_M1_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_M2
    0U,	// PseudoRI_VZIPEVEN_VV_M2_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_M4
    0U,	// PseudoRI_VZIPEVEN_VV_M4_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_M8
    0U,	// PseudoRI_VZIPEVEN_VV_M8_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_MF2
    0U,	// PseudoRI_VZIPEVEN_VV_MF2_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_MF4
    0U,	// PseudoRI_VZIPEVEN_VV_MF4_MASK
    0U,	// PseudoRI_VZIPEVEN_VV_MF8
    0U,	// PseudoRI_VZIPEVEN_VV_MF8_MASK
    0U,	// PseudoRI_VZIPODD_VV_M1
    0U,	// PseudoRI_VZIPODD_VV_M1_MASK
    0U,	// PseudoRI_VZIPODD_VV_M2
    0U,	// PseudoRI_VZIPODD_VV_M2_MASK
    0U,	// PseudoRI_VZIPODD_VV_M4
    0U,	// PseudoRI_VZIPODD_VV_M4_MASK
    0U,	// PseudoRI_VZIPODD_VV_M8
    0U,	// PseudoRI_VZIPODD_VV_M8_MASK
    0U,	// PseudoRI_VZIPODD_VV_MF2
    0U,	// PseudoRI_VZIPODD_VV_MF2_MASK
    0U,	// PseudoRI_VZIPODD_VV_MF4
    0U,	// PseudoRI_VZIPODD_VV_MF4_MASK
    0U,	// PseudoRI_VZIPODD_VV_MF8
    0U,	// PseudoRI_VZIPODD_VV_MF8_MASK
    0U,	// PseudoRV32ZdinxLD
    0U,	// PseudoRV32ZdinxSD
    0U,	// PseudoReadVL
    0U,	// PseudoReadVLENB
    0U,	// PseudoReadVLENBViaVSETVLIX0
    1U,	// PseudoSB
    1U,	// PseudoSD
    1U,	// PseudoSD_RV32
    0U,	// PseudoSD_RV32_OPT
    0U,	// PseudoSEXT_B
    0U,	// PseudoSEXT_H
    0U,	// PseudoSF_MM_E4M3_E4M3
    0U,	// PseudoSF_MM_E4M3_E5M2
    0U,	// PseudoSF_MM_E5M2_E4M3
    0U,	// PseudoSF_MM_E5M2_E5M2
    0U,	// PseudoSF_MM_F_F
    0U,	// PseudoSF_MM_F_F_ALT
    0U,	// PseudoSF_MM_S_S
    0U,	// PseudoSF_MM_S_U
    0U,	// PseudoSF_MM_U_S
    0U,	// PseudoSF_MM_U_U
    0U,	// PseudoSF_VC_FPR16VV_SE_M1
    0U,	// PseudoSF_VC_FPR16VV_SE_M2
    0U,	// PseudoSF_VC_FPR16VV_SE_M4
    0U,	// PseudoSF_VC_FPR16VV_SE_M8
    0U,	// PseudoSF_VC_FPR16VV_SE_MF2
    0U,	// PseudoSF_VC_FPR16VV_SE_MF4
    0U,	// PseudoSF_VC_FPR16VW_SE_M1
    0U,	// PseudoSF_VC_FPR16VW_SE_M2
    0U,	// PseudoSF_VC_FPR16VW_SE_M4
    0U,	// PseudoSF_VC_FPR16VW_SE_M8
    0U,	// PseudoSF_VC_FPR16VW_SE_MF2
    0U,	// PseudoSF_VC_FPR16VW_SE_MF4
    0U,	// PseudoSF_VC_FPR16V_SE_M1
    0U,	// PseudoSF_VC_FPR16V_SE_M2
    0U,	// PseudoSF_VC_FPR16V_SE_M4
    0U,	// PseudoSF_VC_FPR16V_SE_M8
    0U,	// PseudoSF_VC_FPR16V_SE_MF2
    0U,	// PseudoSF_VC_FPR16V_SE_MF4
    0U,	// PseudoSF_VC_FPR32VV_SE_M1
    0U,	// PseudoSF_VC_FPR32VV_SE_M2
    0U,	// PseudoSF_VC_FPR32VV_SE_M4
    0U,	// PseudoSF_VC_FPR32VV_SE_M8
    0U,	// PseudoSF_VC_FPR32VV_SE_MF2
    0U,	// PseudoSF_VC_FPR32VW_SE_M1
    0U,	// PseudoSF_VC_FPR32VW_SE_M2
    0U,	// PseudoSF_VC_FPR32VW_SE_M4
    0U,	// PseudoSF_VC_FPR32VW_SE_M8
    0U,	// PseudoSF_VC_FPR32VW_SE_MF2
    0U,	// PseudoSF_VC_FPR32V_SE_M1
    0U,	// PseudoSF_VC_FPR32V_SE_M2
    0U,	// PseudoSF_VC_FPR32V_SE_M4
    0U,	// PseudoSF_VC_FPR32V_SE_M8
    0U,	// PseudoSF_VC_FPR32V_SE_MF2
    0U,	// PseudoSF_VC_FPR64VV_SE_M1
    0U,	// PseudoSF_VC_FPR64VV_SE_M2
    0U,	// PseudoSF_VC_FPR64VV_SE_M4
    0U,	// PseudoSF_VC_FPR64VV_SE_M8
    0U,	// PseudoSF_VC_FPR64V_SE_M1
    0U,	// PseudoSF_VC_FPR64V_SE_M2
    0U,	// PseudoSF_VC_FPR64V_SE_M4
    0U,	// PseudoSF_VC_FPR64V_SE_M8
    0U,	// PseudoSF_VC_IVV_SE_M1
    0U,	// PseudoSF_VC_IVV_SE_M2
    0U,	// PseudoSF_VC_IVV_SE_M4
    0U,	// PseudoSF_VC_IVV_SE_M8
    0U,	// PseudoSF_VC_IVV_SE_MF2
    0U,	// PseudoSF_VC_IVV_SE_MF4
    0U,	// PseudoSF_VC_IVV_SE_MF8
    0U,	// PseudoSF_VC_IVW_SE_M1
    0U,	// PseudoSF_VC_IVW_SE_M2
    0U,	// PseudoSF_VC_IVW_SE_M4
    0U,	// PseudoSF_VC_IVW_SE_MF2
    0U,	// PseudoSF_VC_IVW_SE_MF4
    0U,	// PseudoSF_VC_IVW_SE_MF8
    0U,	// PseudoSF_VC_IV_SE_M1
    0U,	// PseudoSF_VC_IV_SE_M2
    0U,	// PseudoSF_VC_IV_SE_M4
    0U,	// PseudoSF_VC_IV_SE_M8
    0U,	// PseudoSF_VC_IV_SE_MF2
    0U,	// PseudoSF_VC_IV_SE_MF4
    0U,	// PseudoSF_VC_IV_SE_MF8
    0U,	// PseudoSF_VC_I_SE_M1
    0U,	// PseudoSF_VC_I_SE_M2
    0U,	// PseudoSF_VC_I_SE_M4
    0U,	// PseudoSF_VC_I_SE_M8
    0U,	// PseudoSF_VC_I_SE_MF2
    0U,	// PseudoSF_VC_I_SE_MF4
    0U,	// PseudoSF_VC_I_SE_MF8
    0U,	// PseudoSF_VC_VVV_SE_M1
    0U,	// PseudoSF_VC_VVV_SE_M2
    0U,	// PseudoSF_VC_VVV_SE_M4
    0U,	// PseudoSF_VC_VVV_SE_M8
    0U,	// PseudoSF_VC_VVV_SE_MF2
    0U,	// PseudoSF_VC_VVV_SE_MF4
    0U,	// PseudoSF_VC_VVV_SE_MF8
    0U,	// PseudoSF_VC_VVW_SE_M1
    0U,	// PseudoSF_VC_VVW_SE_M2
    0U,	// PseudoSF_VC_VVW_SE_M4
    0U,	// PseudoSF_VC_VVW_SE_MF2
    0U,	// PseudoSF_VC_VVW_SE_MF4
    0U,	// PseudoSF_VC_VVW_SE_MF8
    0U,	// PseudoSF_VC_VV_SE_M1
    0U,	// PseudoSF_VC_VV_SE_M2
    0U,	// PseudoSF_VC_VV_SE_M4
    0U,	// PseudoSF_VC_VV_SE_M8
    0U,	// PseudoSF_VC_VV_SE_MF2
    0U,	// PseudoSF_VC_VV_SE_MF4
    0U,	// PseudoSF_VC_VV_SE_MF8
    0U,	// PseudoSF_VC_V_FPR16VV_M1
    0U,	// PseudoSF_VC_V_FPR16VV_M2
    0U,	// PseudoSF_VC_V_FPR16VV_M4
    0U,	// PseudoSF_VC_V_FPR16VV_M8
    0U,	// PseudoSF_VC_V_FPR16VV_MF2
    0U,	// PseudoSF_VC_V_FPR16VV_MF4
    0U,	// PseudoSF_VC_V_FPR16VV_SE_M1
    0U,	// PseudoSF_VC_V_FPR16VV_SE_M2
    0U,	// PseudoSF_VC_V_FPR16VV_SE_M4
    0U,	// PseudoSF_VC_V_FPR16VV_SE_M8
    0U,	// PseudoSF_VC_V_FPR16VV_SE_MF2
    0U,	// PseudoSF_VC_V_FPR16VV_SE_MF4
    0U,	// PseudoSF_VC_V_FPR16VW_M1
    0U,	// PseudoSF_VC_V_FPR16VW_M2
    0U,	// PseudoSF_VC_V_FPR16VW_M4
    0U,	// PseudoSF_VC_V_FPR16VW_M8
    0U,	// PseudoSF_VC_V_FPR16VW_MF2
    0U,	// PseudoSF_VC_V_FPR16VW_MF4
    0U,	// PseudoSF_VC_V_FPR16VW_SE_M1
    0U,	// PseudoSF_VC_V_FPR16VW_SE_M2
    0U,	// PseudoSF_VC_V_FPR16VW_SE_M4
    0U,	// PseudoSF_VC_V_FPR16VW_SE_M8
    0U,	// PseudoSF_VC_V_FPR16VW_SE_MF2
    0U,	// PseudoSF_VC_V_FPR16VW_SE_MF4
    0U,	// PseudoSF_VC_V_FPR16V_M1
    0U,	// PseudoSF_VC_V_FPR16V_M2
    0U,	// PseudoSF_VC_V_FPR16V_M4
    0U,	// PseudoSF_VC_V_FPR16V_M8
    0U,	// PseudoSF_VC_V_FPR16V_MF2
    0U,	// PseudoSF_VC_V_FPR16V_MF4
    0U,	// PseudoSF_VC_V_FPR16V_SE_M1
    0U,	// PseudoSF_VC_V_FPR16V_SE_M2
    0U,	// PseudoSF_VC_V_FPR16V_SE_M4
    0U,	// PseudoSF_VC_V_FPR16V_SE_M8
    0U,	// PseudoSF_VC_V_FPR16V_SE_MF2
    0U,	// PseudoSF_VC_V_FPR16V_SE_MF4
    0U,	// PseudoSF_VC_V_FPR32VV_M1
    0U,	// PseudoSF_VC_V_FPR32VV_M2
    0U,	// PseudoSF_VC_V_FPR32VV_M4
    0U,	// PseudoSF_VC_V_FPR32VV_M8
    0U,	// PseudoSF_VC_V_FPR32VV_MF2
    0U,	// PseudoSF_VC_V_FPR32VV_SE_M1
    0U,	// PseudoSF_VC_V_FPR32VV_SE_M2
    0U,	// PseudoSF_VC_V_FPR32VV_SE_M4
    0U,	// PseudoSF_VC_V_FPR32VV_SE_M8
    0U,	// PseudoSF_VC_V_FPR32VV_SE_MF2
    0U,	// PseudoSF_VC_V_FPR32VW_M1
    0U,	// PseudoSF_VC_V_FPR32VW_M2
    0U,	// PseudoSF_VC_V_FPR32VW_M4
    0U,	// PseudoSF_VC_V_FPR32VW_M8
    0U,	// PseudoSF_VC_V_FPR32VW_MF2
    0U,	// PseudoSF_VC_V_FPR32VW_SE_M1
    0U,	// PseudoSF_VC_V_FPR32VW_SE_M2
    0U,	// PseudoSF_VC_V_FPR32VW_SE_M4
    0U,	// PseudoSF_VC_V_FPR32VW_SE_M8
    0U,	// PseudoSF_VC_V_FPR32VW_SE_MF2
    0U,	// PseudoSF_VC_V_FPR32V_M1
    0U,	// PseudoSF_VC_V_FPR32V_M2
    0U,	// PseudoSF_VC_V_FPR32V_M4
    0U,	// PseudoSF_VC_V_FPR32V_M8
    0U,	// PseudoSF_VC_V_FPR32V_MF2
    0U,	// PseudoSF_VC_V_FPR32V_SE_M1
    0U,	// PseudoSF_VC_V_FPR32V_SE_M2
    0U,	// PseudoSF_VC_V_FPR32V_SE_M4
    0U,	// PseudoSF_VC_V_FPR32V_SE_M8
    0U,	// PseudoSF_VC_V_FPR32V_SE_MF2
    0U,	// PseudoSF_VC_V_FPR64VV_M1
    0U,	// PseudoSF_VC_V_FPR64VV_M2
    0U,	// PseudoSF_VC_V_FPR64VV_M4
    0U,	// PseudoSF_VC_V_FPR64VV_M8
    0U,	// PseudoSF_VC_V_FPR64VV_SE_M1
    0U,	// PseudoSF_VC_V_FPR64VV_SE_M2
    0U,	// PseudoSF_VC_V_FPR64VV_SE_M4
    0U,	// PseudoSF_VC_V_FPR64VV_SE_M8
    0U,	// PseudoSF_VC_V_FPR64V_M1
    0U,	// PseudoSF_VC_V_FPR64V_M2
    0U,	// PseudoSF_VC_V_FPR64V_M4
    0U,	// PseudoSF_VC_V_FPR64V_M8
    0U,	// PseudoSF_VC_V_FPR64V_SE_M1
    0U,	// PseudoSF_VC_V_FPR64V_SE_M2
    0U,	// PseudoSF_VC_V_FPR64V_SE_M4
    0U,	// PseudoSF_VC_V_FPR64V_SE_M8
    0U,	// PseudoSF_VC_V_IVV_M1
    0U,	// PseudoSF_VC_V_IVV_M2
    0U,	// PseudoSF_VC_V_IVV_M4
    0U,	// PseudoSF_VC_V_IVV_M8
    0U,	// PseudoSF_VC_V_IVV_MF2
    0U,	// PseudoSF_VC_V_IVV_MF4
    0U,	// PseudoSF_VC_V_IVV_MF8
    0U,	// PseudoSF_VC_V_IVV_SE_M1
    0U,	// PseudoSF_VC_V_IVV_SE_M2
    0U,	// PseudoSF_VC_V_IVV_SE_M4
    0U,	// PseudoSF_VC_V_IVV_SE_M8
    0U,	// PseudoSF_VC_V_IVV_SE_MF2
    0U,	// PseudoSF_VC_V_IVV_SE_MF4
    0U,	// PseudoSF_VC_V_IVV_SE_MF8
    0U,	// PseudoSF_VC_V_IVW_M1
    0U,	// PseudoSF_VC_V_IVW_M2
    0U,	// PseudoSF_VC_V_IVW_M4
    0U,	// PseudoSF_VC_V_IVW_MF2
    0U,	// PseudoSF_VC_V_IVW_MF4
    0U,	// PseudoSF_VC_V_IVW_MF8
    0U,	// PseudoSF_VC_V_IVW_SE_M1
    0U,	// PseudoSF_VC_V_IVW_SE_M2
    0U,	// PseudoSF_VC_V_IVW_SE_M4
    0U,	// PseudoSF_VC_V_IVW_SE_MF2
    0U,	// PseudoSF_VC_V_IVW_SE_MF4
    0U,	// PseudoSF_VC_V_IVW_SE_MF8
    0U,	// PseudoSF_VC_V_IV_M1
    0U,	// PseudoSF_VC_V_IV_M2
    0U,	// PseudoSF_VC_V_IV_M4
    0U,	// PseudoSF_VC_V_IV_M8
    0U,	// PseudoSF_VC_V_IV_MF2
    0U,	// PseudoSF_VC_V_IV_MF4
    0U,	// PseudoSF_VC_V_IV_MF8
    0U,	// PseudoSF_VC_V_IV_SE_M1
    0U,	// PseudoSF_VC_V_IV_SE_M2
    0U,	// PseudoSF_VC_V_IV_SE_M4
    0U,	// PseudoSF_VC_V_IV_SE_M8
    0U,	// PseudoSF_VC_V_IV_SE_MF2
    0U,	// PseudoSF_VC_V_IV_SE_MF4
    0U,	// PseudoSF_VC_V_IV_SE_MF8
    0U,	// PseudoSF_VC_V_I_M1
    0U,	// PseudoSF_VC_V_I_M2
    0U,	// PseudoSF_VC_V_I_M4
    0U,	// PseudoSF_VC_V_I_M8
    0U,	// PseudoSF_VC_V_I_MF2
    0U,	// PseudoSF_VC_V_I_MF4
    0U,	// PseudoSF_VC_V_I_MF8
    0U,	// PseudoSF_VC_V_I_SE_M1
    0U,	// PseudoSF_VC_V_I_SE_M2
    0U,	// PseudoSF_VC_V_I_SE_M4
    0U,	// PseudoSF_VC_V_I_SE_M8
    0U,	// PseudoSF_VC_V_I_SE_MF2
    0U,	// PseudoSF_VC_V_I_SE_MF4
    0U,	// PseudoSF_VC_V_I_SE_MF8
    0U,	// PseudoSF_VC_V_VVV_M1
    0U,	// PseudoSF_VC_V_VVV_M2
    0U,	// PseudoSF_VC_V_VVV_M4
    0U,	// PseudoSF_VC_V_VVV_M8
    0U,	// PseudoSF_VC_V_VVV_MF2
    0U,	// PseudoSF_VC_V_VVV_MF4
    0U,	// PseudoSF_VC_V_VVV_MF8
    0U,	// PseudoSF_VC_V_VVV_SE_M1
    0U,	// PseudoSF_VC_V_VVV_SE_M2
    0U,	// PseudoSF_VC_V_VVV_SE_M4
    0U,	// PseudoSF_VC_V_VVV_SE_M8
    0U,	// PseudoSF_VC_V_VVV_SE_MF2
    0U,	// PseudoSF_VC_V_VVV_SE_MF4
    0U,	// PseudoSF_VC_V_VVV_SE_MF8
    0U,	// PseudoSF_VC_V_VVW_M1
    0U,	// PseudoSF_VC_V_VVW_M2
    0U,	// PseudoSF_VC_V_VVW_M4
    0U,	// PseudoSF_VC_V_VVW_MF2
    0U,	// PseudoSF_VC_V_VVW_MF4
    0U,	// PseudoSF_VC_V_VVW_MF8
    0U,	// PseudoSF_VC_V_VVW_SE_M1
    0U,	// PseudoSF_VC_V_VVW_SE_M2
    0U,	// PseudoSF_VC_V_VVW_SE_M4
    0U,	// PseudoSF_VC_V_VVW_SE_MF2
    0U,	// PseudoSF_VC_V_VVW_SE_MF4
    0U,	// PseudoSF_VC_V_VVW_SE_MF8
    0U,	// PseudoSF_VC_V_VV_M1
    0U,	// PseudoSF_VC_V_VV_M2
    0U,	// PseudoSF_VC_V_VV_M4
    0U,	// PseudoSF_VC_V_VV_M8
    0U,	// PseudoSF_VC_V_VV_MF2
    0U,	// PseudoSF_VC_V_VV_MF4
    0U,	// PseudoSF_VC_V_VV_MF8
    0U,	// PseudoSF_VC_V_VV_SE_M1
    0U,	// PseudoSF_VC_V_VV_SE_M2
    0U,	// PseudoSF_VC_V_VV_SE_M4
    0U,	// PseudoSF_VC_V_VV_SE_M8
    0U,	// PseudoSF_VC_V_VV_SE_MF2
    0U,	// PseudoSF_VC_V_VV_SE_MF4
    0U,	// PseudoSF_VC_V_VV_SE_MF8
    0U,	// PseudoSF_VC_V_XVV_M1
    0U,	// PseudoSF_VC_V_XVV_M2
    0U,	// PseudoSF_VC_V_XVV_M4
    0U,	// PseudoSF_VC_V_XVV_M8
    0U,	// PseudoSF_VC_V_XVV_MF2
    0U,	// PseudoSF_VC_V_XVV_MF4
    0U,	// PseudoSF_VC_V_XVV_MF8
    0U,	// PseudoSF_VC_V_XVV_SE_M1
    0U,	// PseudoSF_VC_V_XVV_SE_M2
    0U,	// PseudoSF_VC_V_XVV_SE_M4
    0U,	// PseudoSF_VC_V_XVV_SE_M8
    0U,	// PseudoSF_VC_V_XVV_SE_MF2
    0U,	// PseudoSF_VC_V_XVV_SE_MF4
    0U,	// PseudoSF_VC_V_XVV_SE_MF8
    0U,	// PseudoSF_VC_V_XVW_M1
    0U,	// PseudoSF_VC_V_XVW_M2
    0U,	// PseudoSF_VC_V_XVW_M4
    0U,	// PseudoSF_VC_V_XVW_MF2
    0U,	// PseudoSF_VC_V_XVW_MF4
    0U,	// PseudoSF_VC_V_XVW_MF8
    0U,	// PseudoSF_VC_V_XVW_SE_M1
    0U,	// PseudoSF_VC_V_XVW_SE_M2
    0U,	// PseudoSF_VC_V_XVW_SE_M4
    0U,	// PseudoSF_VC_V_XVW_SE_MF2
    0U,	// PseudoSF_VC_V_XVW_SE_MF4
    0U,	// PseudoSF_VC_V_XVW_SE_MF8
    0U,	// PseudoSF_VC_V_XV_M1
    0U,	// PseudoSF_VC_V_XV_M2
    0U,	// PseudoSF_VC_V_XV_M4
    0U,	// PseudoSF_VC_V_XV_M8
    0U,	// PseudoSF_VC_V_XV_MF2
    0U,	// PseudoSF_VC_V_XV_MF4
    0U,	// PseudoSF_VC_V_XV_MF8
    0U,	// PseudoSF_VC_V_XV_SE_M1
    0U,	// PseudoSF_VC_V_XV_SE_M2
    0U,	// PseudoSF_VC_V_XV_SE_M4
    0U,	// PseudoSF_VC_V_XV_SE_M8
    0U,	// PseudoSF_VC_V_XV_SE_MF2
    0U,	// PseudoSF_VC_V_XV_SE_MF4
    0U,	// PseudoSF_VC_V_XV_SE_MF8
    0U,	// PseudoSF_VC_V_X_M1
    0U,	// PseudoSF_VC_V_X_M2
    0U,	// PseudoSF_VC_V_X_M4
    0U,	// PseudoSF_VC_V_X_M8
    0U,	// PseudoSF_VC_V_X_MF2
    0U,	// PseudoSF_VC_V_X_MF4
    0U,	// PseudoSF_VC_V_X_MF8
    0U,	// PseudoSF_VC_V_X_SE_M1
    0U,	// PseudoSF_VC_V_X_SE_M2
    0U,	// PseudoSF_VC_V_X_SE_M4
    0U,	// PseudoSF_VC_V_X_SE_M8
    0U,	// PseudoSF_VC_V_X_SE_MF2
    0U,	// PseudoSF_VC_V_X_SE_MF4
    0U,	// PseudoSF_VC_V_X_SE_MF8
    0U,	// PseudoSF_VC_XVV_SE_M1
    0U,	// PseudoSF_VC_XVV_SE_M2
    0U,	// PseudoSF_VC_XVV_SE_M4
    0U,	// PseudoSF_VC_XVV_SE_M8
    0U,	// PseudoSF_VC_XVV_SE_MF2
    0U,	// PseudoSF_VC_XVV_SE_MF4
    0U,	// PseudoSF_VC_XVV_SE_MF8
    0U,	// PseudoSF_VC_XVW_SE_M1
    0U,	// PseudoSF_VC_XVW_SE_M2
    0U,	// PseudoSF_VC_XVW_SE_M4
    0U,	// PseudoSF_VC_XVW_SE_MF2
    0U,	// PseudoSF_VC_XVW_SE_MF4
    0U,	// PseudoSF_VC_XVW_SE_MF8
    0U,	// PseudoSF_VC_XV_SE_M1
    0U,	// PseudoSF_VC_XV_SE_M2
    0U,	// PseudoSF_VC_XV_SE_M4
    0U,	// PseudoSF_VC_XV_SE_M8
    0U,	// PseudoSF_VC_XV_SE_MF2
    0U,	// PseudoSF_VC_XV_SE_MF4
    0U,	// PseudoSF_VC_XV_SE_MF8
    0U,	// PseudoSF_VC_X_SE_M1
    0U,	// PseudoSF_VC_X_SE_M2
    0U,	// PseudoSF_VC_X_SE_M4
    0U,	// PseudoSF_VC_X_SE_M8
    0U,	// PseudoSF_VC_X_SE_MF2
    0U,	// PseudoSF_VC_X_SE_MF4
    0U,	// PseudoSF_VC_X_SE_MF8
    0U,	// PseudoSF_VFEXPA_V_M1_E16
    0U,	// PseudoSF_VFEXPA_V_M1_E16_MASK
    0U,	// PseudoSF_VFEXPA_V_M1_E32
    0U,	// PseudoSF_VFEXPA_V_M1_E32_MASK
    0U,	// PseudoSF_VFEXPA_V_M1_E64
    0U,	// PseudoSF_VFEXPA_V_M1_E64_MASK
    0U,	// PseudoSF_VFEXPA_V_M2_E16
    0U,	// PseudoSF_VFEXPA_V_M2_E16_MASK
    0U,	// PseudoSF_VFEXPA_V_M2_E32
    0U,	// PseudoSF_VFEXPA_V_M2_E32_MASK
    0U,	// PseudoSF_VFEXPA_V_M2_E64
    0U,	// PseudoSF_VFEXPA_V_M2_E64_MASK
    0U,	// PseudoSF_VFEXPA_V_M4_E16
    0U,	// PseudoSF_VFEXPA_V_M4_E16_MASK
    0U,	// PseudoSF_VFEXPA_V_M4_E32
    0U,	// PseudoSF_VFEXPA_V_M4_E32_MASK
    0U,	// PseudoSF_VFEXPA_V_M4_E64
    0U,	// PseudoSF_VFEXPA_V_M4_E64_MASK
    0U,	// PseudoSF_VFEXPA_V_M8_E16
    0U,	// PseudoSF_VFEXPA_V_M8_E16_MASK
    0U,	// PseudoSF_VFEXPA_V_M8_E32
    0U,	// PseudoSF_VFEXPA_V_M8_E32_MASK
    0U,	// PseudoSF_VFEXPA_V_M8_E64
    0U,	// PseudoSF_VFEXPA_V_M8_E64_MASK
    0U,	// PseudoSF_VFEXPA_V_MF2_E16
    0U,	// PseudoSF_VFEXPA_V_MF2_E16_MASK
    0U,	// PseudoSF_VFEXPA_V_MF2_E32
    0U,	// PseudoSF_VFEXPA_V_MF2_E32_MASK
    0U,	// PseudoSF_VFEXPA_V_MF4_E16
    0U,	// PseudoSF_VFEXPA_V_MF4_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_M1_E16
    0U,	// PseudoSF_VFEXP_ALT_V_M1_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_M2_E16
    0U,	// PseudoSF_VFEXP_ALT_V_M2_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_M4_E16
    0U,	// PseudoSF_VFEXP_ALT_V_M4_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_M8_E16
    0U,	// PseudoSF_VFEXP_ALT_V_M8_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_MF2_E16
    0U,	// PseudoSF_VFEXP_ALT_V_MF2_E16_MASK
    0U,	// PseudoSF_VFEXP_ALT_V_MF4_E16
    0U,	// PseudoSF_VFEXP_ALT_V_MF4_E16_MASK
    0U,	// PseudoSF_VFEXP_V_M1_E16
    0U,	// PseudoSF_VFEXP_V_M1_E16_MASK
    0U,	// PseudoSF_VFEXP_V_M1_E32
    0U,	// PseudoSF_VFEXP_V_M1_E32_MASK
    0U,	// PseudoSF_VFEXP_V_M2_E16
    0U,	// PseudoSF_VFEXP_V_M2_E16_MASK
    0U,	// PseudoSF_VFEXP_V_M2_E32
    0U,	// PseudoSF_VFEXP_V_M2_E32_MASK
    0U,	// PseudoSF_VFEXP_V_M4_E16
    0U,	// PseudoSF_VFEXP_V_M4_E16_MASK
    0U,	// PseudoSF_VFEXP_V_M4_E32
    0U,	// PseudoSF_VFEXP_V_M4_E32_MASK
    0U,	// PseudoSF_VFEXP_V_M8_E16
    0U,	// PseudoSF_VFEXP_V_M8_E16_MASK
    0U,	// PseudoSF_VFEXP_V_M8_E32
    0U,	// PseudoSF_VFEXP_V_M8_E32_MASK
    0U,	// PseudoSF_VFEXP_V_MF2_E16
    0U,	// PseudoSF_VFEXP_V_MF2_E16_MASK
    0U,	// PseudoSF_VFEXP_V_MF2_E32
    0U,	// PseudoSF_VFEXP_V_MF2_E32_MASK
    0U,	// PseudoSF_VFEXP_V_MF4_E16
    0U,	// PseudoSF_VFEXP_V_MF4_E16_MASK
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_M1
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_M1_MASK
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_M2
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_M2_MASK
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF2
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF2_MASK
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF4
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF4_MASK
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF8
    0U,	// PseudoSF_VFNRCLIP_XU_F_QF_MF8_MASK
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_M1
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_M1_MASK
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_M2
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_M2_MASK
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF2
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF2_MASK
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF4
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF4_MASK
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF8
    0U,	// PseudoSF_VFNRCLIP_X_F_QF_MF8_MASK
    0U,	// PseudoSF_VFWMACC_4x4x4_M1
    0U,	// PseudoSF_VFWMACC_4x4x4_M2
    0U,	// PseudoSF_VFWMACC_4x4x4_M4
    0U,	// PseudoSF_VFWMACC_4x4x4_MF2
    0U,	// PseudoSF_VFWMACC_4x4x4_MF4
    0U,	// PseudoSF_VLTE16
    0U,	// PseudoSF_VLTE32
    0U,	// PseudoSF_VLTE64
    0U,	// PseudoSF_VLTE8
    0U,	// PseudoSF_VQMACCSU_2x8x2_M1
    0U,	// PseudoSF_VQMACCSU_2x8x2_M2
    0U,	// PseudoSF_VQMACCSU_2x8x2_M4
    0U,	// PseudoSF_VQMACCSU_2x8x2_M8
    0U,	// PseudoSF_VQMACCSU_4x8x4_M1
    0U,	// PseudoSF_VQMACCSU_4x8x4_M2
    0U,	// PseudoSF_VQMACCSU_4x8x4_M4
    0U,	// PseudoSF_VQMACCSU_4x8x4_MF2
    0U,	// PseudoSF_VQMACCUS_2x8x2_M1
    0U,	// PseudoSF_VQMACCUS_2x8x2_M2
    0U,	// PseudoSF_VQMACCUS_2x8x2_M4
    0U,	// PseudoSF_VQMACCUS_2x8x2_M8
    0U,	// PseudoSF_VQMACCUS_4x8x4_M1
    0U,	// PseudoSF_VQMACCUS_4x8x4_M2
    0U,	// PseudoSF_VQMACCUS_4x8x4_M4
    0U,	// PseudoSF_VQMACCUS_4x8x4_MF2
    0U,	// PseudoSF_VQMACCU_2x8x2_M1
    0U,	// PseudoSF_VQMACCU_2x8x2_M2
    0U,	// PseudoSF_VQMACCU_2x8x2_M4
    0U,	// PseudoSF_VQMACCU_2x8x2_M8
    0U,	// PseudoSF_VQMACCU_4x8x4_M1
    0U,	// PseudoSF_VQMACCU_4x8x4_M2
    0U,	// PseudoSF_VQMACCU_4x8x4_M4
    0U,	// PseudoSF_VQMACCU_4x8x4_MF2
    0U,	// PseudoSF_VQMACC_2x8x2_M1
    0U,	// PseudoSF_VQMACC_2x8x2_M2
    0U,	// PseudoSF_VQMACC_2x8x2_M4
    0U,	// PseudoSF_VQMACC_2x8x2_M8
    0U,	// PseudoSF_VQMACC_4x8x4_M1
    0U,	// PseudoSF_VQMACC_4x8x4_M2
    0U,	// PseudoSF_VQMACC_4x8x4_M4
    0U,	// PseudoSF_VQMACC_4x8x4_MF2
    0U,	// PseudoSF_VSETTK
    0U,	// PseudoSF_VSETTM
    0U,	// PseudoSF_VSETTNT
    0U,	// PseudoSF_VSETTNTX0
    0U,	// PseudoSF_VSETTNTX0X0
    0U,	// PseudoSF_VSTE16
    0U,	// PseudoSF_VSTE32
    0U,	// PseudoSF_VSTE64
    0U,	// PseudoSF_VSTE8
    0U,	// PseudoSF_VTDISCARD
    0U,	// PseudoSF_VTMV_T_V
    0U,	// PseudoSF_VTMV_V_T
    0U,	// PseudoSF_VTZERO_T
    1U,	// PseudoSH
    1U,	// PseudoSW
    0U,	// PseudoTAIL
    0U,	// PseudoTAILIndirect
    0U,	// PseudoTAILIndirectNonX7
    0U,	// PseudoTAILIndirectX7
    0U,	// PseudoTH_VMAQASU_VV_M1
    0U,	// PseudoTH_VMAQASU_VV_M1_MASK
    0U,	// PseudoTH_VMAQASU_VV_M2
    0U,	// PseudoTH_VMAQASU_VV_M2_MASK
    0U,	// PseudoTH_VMAQASU_VV_M4
    0U,	// PseudoTH_VMAQASU_VV_M4_MASK
    0U,	// PseudoTH_VMAQASU_VV_M8
    0U,	// PseudoTH_VMAQASU_VV_M8_MASK
    0U,	// PseudoTH_VMAQASU_VV_MF2
    0U,	// PseudoTH_VMAQASU_VV_MF2_MASK
    0U,	// PseudoTH_VMAQASU_VX_M1
    0U,	// PseudoTH_VMAQASU_VX_M1_MASK
    0U,	// PseudoTH_VMAQASU_VX_M2
    0U,	// PseudoTH_VMAQASU_VX_M2_MASK
    0U,	// PseudoTH_VMAQASU_VX_M4
    0U,	// PseudoTH_VMAQASU_VX_M4_MASK
    0U,	// PseudoTH_VMAQASU_VX_M8
    0U,	// PseudoTH_VMAQASU_VX_M8_MASK
    0U,	// PseudoTH_VMAQASU_VX_MF2
    0U,	// PseudoTH_VMAQASU_VX_MF2_MASK
    0U,	// PseudoTH_VMAQAUS_VX_M1
    0U,	// PseudoTH_VMAQAUS_VX_M1_MASK
    0U,	// PseudoTH_VMAQAUS_VX_M2
    0U,	// PseudoTH_VMAQAUS_VX_M2_MASK
    0U,	// PseudoTH_VMAQAUS_VX_M4
    0U,	// PseudoTH_VMAQAUS_VX_M4_MASK
    0U,	// PseudoTH_VMAQAUS_VX_M8
    0U,	// PseudoTH_VMAQAUS_VX_M8_MASK
    0U,	// PseudoTH_VMAQAUS_VX_MF2
    0U,	// PseudoTH_VMAQAUS_VX_MF2_MASK
    0U,	// PseudoTH_VMAQAU_VV_M1
    0U,	// PseudoTH_VMAQAU_VV_M1_MASK
    0U,	// PseudoTH_VMAQAU_VV_M2
    0U,	// PseudoTH_VMAQAU_VV_M2_MASK
    0U,	// PseudoTH_VMAQAU_VV_M4
    0U,	// PseudoTH_VMAQAU_VV_M4_MASK
    0U,	// PseudoTH_VMAQAU_VV_M8
    0U,	// PseudoTH_VMAQAU_VV_M8_MASK
    0U,	// PseudoTH_VMAQAU_VV_MF2
    0U,	// PseudoTH_VMAQAU_VV_MF2_MASK
    0U,	// PseudoTH_VMAQAU_VX_M1
    0U,	// PseudoTH_VMAQAU_VX_M1_MASK
    0U,	// PseudoTH_VMAQAU_VX_M2
    0U,	// PseudoTH_VMAQAU_VX_M2_MASK
    0U,	// PseudoTH_VMAQAU_VX_M4
    0U,	// PseudoTH_VMAQAU_VX_M4_MASK
    0U,	// PseudoTH_VMAQAU_VX_M8
    0U,	// PseudoTH_VMAQAU_VX_M8_MASK
    0U,	// PseudoTH_VMAQAU_VX_MF2
    0U,	// PseudoTH_VMAQAU_VX_MF2_MASK
    0U,	// PseudoTH_VMAQA_VV_M1
    0U,	// PseudoTH_VMAQA_VV_M1_MASK
    0U,	// PseudoTH_VMAQA_VV_M2
    0U,	// PseudoTH_VMAQA_VV_M2_MASK
    0U,	// PseudoTH_VMAQA_VV_M4
    0U,	// PseudoTH_VMAQA_VV_M4_MASK
    0U,	// PseudoTH_VMAQA_VV_M8
    0U,	// PseudoTH_VMAQA_VV_M8_MASK
    0U,	// PseudoTH_VMAQA_VV_MF2
    0U,	// PseudoTH_VMAQA_VV_MF2_MASK
    0U,	// PseudoTH_VMAQA_VX_M1
    0U,	// PseudoTH_VMAQA_VX_M1_MASK
    0U,	// PseudoTH_VMAQA_VX_M2
    0U,	// PseudoTH_VMAQA_VX_M2_MASK
    0U,	// PseudoTH_VMAQA_VX_M4
    0U,	// PseudoTH_VMAQA_VX_M4_MASK
    0U,	// PseudoTH_VMAQA_VX_M8
    0U,	// PseudoTH_VMAQA_VX_M8_MASK
    0U,	// PseudoTH_VMAQA_VX_MF2
    0U,	// PseudoTH_VMAQA_VX_MF2_MASK
    0U,	// PseudoTLSDESCCall
    0U,	// PseudoVAADDU_VV_M1
    0U,	// PseudoVAADDU_VV_M1_MASK
    0U,	// PseudoVAADDU_VV_M2
    0U,	// PseudoVAADDU_VV_M2_MASK
    0U,	// PseudoVAADDU_VV_M4
    0U,	// PseudoVAADDU_VV_M4_MASK
    0U,	// PseudoVAADDU_VV_M8
    0U,	// PseudoVAADDU_VV_M8_MASK
    0U,	// PseudoVAADDU_VV_MF2
    0U,	// PseudoVAADDU_VV_MF2_MASK
    0U,	// PseudoVAADDU_VV_MF4
    0U,	// PseudoVAADDU_VV_MF4_MASK
    0U,	// PseudoVAADDU_VV_MF8
    0U,	// PseudoVAADDU_VV_MF8_MASK
    0U,	// PseudoVAADDU_VX_M1
    0U,	// PseudoVAADDU_VX_M1_MASK
    0U,	// PseudoVAADDU_VX_M2
    0U,	// PseudoVAADDU_VX_M2_MASK
    0U,	// PseudoVAADDU_VX_M4
    0U,	// PseudoVAADDU_VX_M4_MASK
    0U,	// PseudoVAADDU_VX_M8
    0U,	// PseudoVAADDU_VX_M8_MASK
    0U,	// PseudoVAADDU_VX_MF2
    0U,	// PseudoVAADDU_VX_MF2_MASK
    0U,	// PseudoVAADDU_VX_MF4
    0U,	// PseudoVAADDU_VX_MF4_MASK
    0U,	// PseudoVAADDU_VX_MF8
    0U,	// PseudoVAADDU_VX_MF8_MASK
    0U,	// PseudoVAADD_VV_M1
    0U,	// PseudoVAADD_VV_M1_MASK
    0U,	// PseudoVAADD_VV_M2
    0U,	// PseudoVAADD_VV_M2_MASK
    0U,	// PseudoVAADD_VV_M4
    0U,	// PseudoVAADD_VV_M4_MASK
    0U,	// PseudoVAADD_VV_M8
    0U,	// PseudoVAADD_VV_M8_MASK
    0U,	// PseudoVAADD_VV_MF2
    0U,	// PseudoVAADD_VV_MF2_MASK
    0U,	// PseudoVAADD_VV_MF4
    0U,	// PseudoVAADD_VV_MF4_MASK
    0U,	// PseudoVAADD_VV_MF8
    0U,	// PseudoVAADD_VV_MF8_MASK
    0U,	// PseudoVAADD_VX_M1
    0U,	// PseudoVAADD_VX_M1_MASK
    0U,	// PseudoVAADD_VX_M2
    0U,	// PseudoVAADD_VX_M2_MASK
    0U,	// PseudoVAADD_VX_M4
    0U,	// PseudoVAADD_VX_M4_MASK
    0U,	// PseudoVAADD_VX_M8
    0U,	// PseudoVAADD_VX_M8_MASK
    0U,	// PseudoVAADD_VX_MF2
    0U,	// PseudoVAADD_VX_MF2_MASK
    0U,	// PseudoVAADD_VX_MF4
    0U,	// PseudoVAADD_VX_MF4_MASK
    0U,	// PseudoVAADD_VX_MF8
    0U,	// PseudoVAADD_VX_MF8_MASK
    0U,	// PseudoVADC_VIM_M1
    0U,	// PseudoVADC_VIM_M2
    0U,	// PseudoVADC_VIM_M4
    0U,	// PseudoVADC_VIM_M8
    0U,	// PseudoVADC_VIM_MF2
    0U,	// PseudoVADC_VIM_MF4
    0U,	// PseudoVADC_VIM_MF8
    0U,	// PseudoVADC_VVM_M1
    0U,	// PseudoVADC_VVM_M2
    0U,	// PseudoVADC_VVM_M4
    0U,	// PseudoVADC_VVM_M8
    0U,	// PseudoVADC_VVM_MF2
    0U,	// PseudoVADC_VVM_MF4
    0U,	// PseudoVADC_VVM_MF8
    0U,	// PseudoVADC_VXM_M1
    0U,	// PseudoVADC_VXM_M2
    0U,	// PseudoVADC_VXM_M4
    0U,	// PseudoVADC_VXM_M8
    0U,	// PseudoVADC_VXM_MF2
    0U,	// PseudoVADC_VXM_MF4
    0U,	// PseudoVADC_VXM_MF8
    0U,	// PseudoVADD_VI_M1
    0U,	// PseudoVADD_VI_M1_MASK
    0U,	// PseudoVADD_VI_M2
    0U,	// PseudoVADD_VI_M2_MASK
    0U,	// PseudoVADD_VI_M4
    0U,	// PseudoVADD_VI_M4_MASK
    0U,	// PseudoVADD_VI_M8
    0U,	// PseudoVADD_VI_M8_MASK
    0U,	// PseudoVADD_VI_MF2
    0U,	// PseudoVADD_VI_MF2_MASK
    0U,	// PseudoVADD_VI_MF4
    0U,	// PseudoVADD_VI_MF4_MASK
    0U,	// PseudoVADD_VI_MF8
    0U,	// PseudoVADD_VI_MF8_MASK
    0U,	// PseudoVADD_VV_M1
    0U,	// PseudoVADD_VV_M1_MASK
    0U,	// PseudoVADD_VV_M2
    0U,	// PseudoVADD_VV_M2_MASK
    0U,	// PseudoVADD_VV_M4
    0U,	// PseudoVADD_VV_M4_MASK
    0U,	// PseudoVADD_VV_M8
    0U,	// PseudoVADD_VV_M8_MASK
    0U,	// PseudoVADD_VV_MF2
    0U,	// PseudoVADD_VV_MF2_MASK
    0U,	// PseudoVADD_VV_MF4
    0U,	// PseudoVADD_VV_MF4_MASK
    0U,	// PseudoVADD_VV_MF8
    0U,	// PseudoVADD_VV_MF8_MASK
    0U,	// PseudoVADD_VX_M1
    0U,	// PseudoVADD_VX_M1_MASK
    0U,	// PseudoVADD_VX_M2
    0U,	// PseudoVADD_VX_M2_MASK
    0U,	// PseudoVADD_VX_M4
    0U,	// PseudoVADD_VX_M4_MASK
    0U,	// PseudoVADD_VX_M8
    0U,	// PseudoVADD_VX_M8_MASK
    0U,	// PseudoVADD_VX_MF2
    0U,	// PseudoVADD_VX_MF2_MASK
    0U,	// PseudoVADD_VX_MF4
    0U,	// PseudoVADD_VX_MF4_MASK
    0U,	// PseudoVADD_VX_MF8
    0U,	// PseudoVADD_VX_MF8_MASK
    0U,	// PseudoVAESDF_VS_M1_M1
    0U,	// PseudoVAESDF_VS_M1_MF2
    0U,	// PseudoVAESDF_VS_M1_MF4
    0U,	// PseudoVAESDF_VS_M1_MF8
    0U,	// PseudoVAESDF_VS_M2_M1
    0U,	// PseudoVAESDF_VS_M2_M2
    0U,	// PseudoVAESDF_VS_M2_MF2
    0U,	// PseudoVAESDF_VS_M2_MF4
    0U,	// PseudoVAESDF_VS_M2_MF8
    0U,	// PseudoVAESDF_VS_M4_M1
    0U,	// PseudoVAESDF_VS_M4_M2
    0U,	// PseudoVAESDF_VS_M4_M4
    0U,	// PseudoVAESDF_VS_M4_MF2
    0U,	// PseudoVAESDF_VS_M4_MF4
    0U,	// PseudoVAESDF_VS_M4_MF8
    0U,	// PseudoVAESDF_VS_M8_M1
    0U,	// PseudoVAESDF_VS_M8_M2
    0U,	// PseudoVAESDF_VS_M8_M4
    0U,	// PseudoVAESDF_VS_M8_MF2
    0U,	// PseudoVAESDF_VS_M8_MF4
    0U,	// PseudoVAESDF_VS_M8_MF8
    0U,	// PseudoVAESDF_VS_MF2_MF2
    0U,	// PseudoVAESDF_VS_MF2_MF4
    0U,	// PseudoVAESDF_VS_MF2_MF8
    0U,	// PseudoVAESDF_VV_M1
    0U,	// PseudoVAESDF_VV_M2
    0U,	// PseudoVAESDF_VV_M4
    0U,	// PseudoVAESDF_VV_M8
    0U,	// PseudoVAESDF_VV_MF2
    0U,	// PseudoVAESDM_VS_M1_M1
    0U,	// PseudoVAESDM_VS_M1_MF2
    0U,	// PseudoVAESDM_VS_M1_MF4
    0U,	// PseudoVAESDM_VS_M1_MF8
    0U,	// PseudoVAESDM_VS_M2_M1
    0U,	// PseudoVAESDM_VS_M2_M2
    0U,	// PseudoVAESDM_VS_M2_MF2
    0U,	// PseudoVAESDM_VS_M2_MF4
    0U,	// PseudoVAESDM_VS_M2_MF8
    0U,	// PseudoVAESDM_VS_M4_M1
    0U,	// PseudoVAESDM_VS_M4_M2
    0U,	// PseudoVAESDM_VS_M4_M4
    0U,	// PseudoVAESDM_VS_M4_MF2
    0U,	// PseudoVAESDM_VS_M4_MF4
    0U,	// PseudoVAESDM_VS_M4_MF8
    0U,	// PseudoVAESDM_VS_M8_M1
    0U,	// PseudoVAESDM_VS_M8_M2
    0U,	// PseudoVAESDM_VS_M8_M4
    0U,	// PseudoVAESDM_VS_M8_MF2
    0U,	// PseudoVAESDM_VS_M8_MF4
    0U,	// PseudoVAESDM_VS_M8_MF8
    0U,	// PseudoVAESDM_VS_MF2_MF2
    0U,	// PseudoVAESDM_VS_MF2_MF4
    0U,	// PseudoVAESDM_VS_MF2_MF8
    0U,	// PseudoVAESDM_VV_M1
    0U,	// PseudoVAESDM_VV_M2
    0U,	// PseudoVAESDM_VV_M4
    0U,	// PseudoVAESDM_VV_M8
    0U,	// PseudoVAESDM_VV_MF2
    0U,	// PseudoVAESEF_VS_M1_M1
    0U,	// PseudoVAESEF_VS_M1_MF2
    0U,	// PseudoVAESEF_VS_M1_MF4
    0U,	// PseudoVAESEF_VS_M1_MF8
    0U,	// PseudoVAESEF_VS_M2_M1
    0U,	// PseudoVAESEF_VS_M2_M2
    0U,	// PseudoVAESEF_VS_M2_MF2
    0U,	// PseudoVAESEF_VS_M2_MF4
    0U,	// PseudoVAESEF_VS_M2_MF8
    0U,	// PseudoVAESEF_VS_M4_M1
    0U,	// PseudoVAESEF_VS_M4_M2
    0U,	// PseudoVAESEF_VS_M4_M4
    0U,	// PseudoVAESEF_VS_M4_MF2
    0U,	// PseudoVAESEF_VS_M4_MF4
    0U,	// PseudoVAESEF_VS_M4_MF8
    0U,	// PseudoVAESEF_VS_M8_M1
    0U,	// PseudoVAESEF_VS_M8_M2
    0U,	// PseudoVAESEF_VS_M8_M4
    0U,	// PseudoVAESEF_VS_M8_MF2
    0U,	// PseudoVAESEF_VS_M8_MF4
    0U,	// PseudoVAESEF_VS_M8_MF8
    0U,	// PseudoVAESEF_VS_MF2_MF2
    0U,	// PseudoVAESEF_VS_MF2_MF4
    0U,	// PseudoVAESEF_VS_MF2_MF8
    0U,	// PseudoVAESEF_VV_M1
    0U,	// PseudoVAESEF_VV_M2
    0U,	// PseudoVAESEF_VV_M4
    0U,	// PseudoVAESEF_VV_M8
    0U,	// PseudoVAESEF_VV_MF2
    0U,	// PseudoVAESEM_VS_M1_M1
    0U,	// PseudoVAESEM_VS_M1_MF2
    0U,	// PseudoVAESEM_VS_M1_MF4
    0U,	// PseudoVAESEM_VS_M1_MF8
    0U,	// PseudoVAESEM_VS_M2_M1
    0U,	// PseudoVAESEM_VS_M2_M2
    0U,	// PseudoVAESEM_VS_M2_MF2
    0U,	// PseudoVAESEM_VS_M2_MF4
    0U,	// PseudoVAESEM_VS_M2_MF8
    0U,	// PseudoVAESEM_VS_M4_M1
    0U,	// PseudoVAESEM_VS_M4_M2
    0U,	// PseudoVAESEM_VS_M4_M4
    0U,	// PseudoVAESEM_VS_M4_MF2
    0U,	// PseudoVAESEM_VS_M4_MF4
    0U,	// PseudoVAESEM_VS_M4_MF8
    0U,	// PseudoVAESEM_VS_M8_M1
    0U,	// PseudoVAESEM_VS_M8_M2
    0U,	// PseudoVAESEM_VS_M8_M4
    0U,	// PseudoVAESEM_VS_M8_MF2
    0U,	// PseudoVAESEM_VS_M8_MF4
    0U,	// PseudoVAESEM_VS_M8_MF8
    0U,	// PseudoVAESEM_VS_MF2_MF2
    0U,	// PseudoVAESEM_VS_MF2_MF4
    0U,	// PseudoVAESEM_VS_MF2_MF8
    0U,	// PseudoVAESEM_VV_M1
    0U,	// PseudoVAESEM_VV_M2
    0U,	// PseudoVAESEM_VV_M4
    0U,	// PseudoVAESEM_VV_M8
    0U,	// PseudoVAESEM_VV_MF2
    0U,	// PseudoVAESKF1_VI_M1
    0U,	// PseudoVAESKF1_VI_M2
    0U,	// PseudoVAESKF1_VI_M4
    0U,	// PseudoVAESKF1_VI_M8
    0U,	// PseudoVAESKF1_VI_MF2
    0U,	// PseudoVAESKF2_VI_M1
    0U,	// PseudoVAESKF2_VI_M2
    0U,	// PseudoVAESKF2_VI_M4
    0U,	// PseudoVAESKF2_VI_M8
    0U,	// PseudoVAESKF2_VI_MF2
    0U,	// PseudoVAESZ_VS_M1_M1
    0U,	// PseudoVAESZ_VS_M1_MF2
    0U,	// PseudoVAESZ_VS_M1_MF4
    0U,	// PseudoVAESZ_VS_M1_MF8
    0U,	// PseudoVAESZ_VS_M2_M1
    0U,	// PseudoVAESZ_VS_M2_M2
    0U,	// PseudoVAESZ_VS_M2_MF2
    0U,	// PseudoVAESZ_VS_M2_MF4
    0U,	// PseudoVAESZ_VS_M2_MF8
    0U,	// PseudoVAESZ_VS_M4_M1
    0U,	// PseudoVAESZ_VS_M4_M2
    0U,	// PseudoVAESZ_VS_M4_M4
    0U,	// PseudoVAESZ_VS_M4_MF2
    0U,	// PseudoVAESZ_VS_M4_MF4
    0U,	// PseudoVAESZ_VS_M4_MF8
    0U,	// PseudoVAESZ_VS_M8_M1
    0U,	// PseudoVAESZ_VS_M8_M2
    0U,	// PseudoVAESZ_VS_M8_M4
    0U,	// PseudoVAESZ_VS_M8_MF2
    0U,	// PseudoVAESZ_VS_M8_MF4
    0U,	// PseudoVAESZ_VS_M8_MF8
    0U,	// PseudoVAESZ_VS_MF2_MF2
    0U,	// PseudoVAESZ_VS_MF2_MF4
    0U,	// PseudoVAESZ_VS_MF2_MF8
    0U,	// PseudoVANDN_VV_M1
    0U,	// PseudoVANDN_VV_M1_MASK
    0U,	// PseudoVANDN_VV_M2
    0U,	// PseudoVANDN_VV_M2_MASK
    0U,	// PseudoVANDN_VV_M4
    0U,	// PseudoVANDN_VV_M4_MASK
    0U,	// PseudoVANDN_VV_M8
    0U,	// PseudoVANDN_VV_M8_MASK
    0U,	// PseudoVANDN_VV_MF2
    0U,	// PseudoVANDN_VV_MF2_MASK
    0U,	// PseudoVANDN_VV_MF4
    0U,	// PseudoVANDN_VV_MF4_MASK
    0U,	// PseudoVANDN_VV_MF8
    0U,	// PseudoVANDN_VV_MF8_MASK
    0U,	// PseudoVANDN_VX_M1
    0U,	// PseudoVANDN_VX_M1_MASK
    0U,	// PseudoVANDN_VX_M2
    0U,	// PseudoVANDN_VX_M2_MASK
    0U,	// PseudoVANDN_VX_M4
    0U,	// PseudoVANDN_VX_M4_MASK
    0U,	// PseudoVANDN_VX_M8
    0U,	// PseudoVANDN_VX_M8_MASK
    0U,	// PseudoVANDN_VX_MF2
    0U,	// PseudoVANDN_VX_MF2_MASK
    0U,	// PseudoVANDN_VX_MF4
    0U,	// PseudoVANDN_VX_MF4_MASK
    0U,	// PseudoVANDN_VX_MF8
    0U,	// PseudoVANDN_VX_MF8_MASK
    0U,	// PseudoVAND_VI_M1
    0U,	// PseudoVAND_VI_M1_MASK
    0U,	// PseudoVAND_VI_M2
    0U,	// PseudoVAND_VI_M2_MASK
    0U,	// PseudoVAND_VI_M4
    0U,	// PseudoVAND_VI_M4_MASK
    0U,	// PseudoVAND_VI_M8
    0U,	// PseudoVAND_VI_M8_MASK
    0U,	// PseudoVAND_VI_MF2
    0U,	// PseudoVAND_VI_MF2_MASK
    0U,	// PseudoVAND_VI_MF4
    0U,	// PseudoVAND_VI_MF4_MASK
    0U,	// PseudoVAND_VI_MF8
    0U,	// PseudoVAND_VI_MF8_MASK
    0U,	// PseudoVAND_VV_M1
    0U,	// PseudoVAND_VV_M1_MASK
    0U,	// PseudoVAND_VV_M2
    0U,	// PseudoVAND_VV_M2_MASK
    0U,	// PseudoVAND_VV_M4
    0U,	// PseudoVAND_VV_M4_MASK
    0U,	// PseudoVAND_VV_M8
    0U,	// PseudoVAND_VV_M8_MASK
    0U,	// PseudoVAND_VV_MF2
    0U,	// PseudoVAND_VV_MF2_MASK
    0U,	// PseudoVAND_VV_MF4
    0U,	// PseudoVAND_VV_MF4_MASK
    0U,	// PseudoVAND_VV_MF8
    0U,	// PseudoVAND_VV_MF8_MASK
    0U,	// PseudoVAND_VX_M1
    0U,	// PseudoVAND_VX_M1_MASK
    0U,	// PseudoVAND_VX_M2
    0U,	// PseudoVAND_VX_M2_MASK
    0U,	// PseudoVAND_VX_M4
    0U,	// PseudoVAND_VX_M4_MASK
    0U,	// PseudoVAND_VX_M8
    0U,	// PseudoVAND_VX_M8_MASK
    0U,	// PseudoVAND_VX_MF2
    0U,	// PseudoVAND_VX_MF2_MASK
    0U,	// PseudoVAND_VX_MF4
    0U,	// PseudoVAND_VX_MF4_MASK
    0U,	// PseudoVAND_VX_MF8
    0U,	// PseudoVAND_VX_MF8_MASK
    0U,	// PseudoVASUBU_VV_M1
    0U,	// PseudoVASUBU_VV_M1_MASK
    0U,	// PseudoVASUBU_VV_M2
    0U,	// PseudoVASUBU_VV_M2_MASK
    0U,	// PseudoVASUBU_VV_M4
    0U,	// PseudoVASUBU_VV_M4_MASK
    0U,	// PseudoVASUBU_VV_M8
    0U,	// PseudoVASUBU_VV_M8_MASK
    0U,	// PseudoVASUBU_VV_MF2
    0U,	// PseudoVASUBU_VV_MF2_MASK
    0U,	// PseudoVASUBU_VV_MF4
    0U,	// PseudoVASUBU_VV_MF4_MASK
    0U,	// PseudoVASUBU_VV_MF8
    0U,	// PseudoVASUBU_VV_MF8_MASK
    0U,	// PseudoVASUBU_VX_M1
    0U,	// PseudoVASUBU_VX_M1_MASK
    0U,	// PseudoVASUBU_VX_M2
    0U,	// PseudoVASUBU_VX_M2_MASK
    0U,	// PseudoVASUBU_VX_M4
    0U,	// PseudoVASUBU_VX_M4_MASK
    0U,	// PseudoVASUBU_VX_M8
    0U,	// PseudoVASUBU_VX_M8_MASK
    0U,	// PseudoVASUBU_VX_MF2
    0U,	// PseudoVASUBU_VX_MF2_MASK
    0U,	// PseudoVASUBU_VX_MF4
    0U,	// PseudoVASUBU_VX_MF4_MASK
    0U,	// PseudoVASUBU_VX_MF8
    0U,	// PseudoVASUBU_VX_MF8_MASK
    0U,	// PseudoVASUB_VV_M1
    0U,	// PseudoVASUB_VV_M1_MASK
    0U,	// PseudoVASUB_VV_M2
    0U,	// PseudoVASUB_VV_M2_MASK
    0U,	// PseudoVASUB_VV_M4
    0U,	// PseudoVASUB_VV_M4_MASK
    0U,	// PseudoVASUB_VV_M8
    0U,	// PseudoVASUB_VV_M8_MASK
    0U,	// PseudoVASUB_VV_MF2
    0U,	// PseudoVASUB_VV_MF2_MASK
    0U,	// PseudoVASUB_VV_MF4
    0U,	// PseudoVASUB_VV_MF4_MASK
    0U,	// PseudoVASUB_VV_MF8
    0U,	// PseudoVASUB_VV_MF8_MASK
    0U,	// PseudoVASUB_VX_M1
    0U,	// PseudoVASUB_VX_M1_MASK
    0U,	// PseudoVASUB_VX_M2
    0U,	// PseudoVASUB_VX_M2_MASK
    0U,	// PseudoVASUB_VX_M4
    0U,	// PseudoVASUB_VX_M4_MASK
    0U,	// PseudoVASUB_VX_M8
    0U,	// PseudoVASUB_VX_M8_MASK
    0U,	// PseudoVASUB_VX_MF2
    0U,	// PseudoVASUB_VX_MF2_MASK
    0U,	// PseudoVASUB_VX_MF4
    0U,	// PseudoVASUB_VX_MF4_MASK
    0U,	// PseudoVASUB_VX_MF8
    0U,	// PseudoVASUB_VX_MF8_MASK
    0U,	// PseudoVBREV8_V_M1
    0U,	// PseudoVBREV8_V_M1_MASK
    0U,	// PseudoVBREV8_V_M2
    0U,	// PseudoVBREV8_V_M2_MASK
    0U,	// PseudoVBREV8_V_M4
    0U,	// PseudoVBREV8_V_M4_MASK
    0U,	// PseudoVBREV8_V_M8
    0U,	// PseudoVBREV8_V_M8_MASK
    0U,	// PseudoVBREV8_V_MF2
    0U,	// PseudoVBREV8_V_MF2_MASK
    0U,	// PseudoVBREV8_V_MF4
    0U,	// PseudoVBREV8_V_MF4_MASK
    0U,	// PseudoVBREV8_V_MF8
    0U,	// PseudoVBREV8_V_MF8_MASK
    0U,	// PseudoVBREV_V_M1
    0U,	// PseudoVBREV_V_M1_MASK
    0U,	// PseudoVBREV_V_M2
    0U,	// PseudoVBREV_V_M2_MASK
    0U,	// PseudoVBREV_V_M4
    0U,	// PseudoVBREV_V_M4_MASK
    0U,	// PseudoVBREV_V_M8
    0U,	// PseudoVBREV_V_M8_MASK
    0U,	// PseudoVBREV_V_MF2
    0U,	// PseudoVBREV_V_MF2_MASK
    0U,	// PseudoVBREV_V_MF4
    0U,	// PseudoVBREV_V_MF4_MASK
    0U,	// PseudoVBREV_V_MF8
    0U,	// PseudoVBREV_V_MF8_MASK
    0U,	// PseudoVCLMULH_VV_M1
    0U,	// PseudoVCLMULH_VV_M1_MASK
    0U,	// PseudoVCLMULH_VV_M2
    0U,	// PseudoVCLMULH_VV_M2_MASK
    0U,	// PseudoVCLMULH_VV_M4
    0U,	// PseudoVCLMULH_VV_M4_MASK
    0U,	// PseudoVCLMULH_VV_M8
    0U,	// PseudoVCLMULH_VV_M8_MASK
    0U,	// PseudoVCLMULH_VV_MF2
    0U,	// PseudoVCLMULH_VV_MF2_MASK
    0U,	// PseudoVCLMULH_VV_MF4
    0U,	// PseudoVCLMULH_VV_MF4_MASK
    0U,	// PseudoVCLMULH_VV_MF8
    0U,	// PseudoVCLMULH_VV_MF8_MASK
    0U,	// PseudoVCLMULH_VX_M1
    0U,	// PseudoVCLMULH_VX_M1_MASK
    0U,	// PseudoVCLMULH_VX_M2
    0U,	// PseudoVCLMULH_VX_M2_MASK
    0U,	// PseudoVCLMULH_VX_M4
    0U,	// PseudoVCLMULH_VX_M4_MASK
    0U,	// PseudoVCLMULH_VX_M8
    0U,	// PseudoVCLMULH_VX_M8_MASK
    0U,	// PseudoVCLMULH_VX_MF2
    0U,	// PseudoVCLMULH_VX_MF2_MASK
    0U,	// PseudoVCLMULH_VX_MF4
    0U,	// PseudoVCLMULH_VX_MF4_MASK
    0U,	// PseudoVCLMULH_VX_MF8
    0U,	// PseudoVCLMULH_VX_MF8_MASK
    0U,	// PseudoVCLMUL_VV_M1
    0U,	// PseudoVCLMUL_VV_M1_MASK
    0U,	// PseudoVCLMUL_VV_M2
    0U,	// PseudoVCLMUL_VV_M2_MASK
    0U,	// PseudoVCLMUL_VV_M4
    0U,	// PseudoVCLMUL_VV_M4_MASK
    0U,	// PseudoVCLMUL_VV_M8
    0U,	// PseudoVCLMUL_VV_M8_MASK
    0U,	// PseudoVCLMUL_VV_MF2
    0U,	// PseudoVCLMUL_VV_MF2_MASK
    0U,	// PseudoVCLMUL_VV_MF4
    0U,	// PseudoVCLMUL_VV_MF4_MASK
    0U,	// PseudoVCLMUL_VV_MF8
    0U,	// PseudoVCLMUL_VV_MF8_MASK
    0U,	// PseudoVCLMUL_VX_M1
    0U,	// PseudoVCLMUL_VX_M1_MASK
    0U,	// PseudoVCLMUL_VX_M2
    0U,	// PseudoVCLMUL_VX_M2_MASK
    0U,	// PseudoVCLMUL_VX_M4
    0U,	// PseudoVCLMUL_VX_M4_MASK
    0U,	// PseudoVCLMUL_VX_M8
    0U,	// PseudoVCLMUL_VX_M8_MASK
    0U,	// PseudoVCLMUL_VX_MF2
    0U,	// PseudoVCLMUL_VX_MF2_MASK
    0U,	// PseudoVCLMUL_VX_MF4
    0U,	// PseudoVCLMUL_VX_MF4_MASK
    0U,	// PseudoVCLMUL_VX_MF8
    0U,	// PseudoVCLMUL_VX_MF8_MASK
    0U,	// PseudoVCLZ_V_M1
    0U,	// PseudoVCLZ_V_M1_MASK
    0U,	// PseudoVCLZ_V_M2
    0U,	// PseudoVCLZ_V_M2_MASK
    0U,	// PseudoVCLZ_V_M4
    0U,	// PseudoVCLZ_V_M4_MASK
    0U,	// PseudoVCLZ_V_M8
    0U,	// PseudoVCLZ_V_M8_MASK
    0U,	// PseudoVCLZ_V_MF2
    0U,	// PseudoVCLZ_V_MF2_MASK
    0U,	// PseudoVCLZ_V_MF4
    0U,	// PseudoVCLZ_V_MF4_MASK
    0U,	// PseudoVCLZ_V_MF8
    0U,	// PseudoVCLZ_V_MF8_MASK
    0U,	// PseudoVCOMPRESS_VM_M1_E16
    0U,	// PseudoVCOMPRESS_VM_M1_E32
    0U,	// PseudoVCOMPRESS_VM_M1_E64
    0U,	// PseudoVCOMPRESS_VM_M1_E8
    0U,	// PseudoVCOMPRESS_VM_M2_E16
    0U,	// PseudoVCOMPRESS_VM_M2_E32
    0U,	// PseudoVCOMPRESS_VM_M2_E64
    0U,	// PseudoVCOMPRESS_VM_M2_E8
    0U,	// PseudoVCOMPRESS_VM_M4_E16
    0U,	// PseudoVCOMPRESS_VM_M4_E32
    0U,	// PseudoVCOMPRESS_VM_M4_E64
    0U,	// PseudoVCOMPRESS_VM_M4_E8
    0U,	// PseudoVCOMPRESS_VM_M8_E16
    0U,	// PseudoVCOMPRESS_VM_M8_E32
    0U,	// PseudoVCOMPRESS_VM_M8_E64
    0U,	// PseudoVCOMPRESS_VM_M8_E8
    0U,	// PseudoVCOMPRESS_VM_MF2_E16
    0U,	// PseudoVCOMPRESS_VM_MF2_E32
    0U,	// PseudoVCOMPRESS_VM_MF2_E8
    0U,	// PseudoVCOMPRESS_VM_MF4_E16
    0U,	// PseudoVCOMPRESS_VM_MF4_E8
    0U,	// PseudoVCOMPRESS_VM_MF8_E8
    0U,	// PseudoVCPOP_M_B1
    0U,	// PseudoVCPOP_M_B16
    0U,	// PseudoVCPOP_M_B16_MASK
    0U,	// PseudoVCPOP_M_B1_MASK
    0U,	// PseudoVCPOP_M_B2
    0U,	// PseudoVCPOP_M_B2_MASK
    0U,	// PseudoVCPOP_M_B32
    0U,	// PseudoVCPOP_M_B32_MASK
    0U,	// PseudoVCPOP_M_B4
    0U,	// PseudoVCPOP_M_B4_MASK
    0U,	// PseudoVCPOP_M_B64
    0U,	// PseudoVCPOP_M_B64_MASK
    0U,	// PseudoVCPOP_M_B8
    0U,	// PseudoVCPOP_M_B8_MASK
    0U,	// PseudoVCPOP_V_M1
    0U,	// PseudoVCPOP_V_M1_MASK
    0U,	// PseudoVCPOP_V_M2
    0U,	// PseudoVCPOP_V_M2_MASK
    0U,	// PseudoVCPOP_V_M4
    0U,	// PseudoVCPOP_V_M4_MASK
    0U,	// PseudoVCPOP_V_M8
    0U,	// PseudoVCPOP_V_M8_MASK
    0U,	// PseudoVCPOP_V_MF2
    0U,	// PseudoVCPOP_V_MF2_MASK
    0U,	// PseudoVCPOP_V_MF4
    0U,	// PseudoVCPOP_V_MF4_MASK
    0U,	// PseudoVCPOP_V_MF8
    0U,	// PseudoVCPOP_V_MF8_MASK
    0U,	// PseudoVCTZ_V_M1
    0U,	// PseudoVCTZ_V_M1_MASK
    0U,	// PseudoVCTZ_V_M2
    0U,	// PseudoVCTZ_V_M2_MASK
    0U,	// PseudoVCTZ_V_M4
    0U,	// PseudoVCTZ_V_M4_MASK
    0U,	// PseudoVCTZ_V_M8
    0U,	// PseudoVCTZ_V_M8_MASK
    0U,	// PseudoVCTZ_V_MF2
    0U,	// PseudoVCTZ_V_MF2_MASK
    0U,	// PseudoVCTZ_V_MF4
    0U,	// PseudoVCTZ_V_MF4_MASK
    0U,	// PseudoVCTZ_V_MF8
    0U,	// PseudoVCTZ_V_MF8_MASK
    0U,	// PseudoVDIVU_VV_M1_E16
    0U,	// PseudoVDIVU_VV_M1_E16_MASK
    0U,	// PseudoVDIVU_VV_M1_E32
    0U,	// PseudoVDIVU_VV_M1_E32_MASK
    0U,	// PseudoVDIVU_VV_M1_E64
    0U,	// PseudoVDIVU_VV_M1_E64_MASK
    0U,	// PseudoVDIVU_VV_M1_E8
    0U,	// PseudoVDIVU_VV_M1_E8_MASK
    0U,	// PseudoVDIVU_VV_M2_E16
    0U,	// PseudoVDIVU_VV_M2_E16_MASK
    0U,	// PseudoVDIVU_VV_M2_E32
    0U,	// PseudoVDIVU_VV_M2_E32_MASK
    0U,	// PseudoVDIVU_VV_M2_E64
    0U,	// PseudoVDIVU_VV_M2_E64_MASK
    0U,	// PseudoVDIVU_VV_M2_E8
    0U,	// PseudoVDIVU_VV_M2_E8_MASK
    0U,	// PseudoVDIVU_VV_M4_E16
    0U,	// PseudoVDIVU_VV_M4_E16_MASK
    0U,	// PseudoVDIVU_VV_M4_E32
    0U,	// PseudoVDIVU_VV_M4_E32_MASK
    0U,	// PseudoVDIVU_VV_M4_E64
    0U,	// PseudoVDIVU_VV_M4_E64_MASK
    0U,	// PseudoVDIVU_VV_M4_E8
    0U,	// PseudoVDIVU_VV_M4_E8_MASK
    0U,	// PseudoVDIVU_VV_M8_E16
    0U,	// PseudoVDIVU_VV_M8_E16_MASK
    0U,	// PseudoVDIVU_VV_M8_E32
    0U,	// PseudoVDIVU_VV_M8_E32_MASK
    0U,	// PseudoVDIVU_VV_M8_E64
    0U,	// PseudoVDIVU_VV_M8_E64_MASK
    0U,	// PseudoVDIVU_VV_M8_E8
    0U,	// PseudoVDIVU_VV_M8_E8_MASK
    0U,	// PseudoVDIVU_VV_MF2_E16
    0U,	// PseudoVDIVU_VV_MF2_E16_MASK
    0U,	// PseudoVDIVU_VV_MF2_E32
    0U,	// PseudoVDIVU_VV_MF2_E32_MASK
    0U,	// PseudoVDIVU_VV_MF2_E8
    0U,	// PseudoVDIVU_VV_MF2_E8_MASK
    0U,	// PseudoVDIVU_VV_MF4_E16
    0U,	// PseudoVDIVU_VV_MF4_E16_MASK
    0U,	// PseudoVDIVU_VV_MF4_E8
    0U,	// PseudoVDIVU_VV_MF4_E8_MASK
    0U,	// PseudoVDIVU_VV_MF8_E8
    0U,	// PseudoVDIVU_VV_MF8_E8_MASK
    0U,	// PseudoVDIVU_VX_M1_E16
    0U,	// PseudoVDIVU_VX_M1_E16_MASK
    0U,	// PseudoVDIVU_VX_M1_E32
    0U,	// PseudoVDIVU_VX_M1_E32_MASK
    0U,	// PseudoVDIVU_VX_M1_E64
    0U,	// PseudoVDIVU_VX_M1_E64_MASK
    0U,	// PseudoVDIVU_VX_M1_E8
    0U,	// PseudoVDIVU_VX_M1_E8_MASK
    0U,	// PseudoVDIVU_VX_M2_E16
    0U,	// PseudoVDIVU_VX_M2_E16_MASK
    0U,	// PseudoVDIVU_VX_M2_E32
    0U,	// PseudoVDIVU_VX_M2_E32_MASK
    0U,	// PseudoVDIVU_VX_M2_E64
    0U,	// PseudoVDIVU_VX_M2_E64_MASK
    0U,	// PseudoVDIVU_VX_M2_E8
    0U,	// PseudoVDIVU_VX_M2_E8_MASK
    0U,	// PseudoVDIVU_VX_M4_E16
    0U,	// PseudoVDIVU_VX_M4_E16_MASK
    0U,	// PseudoVDIVU_VX_M4_E32
    0U,	// PseudoVDIVU_VX_M4_E32_MASK
    0U,	// PseudoVDIVU_VX_M4_E64
    0U,	// PseudoVDIVU_VX_M4_E64_MASK
    0U,	// PseudoVDIVU_VX_M4_E8
    0U,	// PseudoVDIVU_VX_M4_E8_MASK
    0U,	// PseudoVDIVU_VX_M8_E16
    0U,	// PseudoVDIVU_VX_M8_E16_MASK
    0U,	// PseudoVDIVU_VX_M8_E32
    0U,	// PseudoVDIVU_VX_M8_E32_MASK
    0U,	// PseudoVDIVU_VX_M8_E64
    0U,	// PseudoVDIVU_VX_M8_E64_MASK
    0U,	// PseudoVDIVU_VX_M8_E8
    0U,	// PseudoVDIVU_VX_M8_E8_MASK
    0U,	// PseudoVDIVU_VX_MF2_E16
    0U,	// PseudoVDIVU_VX_MF2_E16_MASK
    0U,	// PseudoVDIVU_VX_MF2_E32
    0U,	// PseudoVDIVU_VX_MF2_E32_MASK
    0U,	// PseudoVDIVU_VX_MF2_E8
    0U,	// PseudoVDIVU_VX_MF2_E8_MASK
    0U,	// PseudoVDIVU_VX_MF4_E16
    0U,	// PseudoVDIVU_VX_MF4_E16_MASK
    0U,	// PseudoVDIVU_VX_MF4_E8
    0U,	// PseudoVDIVU_VX_MF4_E8_MASK
    0U,	// PseudoVDIVU_VX_MF8_E8
    0U,	// PseudoVDIVU_VX_MF8_E8_MASK
    0U,	// PseudoVDIV_VV_M1_E16
    0U,	// PseudoVDIV_VV_M1_E16_MASK
    0U,	// PseudoVDIV_VV_M1_E32
    0U,	// PseudoVDIV_VV_M1_E32_MASK
    0U,	// PseudoVDIV_VV_M1_E64
    0U,	// PseudoVDIV_VV_M1_E64_MASK
    0U,	// PseudoVDIV_VV_M1_E8
    0U,	// PseudoVDIV_VV_M1_E8_MASK
    0U,	// PseudoVDIV_VV_M2_E16
    0U,	// PseudoVDIV_VV_M2_E16_MASK
    0U,	// PseudoVDIV_VV_M2_E32
    0U,	// PseudoVDIV_VV_M2_E32_MASK
    0U,	// PseudoVDIV_VV_M2_E64
    0U,	// PseudoVDIV_VV_M2_E64_MASK
    0U,	// PseudoVDIV_VV_M2_E8
    0U,	// PseudoVDIV_VV_M2_E8_MASK
    0U,	// PseudoVDIV_VV_M4_E16
    0U,	// PseudoVDIV_VV_M4_E16_MASK
    0U,	// PseudoVDIV_VV_M4_E32
    0U,	// PseudoVDIV_VV_M4_E32_MASK
    0U,	// PseudoVDIV_VV_M4_E64
    0U,	// PseudoVDIV_VV_M4_E64_MASK
    0U,	// PseudoVDIV_VV_M4_E8
    0U,	// PseudoVDIV_VV_M4_E8_MASK
    0U,	// PseudoVDIV_VV_M8_E16
    0U,	// PseudoVDIV_VV_M8_E16_MASK
    0U,	// PseudoVDIV_VV_M8_E32
    0U,	// PseudoVDIV_VV_M8_E32_MASK
    0U,	// PseudoVDIV_VV_M8_E64
    0U,	// PseudoVDIV_VV_M8_E64_MASK
    0U,	// PseudoVDIV_VV_M8_E8
    0U,	// PseudoVDIV_VV_M8_E8_MASK
    0U,	// PseudoVDIV_VV_MF2_E16
    0U,	// PseudoVDIV_VV_MF2_E16_MASK
    0U,	// PseudoVDIV_VV_MF2_E32
    0U,	// PseudoVDIV_VV_MF2_E32_MASK
    0U,	// PseudoVDIV_VV_MF2_E8
    0U,	// PseudoVDIV_VV_MF2_E8_MASK
    0U,	// PseudoVDIV_VV_MF4_E16
    0U,	// PseudoVDIV_VV_MF4_E16_MASK
    0U,	// PseudoVDIV_VV_MF4_E8
    0U,	// PseudoVDIV_VV_MF4_E8_MASK
    0U,	// PseudoVDIV_VV_MF8_E8
    0U,	// PseudoVDIV_VV_MF8_E8_MASK
    0U,	// PseudoVDIV_VX_M1_E16
    0U,	// PseudoVDIV_VX_M1_E16_MASK
    0U,	// PseudoVDIV_VX_M1_E32
    0U,	// PseudoVDIV_VX_M1_E32_MASK
    0U,	// PseudoVDIV_VX_M1_E64
    0U,	// PseudoVDIV_VX_M1_E64_MASK
    0U,	// PseudoVDIV_VX_M1_E8
    0U,	// PseudoVDIV_VX_M1_E8_MASK
    0U,	// PseudoVDIV_VX_M2_E16
    0U,	// PseudoVDIV_VX_M2_E16_MASK
    0U,	// PseudoVDIV_VX_M2_E32
    0U,	// PseudoVDIV_VX_M2_E32_MASK
    0U,	// PseudoVDIV_VX_M2_E64
    0U,	// PseudoVDIV_VX_M2_E64_MASK
    0U,	// PseudoVDIV_VX_M2_E8
    0U,	// PseudoVDIV_VX_M2_E8_MASK
    0U,	// PseudoVDIV_VX_M4_E16
    0U,	// PseudoVDIV_VX_M4_E16_MASK
    0U,	// PseudoVDIV_VX_M4_E32
    0U,	// PseudoVDIV_VX_M4_E32_MASK
    0U,	// PseudoVDIV_VX_M4_E64
    0U,	// PseudoVDIV_VX_M4_E64_MASK
    0U,	// PseudoVDIV_VX_M4_E8
    0U,	// PseudoVDIV_VX_M4_E8_MASK
    0U,	// PseudoVDIV_VX_M8_E16
    0U,	// PseudoVDIV_VX_M8_E16_MASK
    0U,	// PseudoVDIV_VX_M8_E32
    0U,	// PseudoVDIV_VX_M8_E32_MASK
    0U,	// PseudoVDIV_VX_M8_E64
    0U,	// PseudoVDIV_VX_M8_E64_MASK
    0U,	// PseudoVDIV_VX_M8_E8
    0U,	// PseudoVDIV_VX_M8_E8_MASK
    0U,	// PseudoVDIV_VX_MF2_E16
    0U,	// PseudoVDIV_VX_MF2_E16_MASK
    0U,	// PseudoVDIV_VX_MF2_E32
    0U,	// PseudoVDIV_VX_MF2_E32_MASK
    0U,	// PseudoVDIV_VX_MF2_E8
    0U,	// PseudoVDIV_VX_MF2_E8_MASK
    0U,	// PseudoVDIV_VX_MF4_E16
    0U,	// PseudoVDIV_VX_MF4_E16_MASK
    0U,	// PseudoVDIV_VX_MF4_E8
    0U,	// PseudoVDIV_VX_MF4_E8_MASK
    0U,	// PseudoVDIV_VX_MF8_E8
    0U,	// PseudoVDIV_VX_MF8_E8_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_M1_E16
    0U,	// PseudoVFADD_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_M2_E16
    0U,	// PseudoVFADD_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_M4_E16
    0U,	// PseudoVFADD_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_M8_E16
    0U,	// PseudoVFADD_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFADD_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFADD_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFADD_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_M1_E16
    0U,	// PseudoVFADD_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_M2_E16
    0U,	// PseudoVFADD_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_M4_E16
    0U,	// PseudoVFADD_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_M8_E16
    0U,	// PseudoVFADD_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_MF2_E16
    0U,	// PseudoVFADD_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFADD_ALT_VV_MF4_E16
    0U,	// PseudoVFADD_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M1_E16
    0U,	// PseudoVFADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M2_E16
    0U,	// PseudoVFADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M4_E16
    0U,	// PseudoVFADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFADD_VFPR16_M8_E16
    0U,	// PseudoVFADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFADD_VFPR16_MF2_E16
    0U,	// PseudoVFADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFADD_VFPR16_MF4_E16
    0U,	// PseudoVFADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFADD_VFPR32_M1_E32
    0U,	// PseudoVFADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M2_E32
    0U,	// PseudoVFADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M4_E32
    0U,	// PseudoVFADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFADD_VFPR32_M8_E32
    0U,	// PseudoVFADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFADD_VFPR32_MF2_E32
    0U,	// PseudoVFADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFADD_VFPR64_M1_E64
    0U,	// PseudoVFADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M2_E64
    0U,	// PseudoVFADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M4_E64
    0U,	// PseudoVFADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFADD_VFPR64_M8_E64
    0U,	// PseudoVFADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFADD_VV_M1_E16
    0U,	// PseudoVFADD_VV_M1_E16_MASK
    0U,	// PseudoVFADD_VV_M1_E32
    0U,	// PseudoVFADD_VV_M1_E32_MASK
    0U,	// PseudoVFADD_VV_M1_E64
    0U,	// PseudoVFADD_VV_M1_E64_MASK
    0U,	// PseudoVFADD_VV_M2_E16
    0U,	// PseudoVFADD_VV_M2_E16_MASK
    0U,	// PseudoVFADD_VV_M2_E32
    0U,	// PseudoVFADD_VV_M2_E32_MASK
    0U,	// PseudoVFADD_VV_M2_E64
    0U,	// PseudoVFADD_VV_M2_E64_MASK
    0U,	// PseudoVFADD_VV_M4_E16
    0U,	// PseudoVFADD_VV_M4_E16_MASK
    0U,	// PseudoVFADD_VV_M4_E32
    0U,	// PseudoVFADD_VV_M4_E32_MASK
    0U,	// PseudoVFADD_VV_M4_E64
    0U,	// PseudoVFADD_VV_M4_E64_MASK
    0U,	// PseudoVFADD_VV_M8_E16
    0U,	// PseudoVFADD_VV_M8_E16_MASK
    0U,	// PseudoVFADD_VV_M8_E32
    0U,	// PseudoVFADD_VV_M8_E32_MASK
    0U,	// PseudoVFADD_VV_M8_E64
    0U,	// PseudoVFADD_VV_M8_E64_MASK
    0U,	// PseudoVFADD_VV_MF2_E16
    0U,	// PseudoVFADD_VV_MF2_E16_MASK
    0U,	// PseudoVFADD_VV_MF2_E32
    0U,	// PseudoVFADD_VV_MF2_E32_MASK
    0U,	// PseudoVFADD_VV_MF4_E16
    0U,	// PseudoVFADD_VV_MF4_E16_MASK
    0U,	// PseudoVFCLASS_ALT_V_M1
    0U,	// PseudoVFCLASS_ALT_V_M1_MASK
    0U,	// PseudoVFCLASS_ALT_V_M2
    0U,	// PseudoVFCLASS_ALT_V_M2_MASK
    0U,	// PseudoVFCLASS_ALT_V_M4
    0U,	// PseudoVFCLASS_ALT_V_M4_MASK
    0U,	// PseudoVFCLASS_ALT_V_M8
    0U,	// PseudoVFCLASS_ALT_V_M8_MASK
    0U,	// PseudoVFCLASS_ALT_V_MF2
    0U,	// PseudoVFCLASS_ALT_V_MF2_MASK
    0U,	// PseudoVFCLASS_ALT_V_MF4
    0U,	// PseudoVFCLASS_ALT_V_MF4_MASK
    0U,	// PseudoVFCLASS_V_M1
    0U,	// PseudoVFCLASS_V_M1_MASK
    0U,	// PseudoVFCLASS_V_M2
    0U,	// PseudoVFCLASS_V_M2_MASK
    0U,	// PseudoVFCLASS_V_M4
    0U,	// PseudoVFCLASS_V_M4_MASK
    0U,	// PseudoVFCLASS_V_M8
    0U,	// PseudoVFCLASS_V_M8_MASK
    0U,	// PseudoVFCLASS_V_MF2
    0U,	// PseudoVFCLASS_V_MF2_MASK
    0U,	// PseudoVFCLASS_V_MF4
    0U,	// PseudoVFCLASS_V_MF4_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E16
    0U,	// PseudoVFCVT_F_XU_V_M1_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E32
    0U,	// PseudoVFCVT_F_XU_V_M1_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M1_E64
    0U,	// PseudoVFCVT_F_XU_V_M1_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E16
    0U,	// PseudoVFCVT_F_XU_V_M2_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E32
    0U,	// PseudoVFCVT_F_XU_V_M2_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M2_E64
    0U,	// PseudoVFCVT_F_XU_V_M2_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E16
    0U,	// PseudoVFCVT_F_XU_V_M4_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E32
    0U,	// PseudoVFCVT_F_XU_V_M4_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M4_E64
    0U,	// PseudoVFCVT_F_XU_V_M4_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E16
    0U,	// PseudoVFCVT_F_XU_V_M8_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E32
    0U,	// PseudoVFCVT_F_XU_V_M8_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_M8_E64
    0U,	// PseudoVFCVT_F_XU_V_M8_E64_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2_E16
    0U,	// PseudoVFCVT_F_XU_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF2_E32
    0U,	// PseudoVFCVT_F_XU_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_F_XU_V_MF4_E16
    0U,	// PseudoVFCVT_F_XU_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E16
    0U,	// PseudoVFCVT_F_X_V_M1_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E32
    0U,	// PseudoVFCVT_F_X_V_M1_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M1_E64
    0U,	// PseudoVFCVT_F_X_V_M1_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E16
    0U,	// PseudoVFCVT_F_X_V_M2_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E32
    0U,	// PseudoVFCVT_F_X_V_M2_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M2_E64
    0U,	// PseudoVFCVT_F_X_V_M2_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E16
    0U,	// PseudoVFCVT_F_X_V_M4_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E32
    0U,	// PseudoVFCVT_F_X_V_M4_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M4_E64
    0U,	// PseudoVFCVT_F_X_V_M4_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E16
    0U,	// PseudoVFCVT_F_X_V_M8_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E32
    0U,	// PseudoVFCVT_F_X_V_M8_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_M8_E64
    0U,	// PseudoVFCVT_F_X_V_M8_E64_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2_E16
    0U,	// PseudoVFCVT_F_X_V_MF2_E16_MASK
    0U,	// PseudoVFCVT_F_X_V_MF2_E32
    0U,	// PseudoVFCVT_F_X_V_MF2_E32_MASK
    0U,	// PseudoVFCVT_F_X_V_MF4_E16
    0U,	// PseudoVFCVT_F_X_V_MF4_E16_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8
    0U,	// PseudoVFCVT_RTZ_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8
    0U,	// PseudoVFCVT_RTZ_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M1
    0U,	// PseudoVFCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFCVT_XU_F_V_M2
    0U,	// PseudoVFCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFCVT_XU_F_V_M4
    0U,	// PseudoVFCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFCVT_XU_F_V_M8
    0U,	// PseudoVFCVT_XU_F_V_M8_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF2
    0U,	// PseudoVFCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFCVT_XU_F_V_MF4
    0U,	// PseudoVFCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFCVT_X_F_V_M1
    0U,	// PseudoVFCVT_X_F_V_M1_MASK
    0U,	// PseudoVFCVT_X_F_V_M2
    0U,	// PseudoVFCVT_X_F_V_M2_MASK
    0U,	// PseudoVFCVT_X_F_V_M4
    0U,	// PseudoVFCVT_X_F_V_M4_MASK
    0U,	// PseudoVFCVT_X_F_V_M8
    0U,	// PseudoVFCVT_X_F_V_M8_MASK
    0U,	// PseudoVFCVT_X_F_V_MF2
    0U,	// PseudoVFCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFCVT_X_F_V_MF4
    0U,	// PseudoVFCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFDIV_VFPR16_M1_E16
    0U,	// PseudoVFDIV_VFPR16_M1_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M2_E16
    0U,	// PseudoVFDIV_VFPR16_M2_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M4_E16
    0U,	// PseudoVFDIV_VFPR16_M4_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_M8_E16
    0U,	// PseudoVFDIV_VFPR16_M8_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_MF2_E16
    0U,	// PseudoVFDIV_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFDIV_VFPR16_MF4_E16
    0U,	// PseudoVFDIV_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFDIV_VFPR32_M1_E32
    0U,	// PseudoVFDIV_VFPR32_M1_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M2_E32
    0U,	// PseudoVFDIV_VFPR32_M2_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M4_E32
    0U,	// PseudoVFDIV_VFPR32_M4_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_M8_E32
    0U,	// PseudoVFDIV_VFPR32_M8_E32_MASK
    0U,	// PseudoVFDIV_VFPR32_MF2_E32
    0U,	// PseudoVFDIV_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFDIV_VFPR64_M1_E64
    0U,	// PseudoVFDIV_VFPR64_M1_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M2_E64
    0U,	// PseudoVFDIV_VFPR64_M2_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M4_E64
    0U,	// PseudoVFDIV_VFPR64_M4_E64_MASK
    0U,	// PseudoVFDIV_VFPR64_M8_E64
    0U,	// PseudoVFDIV_VFPR64_M8_E64_MASK
    0U,	// PseudoVFDIV_VV_M1_E16
    0U,	// PseudoVFDIV_VV_M1_E16_MASK
    0U,	// PseudoVFDIV_VV_M1_E32
    0U,	// PseudoVFDIV_VV_M1_E32_MASK
    0U,	// PseudoVFDIV_VV_M1_E64
    0U,	// PseudoVFDIV_VV_M1_E64_MASK
    0U,	// PseudoVFDIV_VV_M2_E16
    0U,	// PseudoVFDIV_VV_M2_E16_MASK
    0U,	// PseudoVFDIV_VV_M2_E32
    0U,	// PseudoVFDIV_VV_M2_E32_MASK
    0U,	// PseudoVFDIV_VV_M2_E64
    0U,	// PseudoVFDIV_VV_M2_E64_MASK
    0U,	// PseudoVFDIV_VV_M4_E16
    0U,	// PseudoVFDIV_VV_M4_E16_MASK
    0U,	// PseudoVFDIV_VV_M4_E32
    0U,	// PseudoVFDIV_VV_M4_E32_MASK
    0U,	// PseudoVFDIV_VV_M4_E64
    0U,	// PseudoVFDIV_VV_M4_E64_MASK
    0U,	// PseudoVFDIV_VV_M8_E16
    0U,	// PseudoVFDIV_VV_M8_E16_MASK
    0U,	// PseudoVFDIV_VV_M8_E32
    0U,	// PseudoVFDIV_VV_M8_E32_MASK
    0U,	// PseudoVFDIV_VV_M8_E64
    0U,	// PseudoVFDIV_VV_M8_E64_MASK
    0U,	// PseudoVFDIV_VV_MF2_E16
    0U,	// PseudoVFDIV_VV_MF2_E16_MASK
    0U,	// PseudoVFDIV_VV_MF2_E32
    0U,	// PseudoVFDIV_VV_MF2_E32_MASK
    0U,	// PseudoVFDIV_VV_MF4_E16
    0U,	// PseudoVFDIV_VV_MF4_E16_MASK
    0U,	// PseudoVFIRST_M_B1
    0U,	// PseudoVFIRST_M_B16
    0U,	// PseudoVFIRST_M_B16_MASK
    0U,	// PseudoVFIRST_M_B1_MASK
    0U,	// PseudoVFIRST_M_B2
    0U,	// PseudoVFIRST_M_B2_MASK
    0U,	// PseudoVFIRST_M_B32
    0U,	// PseudoVFIRST_M_B32_MASK
    0U,	// PseudoVFIRST_M_B4
    0U,	// PseudoVFIRST_M_B4_MASK
    0U,	// PseudoVFIRST_M_B64
    0U,	// PseudoVFIRST_M_B64_MASK
    0U,	// PseudoVFIRST_M_B8
    0U,	// PseudoVFIRST_M_B8_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMACC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMACC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_M1_E16
    0U,	// PseudoVFMACC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_M2_E16
    0U,	// PseudoVFMACC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_M4_E16
    0U,	// PseudoVFMACC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_M8_E16
    0U,	// PseudoVFMACC_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_MF2_E16
    0U,	// PseudoVFMACC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMACC_ALT_VV_MF4_E16
    0U,	// PseudoVFMACC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M1_E16
    0U,	// PseudoVFMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M2_E16
    0U,	// PseudoVFMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M4_E16
    0U,	// PseudoVFMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_M8_E16
    0U,	// PseudoVFMACC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_MF2_E16
    0U,	// PseudoVFMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMACC_VFPR16_MF4_E16
    0U,	// PseudoVFMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMACC_VFPR32_M1_E32
    0U,	// PseudoVFMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M2_E32
    0U,	// PseudoVFMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M4_E32
    0U,	// PseudoVFMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_M8_E32
    0U,	// PseudoVFMACC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMACC_VFPR32_MF2_E32
    0U,	// PseudoVFMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMACC_VFPR64_M1_E64
    0U,	// PseudoVFMACC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M2_E64
    0U,	// PseudoVFMACC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M4_E64
    0U,	// PseudoVFMACC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMACC_VFPR64_M8_E64
    0U,	// PseudoVFMACC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMACC_VV_M1_E16
    0U,	// PseudoVFMACC_VV_M1_E16_MASK
    0U,	// PseudoVFMACC_VV_M1_E32
    0U,	// PseudoVFMACC_VV_M1_E32_MASK
    0U,	// PseudoVFMACC_VV_M1_E64
    0U,	// PseudoVFMACC_VV_M1_E64_MASK
    0U,	// PseudoVFMACC_VV_M2_E16
    0U,	// PseudoVFMACC_VV_M2_E16_MASK
    0U,	// PseudoVFMACC_VV_M2_E32
    0U,	// PseudoVFMACC_VV_M2_E32_MASK
    0U,	// PseudoVFMACC_VV_M2_E64
    0U,	// PseudoVFMACC_VV_M2_E64_MASK
    0U,	// PseudoVFMACC_VV_M4_E16
    0U,	// PseudoVFMACC_VV_M4_E16_MASK
    0U,	// PseudoVFMACC_VV_M4_E32
    0U,	// PseudoVFMACC_VV_M4_E32_MASK
    0U,	// PseudoVFMACC_VV_M4_E64
    0U,	// PseudoVFMACC_VV_M4_E64_MASK
    0U,	// PseudoVFMACC_VV_M8_E16
    0U,	// PseudoVFMACC_VV_M8_E16_MASK
    0U,	// PseudoVFMACC_VV_M8_E32
    0U,	// PseudoVFMACC_VV_M8_E32_MASK
    0U,	// PseudoVFMACC_VV_M8_E64
    0U,	// PseudoVFMACC_VV_M8_E64_MASK
    0U,	// PseudoVFMACC_VV_MF2_E16
    0U,	// PseudoVFMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFMACC_VV_MF2_E32
    0U,	// PseudoVFMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFMACC_VV_MF4_E16
    0U,	// PseudoVFMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMADD_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMADD_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_M1_E16
    0U,	// PseudoVFMADD_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_M2_E16
    0U,	// PseudoVFMADD_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_M4_E16
    0U,	// PseudoVFMADD_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_M8_E16
    0U,	// PseudoVFMADD_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_MF2_E16
    0U,	// PseudoVFMADD_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMADD_ALT_VV_MF4_E16
    0U,	// PseudoVFMADD_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M1_E16
    0U,	// PseudoVFMADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M2_E16
    0U,	// PseudoVFMADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M4_E16
    0U,	// PseudoVFMADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_M8_E16
    0U,	// PseudoVFMADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_MF2_E16
    0U,	// PseudoVFMADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMADD_VFPR16_MF4_E16
    0U,	// PseudoVFMADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMADD_VFPR32_M1_E32
    0U,	// PseudoVFMADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M2_E32
    0U,	// PseudoVFMADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M4_E32
    0U,	// PseudoVFMADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_M8_E32
    0U,	// PseudoVFMADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMADD_VFPR32_MF2_E32
    0U,	// PseudoVFMADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMADD_VFPR64_M1_E64
    0U,	// PseudoVFMADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M2_E64
    0U,	// PseudoVFMADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M4_E64
    0U,	// PseudoVFMADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMADD_VFPR64_M8_E64
    0U,	// PseudoVFMADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMADD_VV_M1_E16
    0U,	// PseudoVFMADD_VV_M1_E16_MASK
    0U,	// PseudoVFMADD_VV_M1_E32
    0U,	// PseudoVFMADD_VV_M1_E32_MASK
    0U,	// PseudoVFMADD_VV_M1_E64
    0U,	// PseudoVFMADD_VV_M1_E64_MASK
    0U,	// PseudoVFMADD_VV_M2_E16
    0U,	// PseudoVFMADD_VV_M2_E16_MASK
    0U,	// PseudoVFMADD_VV_M2_E32
    0U,	// PseudoVFMADD_VV_M2_E32_MASK
    0U,	// PseudoVFMADD_VV_M2_E64
    0U,	// PseudoVFMADD_VV_M2_E64_MASK
    0U,	// PseudoVFMADD_VV_M4_E16
    0U,	// PseudoVFMADD_VV_M4_E16_MASK
    0U,	// PseudoVFMADD_VV_M4_E32
    0U,	// PseudoVFMADD_VV_M4_E32_MASK
    0U,	// PseudoVFMADD_VV_M4_E64
    0U,	// PseudoVFMADD_VV_M4_E64_MASK
    0U,	// PseudoVFMADD_VV_M8_E16
    0U,	// PseudoVFMADD_VV_M8_E16_MASK
    0U,	// PseudoVFMADD_VV_M8_E32
    0U,	// PseudoVFMADD_VV_M8_E32_MASK
    0U,	// PseudoVFMADD_VV_M8_E64
    0U,	// PseudoVFMADD_VV_M8_E64_MASK
    0U,	// PseudoVFMADD_VV_MF2_E16
    0U,	// PseudoVFMADD_VV_MF2_E16_MASK
    0U,	// PseudoVFMADD_VV_MF2_E32
    0U,	// PseudoVFMADD_VV_MF2_E32_MASK
    0U,	// PseudoVFMADD_VV_MF4_E16
    0U,	// PseudoVFMADD_VV_MF4_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMAX_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMAX_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_M1_E16
    0U,	// PseudoVFMAX_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_M2_E16
    0U,	// PseudoVFMAX_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_M4_E16
    0U,	// PseudoVFMAX_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_M8_E16
    0U,	// PseudoVFMAX_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_MF2_E16
    0U,	// PseudoVFMAX_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMAX_ALT_VV_MF4_E16
    0U,	// PseudoVFMAX_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M1_E16
    0U,	// PseudoVFMAX_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M2_E16
    0U,	// PseudoVFMAX_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M4_E16
    0U,	// PseudoVFMAX_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_M8_E16
    0U,	// PseudoVFMAX_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_MF2_E16
    0U,	// PseudoVFMAX_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMAX_VFPR16_MF4_E16
    0U,	// PseudoVFMAX_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMAX_VFPR32_M1_E32
    0U,	// PseudoVFMAX_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M2_E32
    0U,	// PseudoVFMAX_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M4_E32
    0U,	// PseudoVFMAX_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_M8_E32
    0U,	// PseudoVFMAX_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMAX_VFPR32_MF2_E32
    0U,	// PseudoVFMAX_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMAX_VFPR64_M1_E64
    0U,	// PseudoVFMAX_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M2_E64
    0U,	// PseudoVFMAX_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M4_E64
    0U,	// PseudoVFMAX_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMAX_VFPR64_M8_E64
    0U,	// PseudoVFMAX_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMAX_VV_M1_E16
    0U,	// PseudoVFMAX_VV_M1_E16_MASK
    0U,	// PseudoVFMAX_VV_M1_E32
    0U,	// PseudoVFMAX_VV_M1_E32_MASK
    0U,	// PseudoVFMAX_VV_M1_E64
    0U,	// PseudoVFMAX_VV_M1_E64_MASK
    0U,	// PseudoVFMAX_VV_M2_E16
    0U,	// PseudoVFMAX_VV_M2_E16_MASK
    0U,	// PseudoVFMAX_VV_M2_E32
    0U,	// PseudoVFMAX_VV_M2_E32_MASK
    0U,	// PseudoVFMAX_VV_M2_E64
    0U,	// PseudoVFMAX_VV_M2_E64_MASK
    0U,	// PseudoVFMAX_VV_M4_E16
    0U,	// PseudoVFMAX_VV_M4_E16_MASK
    0U,	// PseudoVFMAX_VV_M4_E32
    0U,	// PseudoVFMAX_VV_M4_E32_MASK
    0U,	// PseudoVFMAX_VV_M4_E64
    0U,	// PseudoVFMAX_VV_M4_E64_MASK
    0U,	// PseudoVFMAX_VV_M8_E16
    0U,	// PseudoVFMAX_VV_M8_E16_MASK
    0U,	// PseudoVFMAX_VV_M8_E32
    0U,	// PseudoVFMAX_VV_M8_E32_MASK
    0U,	// PseudoVFMAX_VV_M8_E64
    0U,	// PseudoVFMAX_VV_M8_E64_MASK
    0U,	// PseudoVFMAX_VV_MF2_E16
    0U,	// PseudoVFMAX_VV_MF2_E16_MASK
    0U,	// PseudoVFMAX_VV_MF2_E32
    0U,	// PseudoVFMAX_VV_MF2_E32_MASK
    0U,	// PseudoVFMAX_VV_MF4_E16
    0U,	// PseudoVFMAX_VV_MF4_E16_MASK
    0U,	// PseudoVFMERGE_ALT_VFPR16M_M1
    0U,	// PseudoVFMERGE_ALT_VFPR16M_M2
    0U,	// PseudoVFMERGE_ALT_VFPR16M_M4
    0U,	// PseudoVFMERGE_ALT_VFPR16M_M8
    0U,	// PseudoVFMERGE_ALT_VFPR16M_MF2
    0U,	// PseudoVFMERGE_ALT_VFPR16M_MF4
    0U,	// PseudoVFMERGE_ALT_VFPR32M_M1
    0U,	// PseudoVFMERGE_ALT_VFPR32M_M2
    0U,	// PseudoVFMERGE_ALT_VFPR32M_M4
    0U,	// PseudoVFMERGE_ALT_VFPR32M_M8
    0U,	// PseudoVFMERGE_ALT_VFPR32M_MF2
    0U,	// PseudoVFMERGE_ALT_VFPR64M_M1
    0U,	// PseudoVFMERGE_ALT_VFPR64M_M2
    0U,	// PseudoVFMERGE_ALT_VFPR64M_M4
    0U,	// PseudoVFMERGE_ALT_VFPR64M_M8
    0U,	// PseudoVFMERGE_VFPR16M_M1
    0U,	// PseudoVFMERGE_VFPR16M_M2
    0U,	// PseudoVFMERGE_VFPR16M_M4
    0U,	// PseudoVFMERGE_VFPR16M_M8
    0U,	// PseudoVFMERGE_VFPR16M_MF2
    0U,	// PseudoVFMERGE_VFPR16M_MF4
    0U,	// PseudoVFMERGE_VFPR32M_M1
    0U,	// PseudoVFMERGE_VFPR32M_M2
    0U,	// PseudoVFMERGE_VFPR32M_M4
    0U,	// PseudoVFMERGE_VFPR32M_M8
    0U,	// PseudoVFMERGE_VFPR32M_MF2
    0U,	// PseudoVFMERGE_VFPR64M_M1
    0U,	// PseudoVFMERGE_VFPR64M_M2
    0U,	// PseudoVFMERGE_VFPR64M_M4
    0U,	// PseudoVFMERGE_VFPR64M_M8
    0U,	// PseudoVFMIN_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMIN_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMIN_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMIN_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMIN_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMIN_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMIN_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_M1_E16
    0U,	// PseudoVFMIN_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_M2_E16
    0U,	// PseudoVFMIN_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_M4_E16
    0U,	// PseudoVFMIN_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_M8_E16
    0U,	// PseudoVFMIN_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_MF2_E16
    0U,	// PseudoVFMIN_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMIN_ALT_VV_MF4_E16
    0U,	// PseudoVFMIN_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M1_E16
    0U,	// PseudoVFMIN_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M2_E16
    0U,	// PseudoVFMIN_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M4_E16
    0U,	// PseudoVFMIN_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_M8_E16
    0U,	// PseudoVFMIN_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_MF2_E16
    0U,	// PseudoVFMIN_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMIN_VFPR16_MF4_E16
    0U,	// PseudoVFMIN_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMIN_VFPR32_M1_E32
    0U,	// PseudoVFMIN_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M2_E32
    0U,	// PseudoVFMIN_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M4_E32
    0U,	// PseudoVFMIN_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_M8_E32
    0U,	// PseudoVFMIN_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMIN_VFPR32_MF2_E32
    0U,	// PseudoVFMIN_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMIN_VFPR64_M1_E64
    0U,	// PseudoVFMIN_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M2_E64
    0U,	// PseudoVFMIN_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M4_E64
    0U,	// PseudoVFMIN_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMIN_VFPR64_M8_E64
    0U,	// PseudoVFMIN_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMIN_VV_M1_E16
    0U,	// PseudoVFMIN_VV_M1_E16_MASK
    0U,	// PseudoVFMIN_VV_M1_E32
    0U,	// PseudoVFMIN_VV_M1_E32_MASK
    0U,	// PseudoVFMIN_VV_M1_E64
    0U,	// PseudoVFMIN_VV_M1_E64_MASK
    0U,	// PseudoVFMIN_VV_M2_E16
    0U,	// PseudoVFMIN_VV_M2_E16_MASK
    0U,	// PseudoVFMIN_VV_M2_E32
    0U,	// PseudoVFMIN_VV_M2_E32_MASK
    0U,	// PseudoVFMIN_VV_M2_E64
    0U,	// PseudoVFMIN_VV_M2_E64_MASK
    0U,	// PseudoVFMIN_VV_M4_E16
    0U,	// PseudoVFMIN_VV_M4_E16_MASK
    0U,	// PseudoVFMIN_VV_M4_E32
    0U,	// PseudoVFMIN_VV_M4_E32_MASK
    0U,	// PseudoVFMIN_VV_M4_E64
    0U,	// PseudoVFMIN_VV_M4_E64_MASK
    0U,	// PseudoVFMIN_VV_M8_E16
    0U,	// PseudoVFMIN_VV_M8_E16_MASK
    0U,	// PseudoVFMIN_VV_M8_E32
    0U,	// PseudoVFMIN_VV_M8_E32_MASK
    0U,	// PseudoVFMIN_VV_M8_E64
    0U,	// PseudoVFMIN_VV_M8_E64_MASK
    0U,	// PseudoVFMIN_VV_MF2_E16
    0U,	// PseudoVFMIN_VV_MF2_E16_MASK
    0U,	// PseudoVFMIN_VV_MF2_E32
    0U,	// PseudoVFMIN_VV_MF2_E32_MASK
    0U,	// PseudoVFMIN_VV_MF4_E16
    0U,	// PseudoVFMIN_VV_MF4_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMSAC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_M1_E16
    0U,	// PseudoVFMSAC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_M2_E16
    0U,	// PseudoVFMSAC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_M4_E16
    0U,	// PseudoVFMSAC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_M8_E16
    0U,	// PseudoVFMSAC_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_MF2_E16
    0U,	// PseudoVFMSAC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMSAC_ALT_VV_MF4_E16
    0U,	// PseudoVFMSAC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M1_E16
    0U,	// PseudoVFMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M2_E16
    0U,	// PseudoVFMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M4_E16
    0U,	// PseudoVFMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_M8_E16
    0U,	// PseudoVFMSAC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSAC_VFPR32_M1_E32
    0U,	// PseudoVFMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M2_E32
    0U,	// PseudoVFMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M4_E32
    0U,	// PseudoVFMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_M8_E32
    0U,	// PseudoVFMSAC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMSAC_VFPR64_M1_E64
    0U,	// PseudoVFMSAC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M2_E64
    0U,	// PseudoVFMSAC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M4_E64
    0U,	// PseudoVFMSAC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMSAC_VFPR64_M8_E64
    0U,	// PseudoVFMSAC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMSAC_VV_M1_E16
    0U,	// PseudoVFMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFMSAC_VV_M1_E32
    0U,	// PseudoVFMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFMSAC_VV_M1_E64
    0U,	// PseudoVFMSAC_VV_M1_E64_MASK
    0U,	// PseudoVFMSAC_VV_M2_E16
    0U,	// PseudoVFMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFMSAC_VV_M2_E32
    0U,	// PseudoVFMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFMSAC_VV_M2_E64
    0U,	// PseudoVFMSAC_VV_M2_E64_MASK
    0U,	// PseudoVFMSAC_VV_M4_E16
    0U,	// PseudoVFMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFMSAC_VV_M4_E32
    0U,	// PseudoVFMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFMSAC_VV_M4_E64
    0U,	// PseudoVFMSAC_VV_M4_E64_MASK
    0U,	// PseudoVFMSAC_VV_M8_E16
    0U,	// PseudoVFMSAC_VV_M8_E16_MASK
    0U,	// PseudoVFMSAC_VV_M8_E32
    0U,	// PseudoVFMSAC_VV_M8_E32_MASK
    0U,	// PseudoVFMSAC_VV_M8_E64
    0U,	// PseudoVFMSAC_VV_M8_E64_MASK
    0U,	// PseudoVFMSAC_VV_MF2_E16
    0U,	// PseudoVFMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFMSAC_VV_MF2_E32
    0U,	// PseudoVFMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFMSAC_VV_MF4_E16
    0U,	// PseudoVFMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMSUB_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_M1_E16
    0U,	// PseudoVFMSUB_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_M2_E16
    0U,	// PseudoVFMSUB_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_M4_E16
    0U,	// PseudoVFMSUB_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_M8_E16
    0U,	// PseudoVFMSUB_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_MF2_E16
    0U,	// PseudoVFMSUB_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMSUB_ALT_VV_MF4_E16
    0U,	// PseudoVFMSUB_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M1_E16
    0U,	// PseudoVFMSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M2_E16
    0U,	// PseudoVFMSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M4_E16
    0U,	// PseudoVFMSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_M8_E16
    0U,	// PseudoVFMSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_MF2_E16
    0U,	// PseudoVFMSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMSUB_VFPR16_MF4_E16
    0U,	// PseudoVFMSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMSUB_VFPR32_M1_E32
    0U,	// PseudoVFMSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M2_E32
    0U,	// PseudoVFMSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M4_E32
    0U,	// PseudoVFMSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_M8_E32
    0U,	// PseudoVFMSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMSUB_VFPR32_MF2_E32
    0U,	// PseudoVFMSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMSUB_VFPR64_M1_E64
    0U,	// PseudoVFMSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M2_E64
    0U,	// PseudoVFMSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M4_E64
    0U,	// PseudoVFMSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMSUB_VFPR64_M8_E64
    0U,	// PseudoVFMSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMSUB_VV_M1_E16
    0U,	// PseudoVFMSUB_VV_M1_E16_MASK
    0U,	// PseudoVFMSUB_VV_M1_E32
    0U,	// PseudoVFMSUB_VV_M1_E32_MASK
    0U,	// PseudoVFMSUB_VV_M1_E64
    0U,	// PseudoVFMSUB_VV_M1_E64_MASK
    0U,	// PseudoVFMSUB_VV_M2_E16
    0U,	// PseudoVFMSUB_VV_M2_E16_MASK
    0U,	// PseudoVFMSUB_VV_M2_E32
    0U,	// PseudoVFMSUB_VV_M2_E32_MASK
    0U,	// PseudoVFMSUB_VV_M2_E64
    0U,	// PseudoVFMSUB_VV_M2_E64_MASK
    0U,	// PseudoVFMSUB_VV_M4_E16
    0U,	// PseudoVFMSUB_VV_M4_E16_MASK
    0U,	// PseudoVFMSUB_VV_M4_E32
    0U,	// PseudoVFMSUB_VV_M4_E32_MASK
    0U,	// PseudoVFMSUB_VV_M4_E64
    0U,	// PseudoVFMSUB_VV_M4_E64_MASK
    0U,	// PseudoVFMSUB_VV_M8_E16
    0U,	// PseudoVFMSUB_VV_M8_E16_MASK
    0U,	// PseudoVFMSUB_VV_M8_E32
    0U,	// PseudoVFMSUB_VV_M8_E32_MASK
    0U,	// PseudoVFMSUB_VV_M8_E64
    0U,	// PseudoVFMSUB_VV_M8_E64_MASK
    0U,	// PseudoVFMSUB_VV_MF2_E16
    0U,	// PseudoVFMSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFMSUB_VV_MF2_E32
    0U,	// PseudoVFMSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFMSUB_VV_MF4_E16
    0U,	// PseudoVFMSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_M1_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_M2_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_M4_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_M8_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMUL_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFMUL_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_M1_E16
    0U,	// PseudoVFMUL_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_M2_E16
    0U,	// PseudoVFMUL_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_M4_E16
    0U,	// PseudoVFMUL_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_M8_E16
    0U,	// PseudoVFMUL_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_MF2_E16
    0U,	// PseudoVFMUL_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFMUL_ALT_VV_MF4_E16
    0U,	// PseudoVFMUL_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M1_E16
    0U,	// PseudoVFMUL_VFPR16_M1_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M2_E16
    0U,	// PseudoVFMUL_VFPR16_M2_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M4_E16
    0U,	// PseudoVFMUL_VFPR16_M4_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_M8_E16
    0U,	// PseudoVFMUL_VFPR16_M8_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_MF2_E16
    0U,	// PseudoVFMUL_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFMUL_VFPR16_MF4_E16
    0U,	// PseudoVFMUL_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFMUL_VFPR32_M1_E32
    0U,	// PseudoVFMUL_VFPR32_M1_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M2_E32
    0U,	// PseudoVFMUL_VFPR32_M2_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M4_E32
    0U,	// PseudoVFMUL_VFPR32_M4_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_M8_E32
    0U,	// PseudoVFMUL_VFPR32_M8_E32_MASK
    0U,	// PseudoVFMUL_VFPR32_MF2_E32
    0U,	// PseudoVFMUL_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFMUL_VFPR64_M1_E64
    0U,	// PseudoVFMUL_VFPR64_M1_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M2_E64
    0U,	// PseudoVFMUL_VFPR64_M2_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M4_E64
    0U,	// PseudoVFMUL_VFPR64_M4_E64_MASK
    0U,	// PseudoVFMUL_VFPR64_M8_E64
    0U,	// PseudoVFMUL_VFPR64_M8_E64_MASK
    0U,	// PseudoVFMUL_VV_M1_E16
    0U,	// PseudoVFMUL_VV_M1_E16_MASK
    0U,	// PseudoVFMUL_VV_M1_E32
    0U,	// PseudoVFMUL_VV_M1_E32_MASK
    0U,	// PseudoVFMUL_VV_M1_E64
    0U,	// PseudoVFMUL_VV_M1_E64_MASK
    0U,	// PseudoVFMUL_VV_M2_E16
    0U,	// PseudoVFMUL_VV_M2_E16_MASK
    0U,	// PseudoVFMUL_VV_M2_E32
    0U,	// PseudoVFMUL_VV_M2_E32_MASK
    0U,	// PseudoVFMUL_VV_M2_E64
    0U,	// PseudoVFMUL_VV_M2_E64_MASK
    0U,	// PseudoVFMUL_VV_M4_E16
    0U,	// PseudoVFMUL_VV_M4_E16_MASK
    0U,	// PseudoVFMUL_VV_M4_E32
    0U,	// PseudoVFMUL_VV_M4_E32_MASK
    0U,	// PseudoVFMUL_VV_M4_E64
    0U,	// PseudoVFMUL_VV_M4_E64_MASK
    0U,	// PseudoVFMUL_VV_M8_E16
    0U,	// PseudoVFMUL_VV_M8_E16_MASK
    0U,	// PseudoVFMUL_VV_M8_E32
    0U,	// PseudoVFMUL_VV_M8_E32_MASK
    0U,	// PseudoVFMUL_VV_M8_E64
    0U,	// PseudoVFMUL_VV_M8_E64_MASK
    0U,	// PseudoVFMUL_VV_MF2_E16
    0U,	// PseudoVFMUL_VV_MF2_E16_MASK
    0U,	// PseudoVFMUL_VV_MF2_E32
    0U,	// PseudoVFMUL_VV_MF2_E32_MASK
    0U,	// PseudoVFMUL_VV_MF4_E16
    0U,	// PseudoVFMUL_VV_MF4_E16_MASK
    0U,	// PseudoVFMV_FPR16_S
    0U,	// PseudoVFMV_FPR16_S_ALT
    0U,	// PseudoVFMV_FPR32_S
    0U,	// PseudoVFMV_FPR64_S
    0U,	// PseudoVFMV_S_FPR16
    0U,	// PseudoVFMV_S_FPR16_ALT
    0U,	// PseudoVFMV_S_FPR32
    0U,	// PseudoVFMV_S_FPR64
    0U,	// PseudoVFMV_V_ALT_FPR16_M1
    0U,	// PseudoVFMV_V_ALT_FPR16_M2
    0U,	// PseudoVFMV_V_ALT_FPR16_M4
    0U,	// PseudoVFMV_V_ALT_FPR16_M8
    0U,	// PseudoVFMV_V_ALT_FPR16_MF2
    0U,	// PseudoVFMV_V_ALT_FPR16_MF4
    0U,	// PseudoVFMV_V_ALT_FPR32_M1
    0U,	// PseudoVFMV_V_ALT_FPR32_M2
    0U,	// PseudoVFMV_V_ALT_FPR32_M4
    0U,	// PseudoVFMV_V_ALT_FPR32_M8
    0U,	// PseudoVFMV_V_ALT_FPR32_MF2
    0U,	// PseudoVFMV_V_ALT_FPR64_M1
    0U,	// PseudoVFMV_V_ALT_FPR64_M2
    0U,	// PseudoVFMV_V_ALT_FPR64_M4
    0U,	// PseudoVFMV_V_ALT_FPR64_M8
    0U,	// PseudoVFMV_V_FPR16_M1
    0U,	// PseudoVFMV_V_FPR16_M2
    0U,	// PseudoVFMV_V_FPR16_M4
    0U,	// PseudoVFMV_V_FPR16_M8
    0U,	// PseudoVFMV_V_FPR16_MF2
    0U,	// PseudoVFMV_V_FPR16_MF4
    0U,	// PseudoVFMV_V_FPR32_M1
    0U,	// PseudoVFMV_V_FPR32_M2
    0U,	// PseudoVFMV_V_FPR32_M4
    0U,	// PseudoVFMV_V_FPR32_M8
    0U,	// PseudoVFMV_V_FPR32_MF2
    0U,	// PseudoVFMV_V_FPR64_M1
    0U,	// PseudoVFMV_V_FPR64_M2
    0U,	// PseudoVFMV_V_FPR64_M4
    0U,	// PseudoVFMV_V_FPR64_M8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M1_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M1_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M2_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M2_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M4_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_M4_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF2_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF2_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF4_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF4_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF8_E8
    0U,	// PseudoVFNCVTBF16_F_F_ALT_W_MF8_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_M1_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_M2_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_M4_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E32
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_MF2_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E16
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_MF4_E8_MASK
    0U,	// PseudoVFNCVTBF16_F_F_W_MF8_E8
    0U,	// PseudoVFNCVTBF16_F_F_W_MF8_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M1_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M1_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M2_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M2_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M4_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_M4_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF2_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF2_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF4_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF4_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF8_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_ALT_W_MF8_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M1_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M1_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M2_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M2_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M4_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_M4_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF2_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF2_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF4_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF4_E8_MASK
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF8_E8
    0U,	// PseudoVFNCVTBF16_SAT_F_F_W_MF8_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_Q_M1_E8
    0U,	// PseudoVFNCVT_F_F_ALT_Q_M1_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_Q_M2_E8
    0U,	// PseudoVFNCVT_F_F_ALT_Q_M2_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF2_E8
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF2_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF4_E8
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF4_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF8_E8
    0U,	// PseudoVFNCVT_F_F_ALT_Q_MF8_E8_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_W_M1_E16
    0U,	// PseudoVFNCVT_F_F_ALT_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_W_M2_E16
    0U,	// PseudoVFNCVT_F_F_ALT_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_W_M4_E16
    0U,	// PseudoVFNCVT_F_F_ALT_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_W_MF2_E16
    0U,	// PseudoVFNCVT_F_F_ALT_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_ALT_W_MF4_E16
    0U,	// PseudoVFNCVT_F_F_ALT_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_F_Q_M1_E8
    0U,	// PseudoVFNCVT_F_F_Q_M1_E8_MASK
    0U,	// PseudoVFNCVT_F_F_Q_M2_E8
    0U,	// PseudoVFNCVT_F_F_Q_M2_E8_MASK
    0U,	// PseudoVFNCVT_F_F_Q_MF2_E8
    0U,	// PseudoVFNCVT_F_F_Q_MF2_E8_MASK
    0U,	// PseudoVFNCVT_F_F_Q_MF4_E8
    0U,	// PseudoVFNCVT_F_F_Q_MF4_E8_MASK
    0U,	// PseudoVFNCVT_F_F_Q_MF8_E8
    0U,	// PseudoVFNCVT_F_F_Q_MF8_E8_MASK
    0U,	// PseudoVFNCVT_F_F_W_M1_E16
    0U,	// PseudoVFNCVT_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M1_E32
    0U,	// PseudoVFNCVT_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2_E16
    0U,	// PseudoVFNCVT_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M2_E32
    0U,	// PseudoVFNCVT_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4_E16
    0U,	// PseudoVFNCVT_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_M4_E32
    0U,	// PseudoVFNCVT_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2_E16
    0U,	// PseudoVFNCVT_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF2_E32
    0U,	// PseudoVFNCVT_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_F_W_MF4_E16
    0U,	// PseudoVFNCVT_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1_E16
    0U,	// PseudoVFNCVT_F_XU_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M1_E32
    0U,	// PseudoVFNCVT_F_XU_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2_E16
    0U,	// PseudoVFNCVT_F_XU_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M2_E32
    0U,	// PseudoVFNCVT_F_XU_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4_E16
    0U,	// PseudoVFNCVT_F_XU_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_M4_E32
    0U,	// PseudoVFNCVT_F_XU_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E16
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E32
    0U,	// PseudoVFNCVT_F_XU_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_XU_W_MF4_E16
    0U,	// PseudoVFNCVT_F_XU_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1_E16
    0U,	// PseudoVFNCVT_F_X_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M1_E32
    0U,	// PseudoVFNCVT_F_X_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2_E16
    0U,	// PseudoVFNCVT_F_X_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M2_E32
    0U,	// PseudoVFNCVT_F_X_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4_E16
    0U,	// PseudoVFNCVT_F_X_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_M4_E32
    0U,	// PseudoVFNCVT_F_X_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2_E16
    0U,	// PseudoVFNCVT_F_X_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF2_E32
    0U,	// PseudoVFNCVT_F_X_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_F_X_W_MF4_E16
    0U,	// PseudoVFNCVT_F_X_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M1_E16
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_MF2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_MF4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_ALT_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M1_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M2_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_M4_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E16_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E32
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF2_E32_MASK
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_E16
    0U,	// PseudoVFNCVT_ROD_F_F_W_MF4_E16_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M1
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M2
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M4
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF2
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF4
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF8
    0U,	// PseudoVFNCVT_RTZ_XU_F_ALT_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M1
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M2
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M4
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF2
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF4
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF8
    0U,	// PseudoVFNCVT_RTZ_X_F_ALT_W_MF8_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8
    0U,	// PseudoVFNCVT_RTZ_X_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_M1_E8
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_M1_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_M2_E8
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_M2_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF2_E8
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF2_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF4_E8
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF4_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF8_E8
    0U,	// PseudoVFNCVT_SAT_F_F_ALT_Q_MF8_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_Q_M1_E8
    0U,	// PseudoVFNCVT_SAT_F_F_Q_M1_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_Q_M2_E8
    0U,	// PseudoVFNCVT_SAT_F_F_Q_M2_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF2_E8
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF2_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF4_E8
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF4_E8_MASK
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF8_E8
    0U,	// PseudoVFNCVT_SAT_F_F_Q_MF8_E8_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M1
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M1_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M2
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M2_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M4
    0U,	// PseudoVFNCVT_XU_F_ALT_W_M4_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF2
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF2_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF4
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF4_MASK
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF8
    0U,	// PseudoVFNCVT_XU_F_ALT_W_MF8_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M1
    0U,	// PseudoVFNCVT_XU_F_W_M1_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M2
    0U,	// PseudoVFNCVT_XU_F_W_M2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_M4
    0U,	// PseudoVFNCVT_XU_F_W_M4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF2
    0U,	// PseudoVFNCVT_XU_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF4
    0U,	// PseudoVFNCVT_XU_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_XU_F_W_MF8
    0U,	// PseudoVFNCVT_XU_F_W_MF8_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_M1
    0U,	// PseudoVFNCVT_X_F_ALT_W_M1_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_M2
    0U,	// PseudoVFNCVT_X_F_ALT_W_M2_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_M4
    0U,	// PseudoVFNCVT_X_F_ALT_W_M4_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF2
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF2_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF4
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF4_MASK
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF8
    0U,	// PseudoVFNCVT_X_F_ALT_W_MF8_MASK
    0U,	// PseudoVFNCVT_X_F_W_M1
    0U,	// PseudoVFNCVT_X_F_W_M1_MASK
    0U,	// PseudoVFNCVT_X_F_W_M2
    0U,	// PseudoVFNCVT_X_F_W_M2_MASK
    0U,	// PseudoVFNCVT_X_F_W_M4
    0U,	// PseudoVFNCVT_X_F_W_M4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF2
    0U,	// PseudoVFNCVT_X_F_W_MF2_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF4
    0U,	// PseudoVFNCVT_X_F_W_MF4_MASK
    0U,	// PseudoVFNCVT_X_F_W_MF8
    0U,	// PseudoVFNCVT_X_F_W_MF8_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_M8_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFNMACC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_M1_E16
    0U,	// PseudoVFNMACC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_M2_E16
    0U,	// PseudoVFNMACC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_M4_E16
    0U,	// PseudoVFNMACC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_M8_E16
    0U,	// PseudoVFNMACC_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_MF2_E16
    0U,	// PseudoVFNMACC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFNMACC_ALT_VV_MF4_E16
    0U,	// PseudoVFNMACC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M1_E16
    0U,	// PseudoVFNMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M2_E16
    0U,	// PseudoVFNMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M4_E16
    0U,	// PseudoVFNMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_M8_E16
    0U,	// PseudoVFNMACC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_MF2_E16
    0U,	// PseudoVFNMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMACC_VFPR16_MF4_E16
    0U,	// PseudoVFNMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMACC_VFPR32_M1_E32
    0U,	// PseudoVFNMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M2_E32
    0U,	// PseudoVFNMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M4_E32
    0U,	// PseudoVFNMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_M8_E32
    0U,	// PseudoVFNMACC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMACC_VFPR32_MF2_E32
    0U,	// PseudoVFNMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMACC_VFPR64_M1_E64
    0U,	// PseudoVFNMACC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M2_E64
    0U,	// PseudoVFNMACC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M4_E64
    0U,	// PseudoVFNMACC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMACC_VFPR64_M8_E64
    0U,	// PseudoVFNMACC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMACC_VV_M1_E16
    0U,	// PseudoVFNMACC_VV_M1_E16_MASK
    0U,	// PseudoVFNMACC_VV_M1_E32
    0U,	// PseudoVFNMACC_VV_M1_E32_MASK
    0U,	// PseudoVFNMACC_VV_M1_E64
    0U,	// PseudoVFNMACC_VV_M1_E64_MASK
    0U,	// PseudoVFNMACC_VV_M2_E16
    0U,	// PseudoVFNMACC_VV_M2_E16_MASK
    0U,	// PseudoVFNMACC_VV_M2_E32
    0U,	// PseudoVFNMACC_VV_M2_E32_MASK
    0U,	// PseudoVFNMACC_VV_M2_E64
    0U,	// PseudoVFNMACC_VV_M2_E64_MASK
    0U,	// PseudoVFNMACC_VV_M4_E16
    0U,	// PseudoVFNMACC_VV_M4_E16_MASK
    0U,	// PseudoVFNMACC_VV_M4_E32
    0U,	// PseudoVFNMACC_VV_M4_E32_MASK
    0U,	// PseudoVFNMACC_VV_M4_E64
    0U,	// PseudoVFNMACC_VV_M4_E64_MASK
    0U,	// PseudoVFNMACC_VV_M8_E16
    0U,	// PseudoVFNMACC_VV_M8_E16_MASK
    0U,	// PseudoVFNMACC_VV_M8_E32
    0U,	// PseudoVFNMACC_VV_M8_E32_MASK
    0U,	// PseudoVFNMACC_VV_M8_E64
    0U,	// PseudoVFNMACC_VV_M8_E64_MASK
    0U,	// PseudoVFNMACC_VV_MF2_E16
    0U,	// PseudoVFNMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFNMACC_VV_MF2_E32
    0U,	// PseudoVFNMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFNMACC_VV_MF4_E16
    0U,	// PseudoVFNMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_M1_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_M2_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_M4_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_M8_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFNMADD_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_M1_E16
    0U,	// PseudoVFNMADD_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_M2_E16
    0U,	// PseudoVFNMADD_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_M4_E16
    0U,	// PseudoVFNMADD_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_M8_E16
    0U,	// PseudoVFNMADD_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_MF2_E16
    0U,	// PseudoVFNMADD_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFNMADD_ALT_VV_MF4_E16
    0U,	// PseudoVFNMADD_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M1_E16
    0U,	// PseudoVFNMADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M2_E16
    0U,	// PseudoVFNMADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M4_E16
    0U,	// PseudoVFNMADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_M8_E16
    0U,	// PseudoVFNMADD_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_MF2_E16
    0U,	// PseudoVFNMADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMADD_VFPR16_MF4_E16
    0U,	// PseudoVFNMADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMADD_VFPR32_M1_E32
    0U,	// PseudoVFNMADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M2_E32
    0U,	// PseudoVFNMADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M4_E32
    0U,	// PseudoVFNMADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_M8_E32
    0U,	// PseudoVFNMADD_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMADD_VFPR32_MF2_E32
    0U,	// PseudoVFNMADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMADD_VFPR64_M1_E64
    0U,	// PseudoVFNMADD_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M2_E64
    0U,	// PseudoVFNMADD_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M4_E64
    0U,	// PseudoVFNMADD_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMADD_VFPR64_M8_E64
    0U,	// PseudoVFNMADD_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMADD_VV_M1_E16
    0U,	// PseudoVFNMADD_VV_M1_E16_MASK
    0U,	// PseudoVFNMADD_VV_M1_E32
    0U,	// PseudoVFNMADD_VV_M1_E32_MASK
    0U,	// PseudoVFNMADD_VV_M1_E64
    0U,	// PseudoVFNMADD_VV_M1_E64_MASK
    0U,	// PseudoVFNMADD_VV_M2_E16
    0U,	// PseudoVFNMADD_VV_M2_E16_MASK
    0U,	// PseudoVFNMADD_VV_M2_E32
    0U,	// PseudoVFNMADD_VV_M2_E32_MASK
    0U,	// PseudoVFNMADD_VV_M2_E64
    0U,	// PseudoVFNMADD_VV_M2_E64_MASK
    0U,	// PseudoVFNMADD_VV_M4_E16
    0U,	// PseudoVFNMADD_VV_M4_E16_MASK
    0U,	// PseudoVFNMADD_VV_M4_E32
    0U,	// PseudoVFNMADD_VV_M4_E32_MASK
    0U,	// PseudoVFNMADD_VV_M4_E64
    0U,	// PseudoVFNMADD_VV_M4_E64_MASK
    0U,	// PseudoVFNMADD_VV_M8_E16
    0U,	// PseudoVFNMADD_VV_M8_E16_MASK
    0U,	// PseudoVFNMADD_VV_M8_E32
    0U,	// PseudoVFNMADD_VV_M8_E32_MASK
    0U,	// PseudoVFNMADD_VV_M8_E64
    0U,	// PseudoVFNMADD_VV_M8_E64_MASK
    0U,	// PseudoVFNMADD_VV_MF2_E16
    0U,	// PseudoVFNMADD_VV_MF2_E16_MASK
    0U,	// PseudoVFNMADD_VV_MF2_E32
    0U,	// PseudoVFNMADD_VV_MF2_E32_MASK
    0U,	// PseudoVFNMADD_VV_MF4_E16
    0U,	// PseudoVFNMADD_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M8_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFNMSAC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_M1_E16
    0U,	// PseudoVFNMSAC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_M2_E16
    0U,	// PseudoVFNMSAC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_M4_E16
    0U,	// PseudoVFNMSAC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_M8_E16
    0U,	// PseudoVFNMSAC_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_MF2_E16
    0U,	// PseudoVFNMSAC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_ALT_VV_MF4_E16
    0U,	// PseudoVFNMSAC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M1_E16
    0U,	// PseudoVFNMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M2_E16
    0U,	// PseudoVFNMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M4_E16
    0U,	// PseudoVFNMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_M8_E16
    0U,	// PseudoVFNMSAC_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFNMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFNMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M1_E32
    0U,	// PseudoVFNMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M2_E32
    0U,	// PseudoVFNMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M4_E32
    0U,	// PseudoVFNMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_M8_E32
    0U,	// PseudoVFNMSAC_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFNMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M1_E64
    0U,	// PseudoVFNMSAC_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M2_E64
    0U,	// PseudoVFNMSAC_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M4_E64
    0U,	// PseudoVFNMSAC_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMSAC_VFPR64_M8_E64
    0U,	// PseudoVFNMSAC_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E16
    0U,	// PseudoVFNMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E32
    0U,	// PseudoVFNMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M1_E64
    0U,	// PseudoVFNMSAC_VV_M1_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E16
    0U,	// PseudoVFNMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E32
    0U,	// PseudoVFNMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M2_E64
    0U,	// PseudoVFNMSAC_VV_M2_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E16
    0U,	// PseudoVFNMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E32
    0U,	// PseudoVFNMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M4_E64
    0U,	// PseudoVFNMSAC_VV_M4_E64_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E16
    0U,	// PseudoVFNMSAC_VV_M8_E16_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E32
    0U,	// PseudoVFNMSAC_VV_M8_E32_MASK
    0U,	// PseudoVFNMSAC_VV_M8_E64
    0U,	// PseudoVFNMSAC_VV_M8_E64_MASK
    0U,	// PseudoVFNMSAC_VV_MF2_E16
    0U,	// PseudoVFNMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSAC_VV_MF2_E32
    0U,	// PseudoVFNMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFNMSAC_VV_MF4_E16
    0U,	// PseudoVFNMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M1_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M2_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M4_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M8_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFNMSUB_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_M1_E16
    0U,	// PseudoVFNMSUB_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_M2_E16
    0U,	// PseudoVFNMSUB_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_M4_E16
    0U,	// PseudoVFNMSUB_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_M8_E16
    0U,	// PseudoVFNMSUB_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_MF2_E16
    0U,	// PseudoVFNMSUB_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_ALT_VV_MF4_E16
    0U,	// PseudoVFNMSUB_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M1_E16
    0U,	// PseudoVFNMSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M2_E16
    0U,	// PseudoVFNMSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M4_E16
    0U,	// PseudoVFNMSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_M8_E16
    0U,	// PseudoVFNMSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_MF2_E16
    0U,	// PseudoVFNMSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR16_MF4_E16
    0U,	// PseudoVFNMSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M1_E32
    0U,	// PseudoVFNMSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M2_E32
    0U,	// PseudoVFNMSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M4_E32
    0U,	// PseudoVFNMSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_M8_E32
    0U,	// PseudoVFNMSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR32_MF2_E32
    0U,	// PseudoVFNMSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M1_E64
    0U,	// PseudoVFNMSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M2_E64
    0U,	// PseudoVFNMSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M4_E64
    0U,	// PseudoVFNMSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFNMSUB_VFPR64_M8_E64
    0U,	// PseudoVFNMSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E16
    0U,	// PseudoVFNMSUB_VV_M1_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E32
    0U,	// PseudoVFNMSUB_VV_M1_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M1_E64
    0U,	// PseudoVFNMSUB_VV_M1_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E16
    0U,	// PseudoVFNMSUB_VV_M2_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E32
    0U,	// PseudoVFNMSUB_VV_M2_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M2_E64
    0U,	// PseudoVFNMSUB_VV_M2_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E16
    0U,	// PseudoVFNMSUB_VV_M4_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E32
    0U,	// PseudoVFNMSUB_VV_M4_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M4_E64
    0U,	// PseudoVFNMSUB_VV_M4_E64_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E16
    0U,	// PseudoVFNMSUB_VV_M8_E16_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E32
    0U,	// PseudoVFNMSUB_VV_M8_E32_MASK
    0U,	// PseudoVFNMSUB_VV_M8_E64
    0U,	// PseudoVFNMSUB_VV_M8_E64_MASK
    0U,	// PseudoVFNMSUB_VV_MF2_E16
    0U,	// PseudoVFNMSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFNMSUB_VV_MF2_E32
    0U,	// PseudoVFNMSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFNMSUB_VV_MF4_E16
    0U,	// PseudoVFNMSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M1_E16
    0U,	// PseudoVFRDIV_VFPR16_M1_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M2_E16
    0U,	// PseudoVFRDIV_VFPR16_M2_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M4_E16
    0U,	// PseudoVFRDIV_VFPR16_M4_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_M8_E16
    0U,	// PseudoVFRDIV_VFPR16_M8_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_MF2_E16
    0U,	// PseudoVFRDIV_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFRDIV_VFPR16_MF4_E16
    0U,	// PseudoVFRDIV_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFRDIV_VFPR32_M1_E32
    0U,	// PseudoVFRDIV_VFPR32_M1_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M2_E32
    0U,	// PseudoVFRDIV_VFPR32_M2_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M4_E32
    0U,	// PseudoVFRDIV_VFPR32_M4_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_M8_E32
    0U,	// PseudoVFRDIV_VFPR32_M8_E32_MASK
    0U,	// PseudoVFRDIV_VFPR32_MF2_E32
    0U,	// PseudoVFRDIV_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFRDIV_VFPR64_M1_E64
    0U,	// PseudoVFRDIV_VFPR64_M1_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M2_E64
    0U,	// PseudoVFRDIV_VFPR64_M2_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M4_E64
    0U,	// PseudoVFRDIV_VFPR64_M4_E64_MASK
    0U,	// PseudoVFRDIV_VFPR64_M8_E64
    0U,	// PseudoVFRDIV_VFPR64_M8_E64_MASK
    0U,	// PseudoVFREC7_ALT_V_M1_E16
    0U,	// PseudoVFREC7_ALT_V_M1_E16_MASK
    0U,	// PseudoVFREC7_ALT_V_M2_E16
    0U,	// PseudoVFREC7_ALT_V_M2_E16_MASK
    0U,	// PseudoVFREC7_ALT_V_M4_E16
    0U,	// PseudoVFREC7_ALT_V_M4_E16_MASK
    0U,	// PseudoVFREC7_ALT_V_M8_E16
    0U,	// PseudoVFREC7_ALT_V_M8_E16_MASK
    0U,	// PseudoVFREC7_ALT_V_MF2_E16
    0U,	// PseudoVFREC7_ALT_V_MF2_E16_MASK
    0U,	// PseudoVFREC7_ALT_V_MF4_E16
    0U,	// PseudoVFREC7_ALT_V_MF4_E16_MASK
    0U,	// PseudoVFREC7_V_M1_E16
    0U,	// PseudoVFREC7_V_M1_E16_MASK
    0U,	// PseudoVFREC7_V_M1_E32
    0U,	// PseudoVFREC7_V_M1_E32_MASK
    0U,	// PseudoVFREC7_V_M1_E64
    0U,	// PseudoVFREC7_V_M1_E64_MASK
    0U,	// PseudoVFREC7_V_M2_E16
    0U,	// PseudoVFREC7_V_M2_E16_MASK
    0U,	// PseudoVFREC7_V_M2_E32
    0U,	// PseudoVFREC7_V_M2_E32_MASK
    0U,	// PseudoVFREC7_V_M2_E64
    0U,	// PseudoVFREC7_V_M2_E64_MASK
    0U,	// PseudoVFREC7_V_M4_E16
    0U,	// PseudoVFREC7_V_M4_E16_MASK
    0U,	// PseudoVFREC7_V_M4_E32
    0U,	// PseudoVFREC7_V_M4_E32_MASK
    0U,	// PseudoVFREC7_V_M4_E64
    0U,	// PseudoVFREC7_V_M4_E64_MASK
    0U,	// PseudoVFREC7_V_M8_E16
    0U,	// PseudoVFREC7_V_M8_E16_MASK
    0U,	// PseudoVFREC7_V_M8_E32
    0U,	// PseudoVFREC7_V_M8_E32_MASK
    0U,	// PseudoVFREC7_V_M8_E64
    0U,	// PseudoVFREC7_V_M8_E64_MASK
    0U,	// PseudoVFREC7_V_MF2_E16
    0U,	// PseudoVFREC7_V_MF2_E16_MASK
    0U,	// PseudoVFREC7_V_MF2_E32
    0U,	// PseudoVFREC7_V_MF2_E32_MASK
    0U,	// PseudoVFREC7_V_MF4_E16
    0U,	// PseudoVFREC7_V_MF4_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E16
    0U,	// PseudoVFREDMAX_VS_M1_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E32
    0U,	// PseudoVFREDMAX_VS_M1_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M1_E64
    0U,	// PseudoVFREDMAX_VS_M1_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E16
    0U,	// PseudoVFREDMAX_VS_M2_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E32
    0U,	// PseudoVFREDMAX_VS_M2_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M2_E64
    0U,	// PseudoVFREDMAX_VS_M2_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E16
    0U,	// PseudoVFREDMAX_VS_M4_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E32
    0U,	// PseudoVFREDMAX_VS_M4_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M4_E64
    0U,	// PseudoVFREDMAX_VS_M4_E64_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E16
    0U,	// PseudoVFREDMAX_VS_M8_E16_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E32
    0U,	// PseudoVFREDMAX_VS_M8_E32_MASK
    0U,	// PseudoVFREDMAX_VS_M8_E64
    0U,	// PseudoVFREDMAX_VS_M8_E64_MASK
    0U,	// PseudoVFREDMAX_VS_MF2_E16
    0U,	// PseudoVFREDMAX_VS_MF2_E16_MASK
    0U,	// PseudoVFREDMAX_VS_MF2_E32
    0U,	// PseudoVFREDMAX_VS_MF2_E32_MASK
    0U,	// PseudoVFREDMAX_VS_MF4_E16
    0U,	// PseudoVFREDMAX_VS_MF4_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E16
    0U,	// PseudoVFREDMIN_VS_M1_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E32
    0U,	// PseudoVFREDMIN_VS_M1_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M1_E64
    0U,	// PseudoVFREDMIN_VS_M1_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E16
    0U,	// PseudoVFREDMIN_VS_M2_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E32
    0U,	// PseudoVFREDMIN_VS_M2_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M2_E64
    0U,	// PseudoVFREDMIN_VS_M2_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E16
    0U,	// PseudoVFREDMIN_VS_M4_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E32
    0U,	// PseudoVFREDMIN_VS_M4_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M4_E64
    0U,	// PseudoVFREDMIN_VS_M4_E64_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E16
    0U,	// PseudoVFREDMIN_VS_M8_E16_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E32
    0U,	// PseudoVFREDMIN_VS_M8_E32_MASK
    0U,	// PseudoVFREDMIN_VS_M8_E64
    0U,	// PseudoVFREDMIN_VS_M8_E64_MASK
    0U,	// PseudoVFREDMIN_VS_MF2_E16
    0U,	// PseudoVFREDMIN_VS_MF2_E16_MASK
    0U,	// PseudoVFREDMIN_VS_MF2_E32
    0U,	// PseudoVFREDMIN_VS_MF2_E32_MASK
    0U,	// PseudoVFREDMIN_VS_MF4_E16
    0U,	// PseudoVFREDMIN_VS_MF4_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E16
    0U,	// PseudoVFREDOSUM_VS_M1_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E32
    0U,	// PseudoVFREDOSUM_VS_M1_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M1_E64
    0U,	// PseudoVFREDOSUM_VS_M1_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E16
    0U,	// PseudoVFREDOSUM_VS_M2_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E32
    0U,	// PseudoVFREDOSUM_VS_M2_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M2_E64
    0U,	// PseudoVFREDOSUM_VS_M2_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E16
    0U,	// PseudoVFREDOSUM_VS_M4_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E32
    0U,	// PseudoVFREDOSUM_VS_M4_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M4_E64
    0U,	// PseudoVFREDOSUM_VS_M4_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E16
    0U,	// PseudoVFREDOSUM_VS_M8_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E32
    0U,	// PseudoVFREDOSUM_VS_M8_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_M8_E64
    0U,	// PseudoVFREDOSUM_VS_M8_E64_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2_E16
    0U,	// PseudoVFREDOSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFREDOSUM_VS_MF2_E32
    0U,	// PseudoVFREDOSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFREDOSUM_VS_MF4_E16
    0U,	// PseudoVFREDOSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E16
    0U,	// PseudoVFREDUSUM_VS_M1_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E32
    0U,	// PseudoVFREDUSUM_VS_M1_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M1_E64
    0U,	// PseudoVFREDUSUM_VS_M1_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E16
    0U,	// PseudoVFREDUSUM_VS_M2_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E32
    0U,	// PseudoVFREDUSUM_VS_M2_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M2_E64
    0U,	// PseudoVFREDUSUM_VS_M2_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E16
    0U,	// PseudoVFREDUSUM_VS_M4_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E32
    0U,	// PseudoVFREDUSUM_VS_M4_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M4_E64
    0U,	// PseudoVFREDUSUM_VS_M4_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E16
    0U,	// PseudoVFREDUSUM_VS_M8_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E32
    0U,	// PseudoVFREDUSUM_VS_M8_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_M8_E64
    0U,	// PseudoVFREDUSUM_VS_M8_E64_MASK
    0U,	// PseudoVFREDUSUM_VS_MF2_E16
    0U,	// PseudoVFREDUSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFREDUSUM_VS_MF2_E32
    0U,	// PseudoVFREDUSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFREDUSUM_VS_MF4_E16
    0U,	// PseudoVFREDUSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M1_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M2_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M4_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_M8_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_MF2_MASK
    0U,	// PseudoVFROUND_NOEXCEPT_V_MF4_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_M1_E16
    0U,	// PseudoVFRSQRT7_ALT_V_M1_E16_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_M2_E16
    0U,	// PseudoVFRSQRT7_ALT_V_M2_E16_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_M4_E16
    0U,	// PseudoVFRSQRT7_ALT_V_M4_E16_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_M8_E16
    0U,	// PseudoVFRSQRT7_ALT_V_M8_E16_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_MF2_E16
    0U,	// PseudoVFRSQRT7_ALT_V_MF2_E16_MASK
    0U,	// PseudoVFRSQRT7_ALT_V_MF4_E16
    0U,	// PseudoVFRSQRT7_ALT_V_MF4_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E16
    0U,	// PseudoVFRSQRT7_V_M1_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E32
    0U,	// PseudoVFRSQRT7_V_M1_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M1_E64
    0U,	// PseudoVFRSQRT7_V_M1_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E16
    0U,	// PseudoVFRSQRT7_V_M2_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E32
    0U,	// PseudoVFRSQRT7_V_M2_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M2_E64
    0U,	// PseudoVFRSQRT7_V_M2_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E16
    0U,	// PseudoVFRSQRT7_V_M4_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E32
    0U,	// PseudoVFRSQRT7_V_M4_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M4_E64
    0U,	// PseudoVFRSQRT7_V_M4_E64_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E16
    0U,	// PseudoVFRSQRT7_V_M8_E16_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E32
    0U,	// PseudoVFRSQRT7_V_M8_E32_MASK
    0U,	// PseudoVFRSQRT7_V_M8_E64
    0U,	// PseudoVFRSQRT7_V_M8_E64_MASK
    0U,	// PseudoVFRSQRT7_V_MF2_E16
    0U,	// PseudoVFRSQRT7_V_MF2_E16_MASK
    0U,	// PseudoVFRSQRT7_V_MF2_E32
    0U,	// PseudoVFRSQRT7_V_MF2_E32_MASK
    0U,	// PseudoVFRSQRT7_V_MF4_E16
    0U,	// PseudoVFRSQRT7_V_MF4_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_M1_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_M2_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_M4_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_M8_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFRSUB_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFRSUB_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M1_E16
    0U,	// PseudoVFRSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M2_E16
    0U,	// PseudoVFRSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M4_E16
    0U,	// PseudoVFRSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_M8_E16
    0U,	// PseudoVFRSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_MF2_E16
    0U,	// PseudoVFRSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFRSUB_VFPR16_MF4_E16
    0U,	// PseudoVFRSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFRSUB_VFPR32_M1_E32
    0U,	// PseudoVFRSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M2_E32
    0U,	// PseudoVFRSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M4_E32
    0U,	// PseudoVFRSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_M8_E32
    0U,	// PseudoVFRSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFRSUB_VFPR32_MF2_E32
    0U,	// PseudoVFRSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFRSUB_VFPR64_M1_E64
    0U,	// PseudoVFRSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M2_E64
    0U,	// PseudoVFRSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M4_E64
    0U,	// PseudoVFRSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFRSUB_VFPR64_M8_E64
    0U,	// PseudoVFRSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M1_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M2_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M4_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M8_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJN_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_M1_E16
    0U,	// PseudoVFSGNJN_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_M2_E16
    0U,	// PseudoVFSGNJN_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_M4_E16
    0U,	// PseudoVFSGNJN_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_M8_E16
    0U,	// PseudoVFSGNJN_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_MF2_E16
    0U,	// PseudoVFSGNJN_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_ALT_VV_MF4_E16
    0U,	// PseudoVFSGNJN_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M1_E16
    0U,	// PseudoVFSGNJN_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M2_E16
    0U,	// PseudoVFSGNJN_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M4_E16
    0U,	// PseudoVFSGNJN_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_M8_E16
    0U,	// PseudoVFSGNJN_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJN_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJN_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M1_E32
    0U,	// PseudoVFSGNJN_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M2_E32
    0U,	// PseudoVFSGNJN_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M4_E32
    0U,	// PseudoVFSGNJN_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_M8_E32
    0U,	// PseudoVFSGNJN_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJN_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M1_E64
    0U,	// PseudoVFSGNJN_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M2_E64
    0U,	// PseudoVFSGNJN_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M4_E64
    0U,	// PseudoVFSGNJN_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJN_VFPR64_M8_E64
    0U,	// PseudoVFSGNJN_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E16
    0U,	// PseudoVFSGNJN_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E32
    0U,	// PseudoVFSGNJN_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M1_E64
    0U,	// PseudoVFSGNJN_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E16
    0U,	// PseudoVFSGNJN_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E32
    0U,	// PseudoVFSGNJN_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M2_E64
    0U,	// PseudoVFSGNJN_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E16
    0U,	// PseudoVFSGNJN_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E32
    0U,	// PseudoVFSGNJN_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M4_E64
    0U,	// PseudoVFSGNJN_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E16
    0U,	// PseudoVFSGNJN_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E32
    0U,	// PseudoVFSGNJN_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJN_VV_M8_E64
    0U,	// PseudoVFSGNJN_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJN_VV_MF2_E16
    0U,	// PseudoVFSGNJN_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJN_VV_MF2_E32
    0U,	// PseudoVFSGNJN_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJN_VV_MF4_E16
    0U,	// PseudoVFSGNJN_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M1_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M2_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M4_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M8_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJX_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_M1_E16
    0U,	// PseudoVFSGNJX_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_M2_E16
    0U,	// PseudoVFSGNJX_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_M4_E16
    0U,	// PseudoVFSGNJX_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_M8_E16
    0U,	// PseudoVFSGNJX_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_MF2_E16
    0U,	// PseudoVFSGNJX_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_ALT_VV_MF4_E16
    0U,	// PseudoVFSGNJX_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M1_E16
    0U,	// PseudoVFSGNJX_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M2_E16
    0U,	// PseudoVFSGNJX_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M4_E16
    0U,	// PseudoVFSGNJX_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_M8_E16
    0U,	// PseudoVFSGNJX_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJX_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJX_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M1_E32
    0U,	// PseudoVFSGNJX_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M2_E32
    0U,	// PseudoVFSGNJX_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M4_E32
    0U,	// PseudoVFSGNJX_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_M8_E32
    0U,	// PseudoVFSGNJX_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJX_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M1_E64
    0U,	// PseudoVFSGNJX_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M2_E64
    0U,	// PseudoVFSGNJX_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M4_E64
    0U,	// PseudoVFSGNJX_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJX_VFPR64_M8_E64
    0U,	// PseudoVFSGNJX_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E16
    0U,	// PseudoVFSGNJX_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E32
    0U,	// PseudoVFSGNJX_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M1_E64
    0U,	// PseudoVFSGNJX_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E16
    0U,	// PseudoVFSGNJX_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E32
    0U,	// PseudoVFSGNJX_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M2_E64
    0U,	// PseudoVFSGNJX_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E16
    0U,	// PseudoVFSGNJX_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E32
    0U,	// PseudoVFSGNJX_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M4_E64
    0U,	// PseudoVFSGNJX_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E16
    0U,	// PseudoVFSGNJX_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E32
    0U,	// PseudoVFSGNJX_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJX_VV_M8_E64
    0U,	// PseudoVFSGNJX_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJX_VV_MF2_E16
    0U,	// PseudoVFSGNJX_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJX_VV_MF2_E32
    0U,	// PseudoVFSGNJX_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJX_VV_MF4_E16
    0U,	// PseudoVFSGNJX_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M1_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M2_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M4_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M8_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJ_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_M1_E16
    0U,	// PseudoVFSGNJ_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_M2_E16
    0U,	// PseudoVFSGNJ_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_M4_E16
    0U,	// PseudoVFSGNJ_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_M8_E16
    0U,	// PseudoVFSGNJ_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_MF2_E16
    0U,	// PseudoVFSGNJ_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_ALT_VV_MF4_E16
    0U,	// PseudoVFSGNJ_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M1_E16
    0U,	// PseudoVFSGNJ_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M2_E16
    0U,	// PseudoVFSGNJ_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M4_E16
    0U,	// PseudoVFSGNJ_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_M8_E16
    0U,	// PseudoVFSGNJ_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_MF2_E16
    0U,	// PseudoVFSGNJ_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR16_MF4_E16
    0U,	// PseudoVFSGNJ_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M1_E32
    0U,	// PseudoVFSGNJ_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M2_E32
    0U,	// PseudoVFSGNJ_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M4_E32
    0U,	// PseudoVFSGNJ_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_M8_E32
    0U,	// PseudoVFSGNJ_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR32_MF2_E32
    0U,	// PseudoVFSGNJ_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M1_E64
    0U,	// PseudoVFSGNJ_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M2_E64
    0U,	// PseudoVFSGNJ_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M4_E64
    0U,	// PseudoVFSGNJ_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSGNJ_VFPR64_M8_E64
    0U,	// PseudoVFSGNJ_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E16
    0U,	// PseudoVFSGNJ_VV_M1_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E32
    0U,	// PseudoVFSGNJ_VV_M1_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M1_E64
    0U,	// PseudoVFSGNJ_VV_M1_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E16
    0U,	// PseudoVFSGNJ_VV_M2_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E32
    0U,	// PseudoVFSGNJ_VV_M2_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M2_E64
    0U,	// PseudoVFSGNJ_VV_M2_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E16
    0U,	// PseudoVFSGNJ_VV_M4_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E32
    0U,	// PseudoVFSGNJ_VV_M4_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M4_E64
    0U,	// PseudoVFSGNJ_VV_M4_E64_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E16
    0U,	// PseudoVFSGNJ_VV_M8_E16_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E32
    0U,	// PseudoVFSGNJ_VV_M8_E32_MASK
    0U,	// PseudoVFSGNJ_VV_M8_E64
    0U,	// PseudoVFSGNJ_VV_M8_E64_MASK
    0U,	// PseudoVFSGNJ_VV_MF2_E16
    0U,	// PseudoVFSGNJ_VV_MF2_E16_MASK
    0U,	// PseudoVFSGNJ_VV_MF2_E32
    0U,	// PseudoVFSGNJ_VV_MF2_E32_MASK
    0U,	// PseudoVFSGNJ_VV_MF4_E16
    0U,	// PseudoVFSGNJ_VV_MF4_E16_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M1
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M2
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M4
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M8
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_MF2
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_MF4
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M1
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M2
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M4
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M8
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_MF2
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M1
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M2
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M4
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M8
    0U,	// PseudoVFSLIDE1DOWN_ALT_VFPR64_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF2
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF4
    0U,	// PseudoVFSLIDE1DOWN_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_MF2
    0U,	// PseudoVFSLIDE1DOWN_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M1
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M2
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M4
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M8
    0U,	// PseudoVFSLIDE1DOWN_VFPR64_M8_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M1
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M2
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M4
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M8
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_MF2
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_MF4
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M1
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M2
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M4
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M8
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_MF2
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M1
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M2
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M4
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M8
    0U,	// PseudoVFSLIDE1UP_ALT_VFPR64_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M1
    0U,	// PseudoVFSLIDE1UP_VFPR16_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M2
    0U,	// PseudoVFSLIDE1UP_VFPR16_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M4
    0U,	// PseudoVFSLIDE1UP_VFPR16_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_M8
    0U,	// PseudoVFSLIDE1UP_VFPR16_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF2
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF4
    0U,	// PseudoVFSLIDE1UP_VFPR16_MF4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M1
    0U,	// PseudoVFSLIDE1UP_VFPR32_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M2
    0U,	// PseudoVFSLIDE1UP_VFPR32_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M4
    0U,	// PseudoVFSLIDE1UP_VFPR32_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_M8
    0U,	// PseudoVFSLIDE1UP_VFPR32_M8_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR32_MF2
    0U,	// PseudoVFSLIDE1UP_VFPR32_MF2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M1
    0U,	// PseudoVFSLIDE1UP_VFPR64_M1_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M2
    0U,	// PseudoVFSLIDE1UP_VFPR64_M2_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M4
    0U,	// PseudoVFSLIDE1UP_VFPR64_M4_MASK
    0U,	// PseudoVFSLIDE1UP_VFPR64_M8
    0U,	// PseudoVFSLIDE1UP_VFPR64_M8_MASK
    0U,	// PseudoVFSQRT_V_M1_E16
    0U,	// PseudoVFSQRT_V_M1_E16_MASK
    0U,	// PseudoVFSQRT_V_M1_E32
    0U,	// PseudoVFSQRT_V_M1_E32_MASK
    0U,	// PseudoVFSQRT_V_M1_E64
    0U,	// PseudoVFSQRT_V_M1_E64_MASK
    0U,	// PseudoVFSQRT_V_M2_E16
    0U,	// PseudoVFSQRT_V_M2_E16_MASK
    0U,	// PseudoVFSQRT_V_M2_E32
    0U,	// PseudoVFSQRT_V_M2_E32_MASK
    0U,	// PseudoVFSQRT_V_M2_E64
    0U,	// PseudoVFSQRT_V_M2_E64_MASK
    0U,	// PseudoVFSQRT_V_M4_E16
    0U,	// PseudoVFSQRT_V_M4_E16_MASK
    0U,	// PseudoVFSQRT_V_M4_E32
    0U,	// PseudoVFSQRT_V_M4_E32_MASK
    0U,	// PseudoVFSQRT_V_M4_E64
    0U,	// PseudoVFSQRT_V_M4_E64_MASK
    0U,	// PseudoVFSQRT_V_M8_E16
    0U,	// PseudoVFSQRT_V_M8_E16_MASK
    0U,	// PseudoVFSQRT_V_M8_E32
    0U,	// PseudoVFSQRT_V_M8_E32_MASK
    0U,	// PseudoVFSQRT_V_M8_E64
    0U,	// PseudoVFSQRT_V_M8_E64_MASK
    0U,	// PseudoVFSQRT_V_MF2_E16
    0U,	// PseudoVFSQRT_V_MF2_E16_MASK
    0U,	// PseudoVFSQRT_V_MF2_E32
    0U,	// PseudoVFSQRT_V_MF2_E32_MASK
    0U,	// PseudoVFSQRT_V_MF4_E16
    0U,	// PseudoVFSQRT_V_MF4_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_M1_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_M2_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_M4_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_M8_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSUB_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFSUB_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_M1_E16
    0U,	// PseudoVFSUB_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_M2_E16
    0U,	// PseudoVFSUB_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_M4_E16
    0U,	// PseudoVFSUB_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_M8_E16
    0U,	// PseudoVFSUB_ALT_VV_M8_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_MF2_E16
    0U,	// PseudoVFSUB_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFSUB_ALT_VV_MF4_E16
    0U,	// PseudoVFSUB_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M1_E16
    0U,	// PseudoVFSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M2_E16
    0U,	// PseudoVFSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M4_E16
    0U,	// PseudoVFSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_M8_E16
    0U,	// PseudoVFSUB_VFPR16_M8_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_MF2_E16
    0U,	// PseudoVFSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFSUB_VFPR16_MF4_E16
    0U,	// PseudoVFSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFSUB_VFPR32_M1_E32
    0U,	// PseudoVFSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M2_E32
    0U,	// PseudoVFSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M4_E32
    0U,	// PseudoVFSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_M8_E32
    0U,	// PseudoVFSUB_VFPR32_M8_E32_MASK
    0U,	// PseudoVFSUB_VFPR32_MF2_E32
    0U,	// PseudoVFSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFSUB_VFPR64_M1_E64
    0U,	// PseudoVFSUB_VFPR64_M1_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M2_E64
    0U,	// PseudoVFSUB_VFPR64_M2_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M4_E64
    0U,	// PseudoVFSUB_VFPR64_M4_E64_MASK
    0U,	// PseudoVFSUB_VFPR64_M8_E64
    0U,	// PseudoVFSUB_VFPR64_M8_E64_MASK
    0U,	// PseudoVFSUB_VV_M1_E16
    0U,	// PseudoVFSUB_VV_M1_E16_MASK
    0U,	// PseudoVFSUB_VV_M1_E32
    0U,	// PseudoVFSUB_VV_M1_E32_MASK
    0U,	// PseudoVFSUB_VV_M1_E64
    0U,	// PseudoVFSUB_VV_M1_E64_MASK
    0U,	// PseudoVFSUB_VV_M2_E16
    0U,	// PseudoVFSUB_VV_M2_E16_MASK
    0U,	// PseudoVFSUB_VV_M2_E32
    0U,	// PseudoVFSUB_VV_M2_E32_MASK
    0U,	// PseudoVFSUB_VV_M2_E64
    0U,	// PseudoVFSUB_VV_M2_E64_MASK
    0U,	// PseudoVFSUB_VV_M4_E16
    0U,	// PseudoVFSUB_VV_M4_E16_MASK
    0U,	// PseudoVFSUB_VV_M4_E32
    0U,	// PseudoVFSUB_VV_M4_E32_MASK
    0U,	// PseudoVFSUB_VV_M4_E64
    0U,	// PseudoVFSUB_VV_M4_E64_MASK
    0U,	// PseudoVFSUB_VV_M8_E16
    0U,	// PseudoVFSUB_VV_M8_E16_MASK
    0U,	// PseudoVFSUB_VV_M8_E32
    0U,	// PseudoVFSUB_VV_M8_E32_MASK
    0U,	// PseudoVFSUB_VV_M8_E64
    0U,	// PseudoVFSUB_VV_M8_E64_MASK
    0U,	// PseudoVFSUB_VV_MF2_E16
    0U,	// PseudoVFSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFSUB_VV_MF2_E32
    0U,	// PseudoVFSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFSUB_VV_MF4_E16
    0U,	// PseudoVFSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFWADD_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWADD_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWADD_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWADD_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWADD_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWADD_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_ALT_VV_M1_E16
    0U,	// PseudoVFWADD_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWADD_ALT_VV_M2_E16
    0U,	// PseudoVFWADD_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWADD_ALT_VV_M4_E16
    0U,	// PseudoVFWADD_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWADD_ALT_VV_MF2_E16
    0U,	// PseudoVFWADD_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWADD_ALT_VV_MF4_E16
    0U,	// PseudoVFWADD_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWADD_ALT_WFPR16_M1_E16
    0U,	// PseudoVFWADD_ALT_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_ALT_WFPR16_M2_E16
    0U,	// PseudoVFWADD_ALT_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_ALT_WFPR16_M4_E16
    0U,	// PseudoVFWADD_ALT_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_ALT_WFPR16_MF2_E16
    0U,	// PseudoVFWADD_ALT_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_ALT_WFPR16_MF4_E16
    0U,	// PseudoVFWADD_ALT_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_M1_E16
    0U,	// PseudoVFWADD_ALT_WV_M1_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWADD_ALT_WV_M1_E16_TIED
    0U,	// PseudoVFWADD_ALT_WV_M2_E16
    0U,	// PseudoVFWADD_ALT_WV_M2_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWADD_ALT_WV_M2_E16_TIED
    0U,	// PseudoVFWADD_ALT_WV_M4_E16
    0U,	// PseudoVFWADD_ALT_WV_M4_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWADD_ALT_WV_M4_E16_TIED
    0U,	// PseudoVFWADD_ALT_WV_MF2_E16
    0U,	// PseudoVFWADD_ALT_WV_MF2_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWADD_ALT_WV_MF2_E16_TIED
    0U,	// PseudoVFWADD_ALT_WV_MF4_E16
    0U,	// PseudoVFWADD_ALT_WV_MF4_E16_MASK
    0U,	// PseudoVFWADD_ALT_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWADD_ALT_WV_MF4_E16_TIED
    0U,	// PseudoVFWADD_VFPR16_M1_E16
    0U,	// PseudoVFWADD_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_M2_E16
    0U,	// PseudoVFWADD_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_M4_E16
    0U,	// PseudoVFWADD_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_MF2_E16
    0U,	// PseudoVFWADD_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_VFPR16_MF4_E16
    0U,	// PseudoVFWADD_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_VFPR32_M1_E32
    0U,	// PseudoVFWADD_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_M2_E32
    0U,	// PseudoVFWADD_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_M4_E32
    0U,	// PseudoVFWADD_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWADD_VFPR32_MF2_E32
    0U,	// PseudoVFWADD_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWADD_VV_M1_E16
    0U,	// PseudoVFWADD_VV_M1_E16_MASK
    0U,	// PseudoVFWADD_VV_M1_E32
    0U,	// PseudoVFWADD_VV_M1_E32_MASK
    0U,	// PseudoVFWADD_VV_M2_E16
    0U,	// PseudoVFWADD_VV_M2_E16_MASK
    0U,	// PseudoVFWADD_VV_M2_E32
    0U,	// PseudoVFWADD_VV_M2_E32_MASK
    0U,	// PseudoVFWADD_VV_M4_E16
    0U,	// PseudoVFWADD_VV_M4_E16_MASK
    0U,	// PseudoVFWADD_VV_M4_E32
    0U,	// PseudoVFWADD_VV_M4_E32_MASK
    0U,	// PseudoVFWADD_VV_MF2_E16
    0U,	// PseudoVFWADD_VV_MF2_E16_MASK
    0U,	// PseudoVFWADD_VV_MF2_E32
    0U,	// PseudoVFWADD_VV_MF2_E32_MASK
    0U,	// PseudoVFWADD_VV_MF4_E16
    0U,	// PseudoVFWADD_VV_MF4_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M1_E16
    0U,	// PseudoVFWADD_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M2_E16
    0U,	// PseudoVFWADD_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_M4_E16
    0U,	// PseudoVFWADD_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_MF2_E16
    0U,	// PseudoVFWADD_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWADD_WFPR16_MF4_E16
    0U,	// PseudoVFWADD_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWADD_WFPR32_M1_E32
    0U,	// PseudoVFWADD_WFPR32_M1_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_M2_E32
    0U,	// PseudoVFWADD_WFPR32_M2_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_M4_E32
    0U,	// PseudoVFWADD_WFPR32_M4_E32_MASK
    0U,	// PseudoVFWADD_WFPR32_MF2_E32
    0U,	// PseudoVFWADD_WFPR32_MF2_E32_MASK
    0U,	// PseudoVFWADD_WV_M1_E16
    0U,	// PseudoVFWADD_WV_M1_E16_MASK
    0U,	// PseudoVFWADD_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M1_E16_TIED
    0U,	// PseudoVFWADD_WV_M1_E32
    0U,	// PseudoVFWADD_WV_M1_E32_MASK
    0U,	// PseudoVFWADD_WV_M1_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M1_E32_TIED
    0U,	// PseudoVFWADD_WV_M2_E16
    0U,	// PseudoVFWADD_WV_M2_E16_MASK
    0U,	// PseudoVFWADD_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M2_E16_TIED
    0U,	// PseudoVFWADD_WV_M2_E32
    0U,	// PseudoVFWADD_WV_M2_E32_MASK
    0U,	// PseudoVFWADD_WV_M2_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M2_E32_TIED
    0U,	// PseudoVFWADD_WV_M4_E16
    0U,	// PseudoVFWADD_WV_M4_E16_MASK
    0U,	// PseudoVFWADD_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_M4_E16_TIED
    0U,	// PseudoVFWADD_WV_M4_E32
    0U,	// PseudoVFWADD_WV_M4_E32_MASK
    0U,	// PseudoVFWADD_WV_M4_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_M4_E32_TIED
    0U,	// PseudoVFWADD_WV_MF2_E16
    0U,	// PseudoVFWADD_WV_MF2_E16_MASK
    0U,	// PseudoVFWADD_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF2_E16_TIED
    0U,	// PseudoVFWADD_WV_MF2_E32
    0U,	// PseudoVFWADD_WV_MF2_E32_MASK
    0U,	// PseudoVFWADD_WV_MF2_E32_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF2_E32_TIED
    0U,	// PseudoVFWADD_WV_MF4_E16
    0U,	// PseudoVFWADD_WV_MF4_E16_MASK
    0U,	// PseudoVFWADD_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWADD_WV_MF4_E16_TIED
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M1_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M1_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M2_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M2_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M4_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_M4_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF2_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF2_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF4_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF4_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF8_E8
    0U,	// PseudoVFWCVTBF16_F_F_ALT_V_MF8_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_M1_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_M2_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_M4_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E32
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E32_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_MF2_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E16
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E16_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_MF4_E8_MASK
    0U,	// PseudoVFWCVTBF16_F_F_V_MF8_E8
    0U,	// PseudoVFWCVTBF16_F_F_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_F_F_ALT_V_M1_E16
    0U,	// PseudoVFWCVT_F_F_ALT_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_F_ALT_V_M2_E16
    0U,	// PseudoVFWCVT_F_F_ALT_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_ALT_V_M4_E16
    0U,	// PseudoVFWCVT_F_F_ALT_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_F_ALT_V_MF2_E16
    0U,	// PseudoVFWCVT_F_F_ALT_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_ALT_V_MF4_E16
    0U,	// PseudoVFWCVT_F_F_ALT_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M1_E16
    0U,	// PseudoVFWCVT_F_F_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M1_E32
    0U,	// PseudoVFWCVT_F_F_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2_E16
    0U,	// PseudoVFWCVT_F_F_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M2_E32
    0U,	// PseudoVFWCVT_F_F_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4_E16
    0U,	// PseudoVFWCVT_F_F_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_M4_E32
    0U,	// PseudoVFWCVT_F_F_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2_E16
    0U,	// PseudoVFWCVT_F_F_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF2_E32
    0U,	// PseudoVFWCVT_F_F_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_F_V_MF4_E16
    0U,	// PseudoVFWCVT_F_F_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M1_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M2_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M4_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF2_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF4_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF8_E8
    0U,	// PseudoVFWCVT_F_XU_ALT_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E16
    0U,	// PseudoVFWCVT_F_XU_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E32
    0U,	// PseudoVFWCVT_F_XU_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M1_E8
    0U,	// PseudoVFWCVT_F_XU_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E16
    0U,	// PseudoVFWCVT_F_XU_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E32
    0U,	// PseudoVFWCVT_F_XU_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M2_E8
    0U,	// PseudoVFWCVT_F_XU_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E16
    0U,	// PseudoVFWCVT_F_XU_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E32
    0U,	// PseudoVFWCVT_F_XU_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_M4_E8
    0U,	// PseudoVFWCVT_F_XU_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E16
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E32
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E16
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_XU_V_MF8_E8
    0U,	// PseudoVFWCVT_F_XU_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_M1_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_M2_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_M4_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF2_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF4_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF8_E8
    0U,	// PseudoVFWCVT_F_X_ALT_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E16
    0U,	// PseudoVFWCVT_F_X_V_M1_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E32
    0U,	// PseudoVFWCVT_F_X_V_M1_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M1_E8
    0U,	// PseudoVFWCVT_F_X_V_M1_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E16
    0U,	// PseudoVFWCVT_F_X_V_M2_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E32
    0U,	// PseudoVFWCVT_F_X_V_M2_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M2_E8
    0U,	// PseudoVFWCVT_F_X_V_M2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E16
    0U,	// PseudoVFWCVT_F_X_V_M4_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E32
    0U,	// PseudoVFWCVT_F_X_V_M4_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_M4_E8
    0U,	// PseudoVFWCVT_F_X_V_M4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E16
    0U,	// PseudoVFWCVT_F_X_V_MF2_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E32
    0U,	// PseudoVFWCVT_F_X_V_MF2_E32_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF2_E8
    0U,	// PseudoVFWCVT_F_X_V_MF2_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4_E16
    0U,	// PseudoVFWCVT_F_X_V_MF4_E16_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF4_E8
    0U,	// PseudoVFWCVT_F_X_V_MF4_E8_MASK
    0U,	// PseudoVFWCVT_F_X_V_MF8_E8
    0U,	// PseudoVFWCVT_F_X_V_MF8_E8_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4
    0U,	// PseudoVFWCVT_RTZ_X_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M1
    0U,	// PseudoVFWCVT_XU_F_V_M1_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M2
    0U,	// PseudoVFWCVT_XU_F_V_M2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_M4
    0U,	// PseudoVFWCVT_XU_F_V_M4_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF2
    0U,	// PseudoVFWCVT_XU_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_XU_F_V_MF4
    0U,	// PseudoVFWCVT_XU_F_V_MF4_MASK
    0U,	// PseudoVFWCVT_X_F_V_M1
    0U,	// PseudoVFWCVT_X_F_V_M1_MASK
    0U,	// PseudoVFWCVT_X_F_V_M2
    0U,	// PseudoVFWCVT_X_F_V_M2_MASK
    0U,	// PseudoVFWCVT_X_F_V_M4
    0U,	// PseudoVFWCVT_X_F_V_M4_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF2
    0U,	// PseudoVFWCVT_X_F_V_MF2_MASK
    0U,	// PseudoVFWCVT_X_F_V_MF4
    0U,	// PseudoVFWCVT_X_F_V_MF4_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M1_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M2_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_M4_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_MF2_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VFPR16_MF4_E16
    0U,	// PseudoVFWMACCBF16_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M1_E16
    0U,	// PseudoVFWMACCBF16_VV_M1_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M1_E32
    0U,	// PseudoVFWMACCBF16_VV_M1_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_M2_E16
    0U,	// PseudoVFWMACCBF16_VV_M2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M2_E32
    0U,	// PseudoVFWMACCBF16_VV_M2_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_M4_E16
    0U,	// PseudoVFWMACCBF16_VV_M4_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_M4_E32
    0U,	// PseudoVFWMACCBF16_VV_M4_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF2_E16
    0U,	// PseudoVFWMACCBF16_VV_MF2_E16_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF2_E32
    0U,	// PseudoVFWMACCBF16_VV_MF2_E32_MASK
    0U,	// PseudoVFWMACCBF16_VV_MF4_E16
    0U,	// PseudoVFWMACCBF16_VV_MF4_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWMACC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWMACC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWMACC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWMACC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWMACC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VV_M1_E16
    0U,	// PseudoVFWMACC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VV_M2_E16
    0U,	// PseudoVFWMACC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VV_M4_E16
    0U,	// PseudoVFWMACC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VV_MF2_E16
    0U,	// PseudoVFWMACC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWMACC_ALT_VV_MF4_E16
    0U,	// PseudoVFWMACC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_M1_E16
    0U,	// PseudoVFWMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_M2_E16
    0U,	// PseudoVFWMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_M4_E16
    0U,	// PseudoVFWMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_MF2_E16
    0U,	// PseudoVFWMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMACC_VFPR16_MF4_E16
    0U,	// PseudoVFWMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMACC_VFPR32_M1_E32
    0U,	// PseudoVFWMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_M2_E32
    0U,	// PseudoVFWMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_M4_E32
    0U,	// PseudoVFWMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMACC_VFPR32_MF2_E32
    0U,	// PseudoVFWMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMACC_VV_M1_E16
    0U,	// PseudoVFWMACC_VV_M1_E16_MASK
    0U,	// PseudoVFWMACC_VV_M1_E32
    0U,	// PseudoVFWMACC_VV_M1_E32_MASK
    0U,	// PseudoVFWMACC_VV_M2_E16
    0U,	// PseudoVFWMACC_VV_M2_E16_MASK
    0U,	// PseudoVFWMACC_VV_M2_E32
    0U,	// PseudoVFWMACC_VV_M2_E32_MASK
    0U,	// PseudoVFWMACC_VV_M4_E16
    0U,	// PseudoVFWMACC_VV_M4_E16_MASK
    0U,	// PseudoVFWMACC_VV_M4_E32
    0U,	// PseudoVFWMACC_VV_M4_E32_MASK
    0U,	// PseudoVFWMACC_VV_MF2_E16
    0U,	// PseudoVFWMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFWMACC_VV_MF2_E32
    0U,	// PseudoVFWMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFWMACC_VV_MF4_E16
    0U,	// PseudoVFWMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWMSAC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWMSAC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWMSAC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VV_M1_E16
    0U,	// PseudoVFWMSAC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VV_M2_E16
    0U,	// PseudoVFWMSAC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VV_M4_E16
    0U,	// PseudoVFWMSAC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VV_MF2_E16
    0U,	// PseudoVFWMSAC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_ALT_VV_MF4_E16
    0U,	// PseudoVFWMSAC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M1_E16
    0U,	// PseudoVFWMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M2_E16
    0U,	// PseudoVFWMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_M4_E16
    0U,	// PseudoVFWMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFWMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFWMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M1_E32
    0U,	// PseudoVFWMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M2_E32
    0U,	// PseudoVFWMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_M4_E32
    0U,	// PseudoVFWMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFWMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M1_E16
    0U,	// PseudoVFWMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M1_E32
    0U,	// PseudoVFWMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M2_E16
    0U,	// PseudoVFWMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M2_E32
    0U,	// PseudoVFWMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_M4_E16
    0U,	// PseudoVFWMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFWMSAC_VV_M4_E32
    0U,	// PseudoVFWMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFWMSAC_VV_MF2_E16
    0U,	// PseudoVFWMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFWMSAC_VV_MF2_E32
    0U,	// PseudoVFWMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFWMSAC_VV_MF4_E16
    0U,	// PseudoVFWMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWMUL_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWMUL_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWMUL_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWMUL_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWMUL_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VV_M1_E16
    0U,	// PseudoVFWMUL_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VV_M2_E16
    0U,	// PseudoVFWMUL_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VV_M4_E16
    0U,	// PseudoVFWMUL_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VV_MF2_E16
    0U,	// PseudoVFWMUL_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWMUL_ALT_VV_MF4_E16
    0U,	// PseudoVFWMUL_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M1_E16
    0U,	// PseudoVFWMUL_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M2_E16
    0U,	// PseudoVFWMUL_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_M4_E16
    0U,	// PseudoVFWMUL_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_MF2_E16
    0U,	// PseudoVFWMUL_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWMUL_VFPR16_MF4_E16
    0U,	// PseudoVFWMUL_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWMUL_VFPR32_M1_E32
    0U,	// PseudoVFWMUL_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_M2_E32
    0U,	// PseudoVFWMUL_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_M4_E32
    0U,	// PseudoVFWMUL_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWMUL_VFPR32_MF2_E32
    0U,	// PseudoVFWMUL_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWMUL_VV_M1_E16
    0U,	// PseudoVFWMUL_VV_M1_E16_MASK
    0U,	// PseudoVFWMUL_VV_M1_E32
    0U,	// PseudoVFWMUL_VV_M1_E32_MASK
    0U,	// PseudoVFWMUL_VV_M2_E16
    0U,	// PseudoVFWMUL_VV_M2_E16_MASK
    0U,	// PseudoVFWMUL_VV_M2_E32
    0U,	// PseudoVFWMUL_VV_M2_E32_MASK
    0U,	// PseudoVFWMUL_VV_M4_E16
    0U,	// PseudoVFWMUL_VV_M4_E16_MASK
    0U,	// PseudoVFWMUL_VV_M4_E32
    0U,	// PseudoVFWMUL_VV_M4_E32_MASK
    0U,	// PseudoVFWMUL_VV_MF2_E16
    0U,	// PseudoVFWMUL_VV_MF2_E16_MASK
    0U,	// PseudoVFWMUL_VV_MF2_E32
    0U,	// PseudoVFWMUL_VV_MF2_E32_MASK
    0U,	// PseudoVFWMUL_VV_MF4_E16
    0U,	// PseudoVFWMUL_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWNMACC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWNMACC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWNMACC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VV_M1_E16
    0U,	// PseudoVFWNMACC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VV_M2_E16
    0U,	// PseudoVFWNMACC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VV_M4_E16
    0U,	// PseudoVFWNMACC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VV_MF2_E16
    0U,	// PseudoVFWNMACC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_ALT_VV_MF4_E16
    0U,	// PseudoVFWNMACC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M1_E16
    0U,	// PseudoVFWNMACC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M2_E16
    0U,	// PseudoVFWNMACC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_M4_E16
    0U,	// PseudoVFWNMACC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_MF2_E16
    0U,	// PseudoVFWNMACC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR16_MF4_E16
    0U,	// PseudoVFWNMACC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M1_E32
    0U,	// PseudoVFWNMACC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M2_E32
    0U,	// PseudoVFWNMACC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_M4_E32
    0U,	// PseudoVFWNMACC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWNMACC_VFPR32_MF2_E32
    0U,	// PseudoVFWNMACC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M1_E16
    0U,	// PseudoVFWNMACC_VV_M1_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M1_E32
    0U,	// PseudoVFWNMACC_VV_M1_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M2_E16
    0U,	// PseudoVFWNMACC_VV_M2_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M2_E32
    0U,	// PseudoVFWNMACC_VV_M2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_M4_E16
    0U,	// PseudoVFWNMACC_VV_M4_E16_MASK
    0U,	// PseudoVFWNMACC_VV_M4_E32
    0U,	// PseudoVFWNMACC_VV_M4_E32_MASK
    0U,	// PseudoVFWNMACC_VV_MF2_E16
    0U,	// PseudoVFWNMACC_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMACC_VV_MF2_E32
    0U,	// PseudoVFWNMACC_VV_MF2_E32_MASK
    0U,	// PseudoVFWNMACC_VV_MF4_E16
    0U,	// PseudoVFWNMACC_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWNMSAC_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VV_M1_E16
    0U,	// PseudoVFWNMSAC_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VV_M2_E16
    0U,	// PseudoVFWNMSAC_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VV_M4_E16
    0U,	// PseudoVFWNMSAC_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VV_MF2_E16
    0U,	// PseudoVFWNMSAC_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_ALT_VV_MF4_E16
    0U,	// PseudoVFWNMSAC_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M1_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M2_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_M4_E16
    0U,	// PseudoVFWNMSAC_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_MF2_E16
    0U,	// PseudoVFWNMSAC_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR16_MF4_E16
    0U,	// PseudoVFWNMSAC_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M1_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M2_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_M4_E32
    0U,	// PseudoVFWNMSAC_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWNMSAC_VFPR32_MF2_E32
    0U,	// PseudoVFWNMSAC_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M1_E16
    0U,	// PseudoVFWNMSAC_VV_M1_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M1_E32
    0U,	// PseudoVFWNMSAC_VV_M1_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M2_E16
    0U,	// PseudoVFWNMSAC_VV_M2_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M2_E32
    0U,	// PseudoVFWNMSAC_VV_M2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_M4_E16
    0U,	// PseudoVFWNMSAC_VV_M4_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_M4_E32
    0U,	// PseudoVFWNMSAC_VV_M4_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2_E16
    0U,	// PseudoVFWNMSAC_VV_MF2_E16_MASK
    0U,	// PseudoVFWNMSAC_VV_MF2_E32
    0U,	// PseudoVFWNMSAC_VV_MF2_E32_MASK
    0U,	// PseudoVFWNMSAC_VV_MF4_E16
    0U,	// PseudoVFWNMSAC_VV_MF4_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1_E16
    0U,	// PseudoVFWREDOSUM_VS_M1_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M1_E32
    0U,	// PseudoVFWREDOSUM_VS_M1_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2_E16
    0U,	// PseudoVFWREDOSUM_VS_M2_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M2_E32
    0U,	// PseudoVFWREDOSUM_VS_M2_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4_E16
    0U,	// PseudoVFWREDOSUM_VS_M4_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M4_E32
    0U,	// PseudoVFWREDOSUM_VS_M4_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8_E16
    0U,	// PseudoVFWREDOSUM_VS_M8_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_M8_E32
    0U,	// PseudoVFWREDOSUM_VS_M8_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2_E16
    0U,	// PseudoVFWREDOSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF2_E32
    0U,	// PseudoVFWREDOSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFWREDOSUM_VS_MF4_E16
    0U,	// PseudoVFWREDOSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M1_E16
    0U,	// PseudoVFWREDUSUM_VS_M1_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M1_E32
    0U,	// PseudoVFWREDUSUM_VS_M1_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M2_E16
    0U,	// PseudoVFWREDUSUM_VS_M2_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M2_E32
    0U,	// PseudoVFWREDUSUM_VS_M2_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M4_E16
    0U,	// PseudoVFWREDUSUM_VS_M4_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M4_E32
    0U,	// PseudoVFWREDUSUM_VS_M4_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_M8_E16
    0U,	// PseudoVFWREDUSUM_VS_M8_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_M8_E32
    0U,	// PseudoVFWREDUSUM_VS_M8_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF2_E16
    0U,	// PseudoVFWREDUSUM_VS_MF2_E16_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF2_E32
    0U,	// PseudoVFWREDUSUM_VS_MF2_E32_MASK
    0U,	// PseudoVFWREDUSUM_VS_MF4_E16
    0U,	// PseudoVFWREDUSUM_VS_MF4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VFPR16_M1_E16
    0U,	// PseudoVFWSUB_ALT_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VFPR16_M2_E16
    0U,	// PseudoVFWSUB_ALT_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VFPR16_M4_E16
    0U,	// PseudoVFWSUB_ALT_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VFPR16_MF2_E16
    0U,	// PseudoVFWSUB_ALT_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VFPR16_MF4_E16
    0U,	// PseudoVFWSUB_ALT_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VV_M1_E16
    0U,	// PseudoVFWSUB_ALT_VV_M1_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VV_M2_E16
    0U,	// PseudoVFWSUB_ALT_VV_M2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VV_M4_E16
    0U,	// PseudoVFWSUB_ALT_VV_M4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VV_MF2_E16
    0U,	// PseudoVFWSUB_ALT_VV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_VV_MF4_E16
    0U,	// PseudoVFWSUB_ALT_VV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WFPR16_M1_E16
    0U,	// PseudoVFWSUB_ALT_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WFPR16_M2_E16
    0U,	// PseudoVFWSUB_ALT_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WFPR16_M4_E16
    0U,	// PseudoVFWSUB_ALT_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WFPR16_MF2_E16
    0U,	// PseudoVFWSUB_ALT_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WFPR16_MF4_E16
    0U,	// PseudoVFWSUB_ALT_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_M1_E16
    0U,	// PseudoVFWSUB_ALT_WV_M1_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWSUB_ALT_WV_M1_E16_TIED
    0U,	// PseudoVFWSUB_ALT_WV_M2_E16
    0U,	// PseudoVFWSUB_ALT_WV_M2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_ALT_WV_M2_E16_TIED
    0U,	// PseudoVFWSUB_ALT_WV_M4_E16
    0U,	// PseudoVFWSUB_ALT_WV_M4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_ALT_WV_M4_E16_TIED
    0U,	// PseudoVFWSUB_ALT_WV_MF2_E16
    0U,	// PseudoVFWSUB_ALT_WV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_ALT_WV_MF2_E16_TIED
    0U,	// PseudoVFWSUB_ALT_WV_MF4_E16
    0U,	// PseudoVFWSUB_ALT_WV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_ALT_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_ALT_WV_MF4_E16_TIED
    0U,	// PseudoVFWSUB_VFPR16_M1_E16
    0U,	// PseudoVFWSUB_VFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_M2_E16
    0U,	// PseudoVFWSUB_VFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_M4_E16
    0U,	// PseudoVFWSUB_VFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_MF2_E16
    0U,	// PseudoVFWSUB_VFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_VFPR16_MF4_E16
    0U,	// PseudoVFWSUB_VFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_VFPR32_M1_E32
    0U,	// PseudoVFWSUB_VFPR32_M1_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_M2_E32
    0U,	// PseudoVFWSUB_VFPR32_M2_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_M4_E32
    0U,	// PseudoVFWSUB_VFPR32_M4_E32_MASK
    0U,	// PseudoVFWSUB_VFPR32_MF2_E32
    0U,	// PseudoVFWSUB_VFPR32_MF2_E32_MASK
    0U,	// PseudoVFWSUB_VV_M1_E16
    0U,	// PseudoVFWSUB_VV_M1_E16_MASK
    0U,	// PseudoVFWSUB_VV_M1_E32
    0U,	// PseudoVFWSUB_VV_M1_E32_MASK
    0U,	// PseudoVFWSUB_VV_M2_E16
    0U,	// PseudoVFWSUB_VV_M2_E16_MASK
    0U,	// PseudoVFWSUB_VV_M2_E32
    0U,	// PseudoVFWSUB_VV_M2_E32_MASK
    0U,	// PseudoVFWSUB_VV_M4_E16
    0U,	// PseudoVFWSUB_VV_M4_E16_MASK
    0U,	// PseudoVFWSUB_VV_M4_E32
    0U,	// PseudoVFWSUB_VV_M4_E32_MASK
    0U,	// PseudoVFWSUB_VV_MF2_E16
    0U,	// PseudoVFWSUB_VV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_VV_MF2_E32
    0U,	// PseudoVFWSUB_VV_MF2_E32_MASK
    0U,	// PseudoVFWSUB_VV_MF4_E16
    0U,	// PseudoVFWSUB_VV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M1_E16
    0U,	// PseudoVFWSUB_WFPR16_M1_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M2_E16
    0U,	// PseudoVFWSUB_WFPR16_M2_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_M4_E16
    0U,	// PseudoVFWSUB_WFPR16_M4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_MF2_E16
    0U,	// PseudoVFWSUB_WFPR16_MF2_E16_MASK
    0U,	// PseudoVFWSUB_WFPR16_MF4_E16
    0U,	// PseudoVFWSUB_WFPR16_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WFPR32_M1_E32
    0U,	// PseudoVFWSUB_WFPR32_M1_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_M2_E32
    0U,	// PseudoVFWSUB_WFPR32_M2_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_M4_E32
    0U,	// PseudoVFWSUB_WFPR32_M4_E32_MASK
    0U,	// PseudoVFWSUB_WFPR32_MF2_E32
    0U,	// PseudoVFWSUB_WFPR32_MF2_E32_MASK
    0U,	// PseudoVFWSUB_WV_M1_E16
    0U,	// PseudoVFWSUB_WV_M1_E16_MASK
    0U,	// PseudoVFWSUB_WV_M1_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M1_E16_TIED
    0U,	// PseudoVFWSUB_WV_M1_E32
    0U,	// PseudoVFWSUB_WV_M1_E32_MASK
    0U,	// PseudoVFWSUB_WV_M1_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M1_E32_TIED
    0U,	// PseudoVFWSUB_WV_M2_E16
    0U,	// PseudoVFWSUB_WV_M2_E16_MASK
    0U,	// PseudoVFWSUB_WV_M2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M2_E16_TIED
    0U,	// PseudoVFWSUB_WV_M2_E32
    0U,	// PseudoVFWSUB_WV_M2_E32_MASK
    0U,	// PseudoVFWSUB_WV_M2_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M2_E32_TIED
    0U,	// PseudoVFWSUB_WV_M4_E16
    0U,	// PseudoVFWSUB_WV_M4_E16_MASK
    0U,	// PseudoVFWSUB_WV_M4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M4_E16_TIED
    0U,	// PseudoVFWSUB_WV_M4_E32
    0U,	// PseudoVFWSUB_WV_M4_E32_MASK
    0U,	// PseudoVFWSUB_WV_M4_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_M4_E32_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E16
    0U,	// PseudoVFWSUB_WV_MF2_E16_MASK
    0U,	// PseudoVFWSUB_WV_MF2_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E16_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E32
    0U,	// PseudoVFWSUB_WV_MF2_E32_MASK
    0U,	// PseudoVFWSUB_WV_MF2_E32_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF2_E32_TIED
    0U,	// PseudoVFWSUB_WV_MF4_E16
    0U,	// PseudoVFWSUB_WV_MF4_E16_MASK
    0U,	// PseudoVFWSUB_WV_MF4_E16_MASK_TIED
    0U,	// PseudoVFWSUB_WV_MF4_E16_TIED
    0U,	// PseudoVGHSH_VV_M1
    0U,	// PseudoVGHSH_VV_M2
    0U,	// PseudoVGHSH_VV_M4
    0U,	// PseudoVGHSH_VV_M8
    0U,	// PseudoVGHSH_VV_MF2
    0U,	// PseudoVGMUL_VV_M1
    0U,	// PseudoVGMUL_VV_M2
    0U,	// PseudoVGMUL_VV_M4
    0U,	// PseudoVGMUL_VV_M8
    0U,	// PseudoVGMUL_VV_MF2
    0U,	// PseudoVID_V_M1
    0U,	// PseudoVID_V_M1_MASK
    0U,	// PseudoVID_V_M2
    0U,	// PseudoVID_V_M2_MASK
    0U,	// PseudoVID_V_M4
    0U,	// PseudoVID_V_M4_MASK
    0U,	// PseudoVID_V_M8
    0U,	// PseudoVID_V_M8_MASK
    0U,	// PseudoVID_V_MF2
    0U,	// PseudoVID_V_MF2_MASK
    0U,	// PseudoVID_V_MF4
    0U,	// PseudoVID_V_MF4_MASK
    0U,	// PseudoVID_V_MF8
    0U,	// PseudoVID_V_MF8_MASK
    0U,	// PseudoVIOTA_M_M1
    0U,	// PseudoVIOTA_M_M1_MASK
    0U,	// PseudoVIOTA_M_M2
    0U,	// PseudoVIOTA_M_M2_MASK
    0U,	// PseudoVIOTA_M_M4
    0U,	// PseudoVIOTA_M_M4_MASK
    0U,	// PseudoVIOTA_M_M8
    0U,	// PseudoVIOTA_M_M8_MASK
    0U,	// PseudoVIOTA_M_MF2
    0U,	// PseudoVIOTA_M_MF2_MASK
    0U,	// PseudoVIOTA_M_MF4
    0U,	// PseudoVIOTA_M_MF4_MASK
    0U,	// PseudoVIOTA_M_MF8
    0U,	// PseudoVIOTA_M_MF8_MASK
    0U,	// PseudoVLE16FF_V_M1
    0U,	// PseudoVLE16FF_V_M1_MASK
    0U,	// PseudoVLE16FF_V_M2
    0U,	// PseudoVLE16FF_V_M2_MASK
    0U,	// PseudoVLE16FF_V_M4
    0U,	// PseudoVLE16FF_V_M4_MASK
    0U,	// PseudoVLE16FF_V_M8
    0U,	// PseudoVLE16FF_V_M8_MASK
    0U,	// PseudoVLE16FF_V_MF2
    0U,	// PseudoVLE16FF_V_MF2_MASK
    0U,	// PseudoVLE16FF_V_MF4
    0U,	// PseudoVLE16FF_V_MF4_MASK
    0U,	// PseudoVLE16_V_M1
    0U,	// PseudoVLE16_V_M1_MASK
    0U,	// PseudoVLE16_V_M2
    0U,	// PseudoVLE16_V_M2_MASK
    0U,	// PseudoVLE16_V_M4
    0U,	// PseudoVLE16_V_M4_MASK
    0U,	// PseudoVLE16_V_M8
    0U,	// PseudoVLE16_V_M8_MASK
    0U,	// PseudoVLE16_V_MF2
    0U,	// PseudoVLE16_V_MF2_MASK
    0U,	// PseudoVLE16_V_MF4
    0U,	// PseudoVLE16_V_MF4_MASK
    0U,	// PseudoVLE32FF_V_M1
    0U,	// PseudoVLE32FF_V_M1_MASK
    0U,	// PseudoVLE32FF_V_M2
    0U,	// PseudoVLE32FF_V_M2_MASK
    0U,	// PseudoVLE32FF_V_M4
    0U,	// PseudoVLE32FF_V_M4_MASK
    0U,	// PseudoVLE32FF_V_M8
    0U,	// PseudoVLE32FF_V_M8_MASK
    0U,	// PseudoVLE32FF_V_MF2
    0U,	// PseudoVLE32FF_V_MF2_MASK
    0U,	// PseudoVLE32_V_M1
    0U,	// PseudoVLE32_V_M1_MASK
    0U,	// PseudoVLE32_V_M2
    0U,	// PseudoVLE32_V_M2_MASK
    0U,	// PseudoVLE32_V_M4
    0U,	// PseudoVLE32_V_M4_MASK
    0U,	// PseudoVLE32_V_M8
    0U,	// PseudoVLE32_V_M8_MASK
    0U,	// PseudoVLE32_V_MF2
    0U,	// PseudoVLE32_V_MF2_MASK
    0U,	// PseudoVLE64FF_V_M1
    0U,	// PseudoVLE64FF_V_M1_MASK
    0U,	// PseudoVLE64FF_V_M2
    0U,	// PseudoVLE64FF_V_M2_MASK
    0U,	// PseudoVLE64FF_V_M4
    0U,	// PseudoVLE64FF_V_M4_MASK
    0U,	// PseudoVLE64FF_V_M8
    0U,	// PseudoVLE64FF_V_M8_MASK
    0U,	// PseudoVLE64_V_M1
    0U,	// PseudoVLE64_V_M1_MASK
    0U,	// PseudoVLE64_V_M2
    0U,	// PseudoVLE64_V_M2_MASK
    0U,	// PseudoVLE64_V_M4
    0U,	// PseudoVLE64_V_M4_MASK
    0U,	// PseudoVLE64_V_M8
    0U,	// PseudoVLE64_V_M8_MASK
    0U,	// PseudoVLE8FF_V_M1
    0U,	// PseudoVLE8FF_V_M1_MASK
    0U,	// PseudoVLE8FF_V_M2
    0U,	// PseudoVLE8FF_V_M2_MASK
    0U,	// PseudoVLE8FF_V_M4
    0U,	// PseudoVLE8FF_V_M4_MASK
    0U,	// PseudoVLE8FF_V_M8
    0U,	// PseudoVLE8FF_V_M8_MASK
    0U,	// PseudoVLE8FF_V_MF2
    0U,	// PseudoVLE8FF_V_MF2_MASK
    0U,	// PseudoVLE8FF_V_MF4
    0U,	// PseudoVLE8FF_V_MF4_MASK
    0U,	// PseudoVLE8FF_V_MF8
    0U,	// PseudoVLE8FF_V_MF8_MASK
    0U,	// PseudoVLE8_V_M1
    0U,	// PseudoVLE8_V_M1_MASK
    0U,	// PseudoVLE8_V_M2
    0U,	// PseudoVLE8_V_M2_MASK
    0U,	// PseudoVLE8_V_M4
    0U,	// PseudoVLE8_V_M4_MASK
    0U,	// PseudoVLE8_V_M8
    0U,	// PseudoVLE8_V_M8_MASK
    0U,	// PseudoVLE8_V_MF2
    0U,	// PseudoVLE8_V_MF2_MASK
    0U,	// PseudoVLE8_V_MF4
    0U,	// PseudoVLE8_V_MF4_MASK
    0U,	// PseudoVLE8_V_MF8
    0U,	// PseudoVLE8_V_MF8_MASK
    0U,	// PseudoVLM_V_B1
    0U,	// PseudoVLM_V_B16
    0U,	// PseudoVLM_V_B2
    0U,	// PseudoVLM_V_B32
    0U,	// PseudoVLM_V_B4
    0U,	// PseudoVLM_V_B64
    0U,	// PseudoVLM_V_B8
    0U,	// PseudoVLOXEI16_V_M1_M1
    0U,	// PseudoVLOXEI16_V_M1_M1_MASK
    0U,	// PseudoVLOXEI16_V_M1_M2
    0U,	// PseudoVLOXEI16_V_M1_M2_MASK
    0U,	// PseudoVLOXEI16_V_M1_M4
    0U,	// PseudoVLOXEI16_V_M1_M4_MASK
    0U,	// PseudoVLOXEI16_V_M1_MF2
    0U,	// PseudoVLOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M1
    0U,	// PseudoVLOXEI16_V_M2_M1_MASK
    0U,	// PseudoVLOXEI16_V_M2_M2
    0U,	// PseudoVLOXEI16_V_M2_M2_MASK
    0U,	// PseudoVLOXEI16_V_M2_M4
    0U,	// PseudoVLOXEI16_V_M2_M4_MASK
    0U,	// PseudoVLOXEI16_V_M2_M8
    0U,	// PseudoVLOXEI16_V_M2_M8_MASK
    0U,	// PseudoVLOXEI16_V_M4_M2
    0U,	// PseudoVLOXEI16_V_M4_M2_MASK
    0U,	// PseudoVLOXEI16_V_M4_M4
    0U,	// PseudoVLOXEI16_V_M4_M4_MASK
    0U,	// PseudoVLOXEI16_V_M4_M8
    0U,	// PseudoVLOXEI16_V_M4_M8_MASK
    0U,	// PseudoVLOXEI16_V_M8_M4
    0U,	// PseudoVLOXEI16_V_M8_M4_MASK
    0U,	// PseudoVLOXEI16_V_M8_M8
    0U,	// PseudoVLOXEI16_V_M8_M8_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M1
    0U,	// PseudoVLOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF2_M2
    0U,	// PseudoVLOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF2
    0U,	// PseudoVLOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF2_MF4
    0U,	// PseudoVLOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_M1
    0U,	// PseudoVLOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF2
    0U,	// PseudoVLOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF4
    0U,	// PseudoVLOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI16_V_MF4_MF8
    0U,	// PseudoVLOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXEI32_V_M1_M1
    0U,	// PseudoVLOXEI32_V_M1_M1_MASK
    0U,	// PseudoVLOXEI32_V_M1_M2
    0U,	// PseudoVLOXEI32_V_M1_M2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF2
    0U,	// PseudoVLOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M1_MF4
    0U,	// PseudoVLOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI32_V_M2_M1
    0U,	// PseudoVLOXEI32_V_M2_M1_MASK
    0U,	// PseudoVLOXEI32_V_M2_M2
    0U,	// PseudoVLOXEI32_V_M2_M2_MASK
    0U,	// PseudoVLOXEI32_V_M2_M4
    0U,	// PseudoVLOXEI32_V_M2_M4_MASK
    0U,	// PseudoVLOXEI32_V_M2_MF2
    0U,	// PseudoVLOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M1
    0U,	// PseudoVLOXEI32_V_M4_M1_MASK
    0U,	// PseudoVLOXEI32_V_M4_M2
    0U,	// PseudoVLOXEI32_V_M4_M2_MASK
    0U,	// PseudoVLOXEI32_V_M4_M4
    0U,	// PseudoVLOXEI32_V_M4_M4_MASK
    0U,	// PseudoVLOXEI32_V_M4_M8
    0U,	// PseudoVLOXEI32_V_M4_M8_MASK
    0U,	// PseudoVLOXEI32_V_M8_M2
    0U,	// PseudoVLOXEI32_V_M8_M2_MASK
    0U,	// PseudoVLOXEI32_V_M8_M4
    0U,	// PseudoVLOXEI32_V_M8_M4_MASK
    0U,	// PseudoVLOXEI32_V_M8_M8
    0U,	// PseudoVLOXEI32_V_M8_M8_MASK
    0U,	// PseudoVLOXEI32_V_MF2_M1
    0U,	// PseudoVLOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF2
    0U,	// PseudoVLOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF4
    0U,	// PseudoVLOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXEI32_V_MF2_MF8
    0U,	// PseudoVLOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M1_M1
    0U,	// PseudoVLOXEI64_V_M1_M1_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF2
    0U,	// PseudoVLOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF4
    0U,	// PseudoVLOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M1_MF8
    0U,	// PseudoVLOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXEI64_V_M2_M1
    0U,	// PseudoVLOXEI64_V_M2_M1_MASK
    0U,	// PseudoVLOXEI64_V_M2_M2
    0U,	// PseudoVLOXEI64_V_M2_M2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF2
    0U,	// PseudoVLOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M2_MF4
    0U,	// PseudoVLOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXEI64_V_M4_M1
    0U,	// PseudoVLOXEI64_V_M4_M1_MASK
    0U,	// PseudoVLOXEI64_V_M4_M2
    0U,	// PseudoVLOXEI64_V_M4_M2_MASK
    0U,	// PseudoVLOXEI64_V_M4_M4
    0U,	// PseudoVLOXEI64_V_M4_M4_MASK
    0U,	// PseudoVLOXEI64_V_M4_MF2
    0U,	// PseudoVLOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M1
    0U,	// PseudoVLOXEI64_V_M8_M1_MASK
    0U,	// PseudoVLOXEI64_V_M8_M2
    0U,	// PseudoVLOXEI64_V_M8_M2_MASK
    0U,	// PseudoVLOXEI64_V_M8_M4
    0U,	// PseudoVLOXEI64_V_M8_M4_MASK
    0U,	// PseudoVLOXEI64_V_M8_M8
    0U,	// PseudoVLOXEI64_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_M1_M1
    0U,	// PseudoVLOXEI8_V_M1_M1_MASK
    0U,	// PseudoVLOXEI8_V_M1_M2
    0U,	// PseudoVLOXEI8_V_M1_M2_MASK
    0U,	// PseudoVLOXEI8_V_M1_M4
    0U,	// PseudoVLOXEI8_V_M1_M4_MASK
    0U,	// PseudoVLOXEI8_V_M1_M8
    0U,	// PseudoVLOXEI8_V_M1_M8_MASK
    0U,	// PseudoVLOXEI8_V_M2_M2
    0U,	// PseudoVLOXEI8_V_M2_M2_MASK
    0U,	// PseudoVLOXEI8_V_M2_M4
    0U,	// PseudoVLOXEI8_V_M2_M4_MASK
    0U,	// PseudoVLOXEI8_V_M2_M8
    0U,	// PseudoVLOXEI8_V_M2_M8_MASK
    0U,	// PseudoVLOXEI8_V_M4_M4
    0U,	// PseudoVLOXEI8_V_M4_M4_MASK
    0U,	// PseudoVLOXEI8_V_M4_M8
    0U,	// PseudoVLOXEI8_V_M4_M8_MASK
    0U,	// PseudoVLOXEI8_V_M8_M8
    0U,	// PseudoVLOXEI8_V_M8_M8_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M1
    0U,	// PseudoVLOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M2
    0U,	// PseudoVLOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF2_M4
    0U,	// PseudoVLOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXEI8_V_MF2_MF2
    0U,	// PseudoVLOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M1
    0U,	// PseudoVLOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF4_M2
    0U,	// PseudoVLOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF2
    0U,	// PseudoVLOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF4_MF4
    0U,	// PseudoVLOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_M1
    0U,	// PseudoVLOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF2
    0U,	// PseudoVLOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF4
    0U,	// PseudoVLOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXEI8_V_MF8_MF8
    0U,	// PseudoVLOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1
    0U,	// PseudoVLOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2
    0U,	// PseudoVLOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4
    0U,	// PseudoVLOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1
    0U,	// PseudoVLOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2
    0U,	// PseudoVLOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4
    0U,	// PseudoVLOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2
    0U,	// PseudoVLOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4
    0U,	// PseudoVLOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4
    0U,	// PseudoVLOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1
    0U,	// PseudoVLOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2
    0U,	// PseudoVLOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1
    0U,	// PseudoVLOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2
    0U,	// PseudoVLOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4
    0U,	// PseudoVLOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1
    0U,	// PseudoVLOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2
    0U,	// PseudoVLOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4
    0U,	// PseudoVLOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2
    0U,	// PseudoVLOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4
    0U,	// PseudoVLOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1
    0U,	// PseudoVLOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1
    0U,	// PseudoVLOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2
    0U,	// PseudoVLOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1
    0U,	// PseudoVLOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2
    0U,	// PseudoVLOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4
    0U,	// PseudoVLOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1
    0U,	// PseudoVLOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2
    0U,	// PseudoVLOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4
    0U,	// PseudoVLOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1
    0U,	// PseudoVLOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2
    0U,	// PseudoVLOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4
    0U,	// PseudoVLOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2
    0U,	// PseudoVLOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4
    0U,	// PseudoVLOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4
    0U,	// PseudoVLOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1
    0U,	// PseudoVLOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2
    0U,	// PseudoVLOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1
    0U,	// PseudoVLOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2
    0U,	// PseudoVLOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2
    0U,	// PseudoVLOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1
    0U,	// PseudoVLOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2
    0U,	// PseudoVLOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1
    0U,	// PseudoVLOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2
    0U,	// PseudoVLOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1
    0U,	// PseudoVLOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2
    0U,	// PseudoVLOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2
    0U,	// PseudoVLOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1
    0U,	// PseudoVLOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1
    0U,	// PseudoVLOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2
    0U,	// PseudoVLOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1
    0U,	// PseudoVLOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2
    0U,	// PseudoVLOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1
    0U,	// PseudoVLOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2
    0U,	// PseudoVLOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1
    0U,	// PseudoVLOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2
    0U,	// PseudoVLOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2
    0U,	// PseudoVLOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1
    0U,	// PseudoVLOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2
    0U,	// PseudoVLOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1
    0U,	// PseudoVLOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2
    0U,	// PseudoVLOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2
    0U,	// PseudoVLOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1
    0U,	// PseudoVLOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2
    0U,	// PseudoVLOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1
    0U,	// PseudoVLOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2
    0U,	// PseudoVLOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1
    0U,	// PseudoVLOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2
    0U,	// PseudoVLOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2
    0U,	// PseudoVLOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1
    0U,	// PseudoVLOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1
    0U,	// PseudoVLOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2
    0U,	// PseudoVLOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1
    0U,	// PseudoVLOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2
    0U,	// PseudoVLOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1
    0U,	// PseudoVLOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2
    0U,	// PseudoVLOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1
    0U,	// PseudoVLOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2
    0U,	// PseudoVLOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2
    0U,	// PseudoVLOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1
    0U,	// PseudoVLOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1
    0U,	// PseudoVLOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1
    0U,	// PseudoVLOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1
    0U,	// PseudoVLOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1
    0U,	// PseudoVLOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1
    0U,	// PseudoVLOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1
    0U,	// PseudoVLOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1
    0U,	// PseudoVLOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1
    0U,	// PseudoVLOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1
    0U,	// PseudoVLOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1
    0U,	// PseudoVLOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1
    0U,	// PseudoVLOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1
    0U,	// PseudoVLOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1
    0U,	// PseudoVLOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1
    0U,	// PseudoVLOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1
    0U,	// PseudoVLOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1
    0U,	// PseudoVLOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1
    0U,	// PseudoVLOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1
    0U,	// PseudoVLOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1
    0U,	// PseudoVLOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1
    0U,	// PseudoVLOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1
    0U,	// PseudoVLOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1
    0U,	// PseudoVLOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1
    0U,	// PseudoVLOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1
    0U,	// PseudoVLOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1
    0U,	// PseudoVLOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1
    0U,	// PseudoVLOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1
    0U,	// PseudoVLOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1
    0U,	// PseudoVLOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1
    0U,	// PseudoVLOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1
    0U,	// PseudoVLOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1
    0U,	// PseudoVLOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1
    0U,	// PseudoVLOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1
    0U,	// PseudoVLOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1
    0U,	// PseudoVLOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1
    0U,	// PseudoVLOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1
    0U,	// PseudoVLOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1
    0U,	// PseudoVLOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1
    0U,	// PseudoVLOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1
    0U,	// PseudoVLOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLSE16_V_M1
    0U,	// PseudoVLSE16_V_M1_MASK
    0U,	// PseudoVLSE16_V_M2
    0U,	// PseudoVLSE16_V_M2_MASK
    0U,	// PseudoVLSE16_V_M4
    0U,	// PseudoVLSE16_V_M4_MASK
    0U,	// PseudoVLSE16_V_M8
    0U,	// PseudoVLSE16_V_M8_MASK
    0U,	// PseudoVLSE16_V_MF2
    0U,	// PseudoVLSE16_V_MF2_MASK
    0U,	// PseudoVLSE16_V_MF4
    0U,	// PseudoVLSE16_V_MF4_MASK
    0U,	// PseudoVLSE32_V_M1
    0U,	// PseudoVLSE32_V_M1_MASK
    0U,	// PseudoVLSE32_V_M2
    0U,	// PseudoVLSE32_V_M2_MASK
    0U,	// PseudoVLSE32_V_M4
    0U,	// PseudoVLSE32_V_M4_MASK
    0U,	// PseudoVLSE32_V_M8
    0U,	// PseudoVLSE32_V_M8_MASK
    0U,	// PseudoVLSE32_V_MF2
    0U,	// PseudoVLSE32_V_MF2_MASK
    0U,	// PseudoVLSE64_V_M1
    0U,	// PseudoVLSE64_V_M1_MASK
    0U,	// PseudoVLSE64_V_M2
    0U,	// PseudoVLSE64_V_M2_MASK
    0U,	// PseudoVLSE64_V_M4
    0U,	// PseudoVLSE64_V_M4_MASK
    0U,	// PseudoVLSE64_V_M8
    0U,	// PseudoVLSE64_V_M8_MASK
    0U,	// PseudoVLSE8_V_M1
    0U,	// PseudoVLSE8_V_M1_MASK
    0U,	// PseudoVLSE8_V_M2
    0U,	// PseudoVLSE8_V_M2_MASK
    0U,	// PseudoVLSE8_V_M4
    0U,	// PseudoVLSE8_V_M4_MASK
    0U,	// PseudoVLSE8_V_M8
    0U,	// PseudoVLSE8_V_M8_MASK
    0U,	// PseudoVLSE8_V_MF2
    0U,	// PseudoVLSE8_V_MF2_MASK
    0U,	// PseudoVLSE8_V_MF4
    0U,	// PseudoVLSE8_V_MF4_MASK
    0U,	// PseudoVLSE8_V_MF8
    0U,	// PseudoVLSE8_V_MF8_MASK
    0U,	// PseudoVLSEG2E16FF_V_M1
    0U,	// PseudoVLSEG2E16FF_V_M1_MASK
    0U,	// PseudoVLSEG2E16FF_V_M2
    0U,	// PseudoVLSEG2E16FF_V_M2_MASK
    0U,	// PseudoVLSEG2E16FF_V_M4
    0U,	// PseudoVLSEG2E16FF_V_M4_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF2
    0U,	// PseudoVLSEG2E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E16FF_V_MF4
    0U,	// PseudoVLSEG2E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E16_V_M1
    0U,	// PseudoVLSEG2E16_V_M1_MASK
    0U,	// PseudoVLSEG2E16_V_M2
    0U,	// PseudoVLSEG2E16_V_M2_MASK
    0U,	// PseudoVLSEG2E16_V_M4
    0U,	// PseudoVLSEG2E16_V_M4_MASK
    0U,	// PseudoVLSEG2E16_V_MF2
    0U,	// PseudoVLSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSEG2E16_V_MF4
    0U,	// PseudoVLSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSEG2E32FF_V_M1
    0U,	// PseudoVLSEG2E32FF_V_M1_MASK
    0U,	// PseudoVLSEG2E32FF_V_M2
    0U,	// PseudoVLSEG2E32FF_V_M2_MASK
    0U,	// PseudoVLSEG2E32FF_V_M4
    0U,	// PseudoVLSEG2E32FF_V_M4_MASK
    0U,	// PseudoVLSEG2E32FF_V_MF2
    0U,	// PseudoVLSEG2E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E32_V_M1
    0U,	// PseudoVLSEG2E32_V_M1_MASK
    0U,	// PseudoVLSEG2E32_V_M2
    0U,	// PseudoVLSEG2E32_V_M2_MASK
    0U,	// PseudoVLSEG2E32_V_M4
    0U,	// PseudoVLSEG2E32_V_M4_MASK
    0U,	// PseudoVLSEG2E32_V_MF2
    0U,	// PseudoVLSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M1
    0U,	// PseudoVLSEG2E64FF_V_M1_MASK
    0U,	// PseudoVLSEG2E64FF_V_M2
    0U,	// PseudoVLSEG2E64FF_V_M2_MASK
    0U,	// PseudoVLSEG2E64FF_V_M4
    0U,	// PseudoVLSEG2E64FF_V_M4_MASK
    0U,	// PseudoVLSEG2E64_V_M1
    0U,	// PseudoVLSEG2E64_V_M1_MASK
    0U,	// PseudoVLSEG2E64_V_M2
    0U,	// PseudoVLSEG2E64_V_M2_MASK
    0U,	// PseudoVLSEG2E64_V_M4
    0U,	// PseudoVLSEG2E64_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_M1
    0U,	// PseudoVLSEG2E8FF_V_M1_MASK
    0U,	// PseudoVLSEG2E8FF_V_M2
    0U,	// PseudoVLSEG2E8FF_V_M2_MASK
    0U,	// PseudoVLSEG2E8FF_V_M4
    0U,	// PseudoVLSEG2E8FF_V_M4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF2
    0U,	// PseudoVLSEG2E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF4
    0U,	// PseudoVLSEG2E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG2E8FF_V_MF8
    0U,	// PseudoVLSEG2E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG2E8_V_M1
    0U,	// PseudoVLSEG2E8_V_M1_MASK
    0U,	// PseudoVLSEG2E8_V_M2
    0U,	// PseudoVLSEG2E8_V_M2_MASK
    0U,	// PseudoVLSEG2E8_V_M4
    0U,	// PseudoVLSEG2E8_V_M4_MASK
    0U,	// PseudoVLSEG2E8_V_MF2
    0U,	// PseudoVLSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSEG2E8_V_MF4
    0U,	// PseudoVLSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSEG2E8_V_MF8
    0U,	// PseudoVLSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSEG3E16FF_V_M1
    0U,	// PseudoVLSEG3E16FF_V_M1_MASK
    0U,	// PseudoVLSEG3E16FF_V_M2
    0U,	// PseudoVLSEG3E16FF_V_M2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF2
    0U,	// PseudoVLSEG3E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E16FF_V_MF4
    0U,	// PseudoVLSEG3E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E16_V_M1
    0U,	// PseudoVLSEG3E16_V_M1_MASK
    0U,	// PseudoVLSEG3E16_V_M2
    0U,	// PseudoVLSEG3E16_V_M2_MASK
    0U,	// PseudoVLSEG3E16_V_MF2
    0U,	// PseudoVLSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSEG3E16_V_MF4
    0U,	// PseudoVLSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSEG3E32FF_V_M1
    0U,	// PseudoVLSEG3E32FF_V_M1_MASK
    0U,	// PseudoVLSEG3E32FF_V_M2
    0U,	// PseudoVLSEG3E32FF_V_M2_MASK
    0U,	// PseudoVLSEG3E32FF_V_MF2
    0U,	// PseudoVLSEG3E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E32_V_M1
    0U,	// PseudoVLSEG3E32_V_M1_MASK
    0U,	// PseudoVLSEG3E32_V_M2
    0U,	// PseudoVLSEG3E32_V_M2_MASK
    0U,	// PseudoVLSEG3E32_V_MF2
    0U,	// PseudoVLSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSEG3E64FF_V_M1
    0U,	// PseudoVLSEG3E64FF_V_M1_MASK
    0U,	// PseudoVLSEG3E64FF_V_M2
    0U,	// PseudoVLSEG3E64FF_V_M2_MASK
    0U,	// PseudoVLSEG3E64_V_M1
    0U,	// PseudoVLSEG3E64_V_M1_MASK
    0U,	// PseudoVLSEG3E64_V_M2
    0U,	// PseudoVLSEG3E64_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_M1
    0U,	// PseudoVLSEG3E8FF_V_M1_MASK
    0U,	// PseudoVLSEG3E8FF_V_M2
    0U,	// PseudoVLSEG3E8FF_V_M2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF2
    0U,	// PseudoVLSEG3E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF4
    0U,	// PseudoVLSEG3E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG3E8FF_V_MF8
    0U,	// PseudoVLSEG3E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG3E8_V_M1
    0U,	// PseudoVLSEG3E8_V_M1_MASK
    0U,	// PseudoVLSEG3E8_V_M2
    0U,	// PseudoVLSEG3E8_V_M2_MASK
    0U,	// PseudoVLSEG3E8_V_MF2
    0U,	// PseudoVLSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSEG3E8_V_MF4
    0U,	// PseudoVLSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSEG3E8_V_MF8
    0U,	// PseudoVLSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSEG4E16FF_V_M1
    0U,	// PseudoVLSEG4E16FF_V_M1_MASK
    0U,	// PseudoVLSEG4E16FF_V_M2
    0U,	// PseudoVLSEG4E16FF_V_M2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF2
    0U,	// PseudoVLSEG4E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E16FF_V_MF4
    0U,	// PseudoVLSEG4E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E16_V_M1
    0U,	// PseudoVLSEG4E16_V_M1_MASK
    0U,	// PseudoVLSEG4E16_V_M2
    0U,	// PseudoVLSEG4E16_V_M2_MASK
    0U,	// PseudoVLSEG4E16_V_MF2
    0U,	// PseudoVLSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSEG4E16_V_MF4
    0U,	// PseudoVLSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSEG4E32FF_V_M1
    0U,	// PseudoVLSEG4E32FF_V_M1_MASK
    0U,	// PseudoVLSEG4E32FF_V_M2
    0U,	// PseudoVLSEG4E32FF_V_M2_MASK
    0U,	// PseudoVLSEG4E32FF_V_MF2
    0U,	// PseudoVLSEG4E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E32_V_M1
    0U,	// PseudoVLSEG4E32_V_M1_MASK
    0U,	// PseudoVLSEG4E32_V_M2
    0U,	// PseudoVLSEG4E32_V_M2_MASK
    0U,	// PseudoVLSEG4E32_V_MF2
    0U,	// PseudoVLSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSEG4E64FF_V_M1
    0U,	// PseudoVLSEG4E64FF_V_M1_MASK
    0U,	// PseudoVLSEG4E64FF_V_M2
    0U,	// PseudoVLSEG4E64FF_V_M2_MASK
    0U,	// PseudoVLSEG4E64_V_M1
    0U,	// PseudoVLSEG4E64_V_M1_MASK
    0U,	// PseudoVLSEG4E64_V_M2
    0U,	// PseudoVLSEG4E64_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_M1
    0U,	// PseudoVLSEG4E8FF_V_M1_MASK
    0U,	// PseudoVLSEG4E8FF_V_M2
    0U,	// PseudoVLSEG4E8FF_V_M2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF2
    0U,	// PseudoVLSEG4E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF4
    0U,	// PseudoVLSEG4E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG4E8FF_V_MF8
    0U,	// PseudoVLSEG4E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG4E8_V_M1
    0U,	// PseudoVLSEG4E8_V_M1_MASK
    0U,	// PseudoVLSEG4E8_V_M2
    0U,	// PseudoVLSEG4E8_V_M2_MASK
    0U,	// PseudoVLSEG4E8_V_MF2
    0U,	// PseudoVLSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSEG4E8_V_MF4
    0U,	// PseudoVLSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSEG4E8_V_MF8
    0U,	// PseudoVLSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSEG5E16FF_V_M1
    0U,	// PseudoVLSEG5E16FF_V_M1_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF2
    0U,	// PseudoVLSEG5E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E16FF_V_MF4
    0U,	// PseudoVLSEG5E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E16_V_M1
    0U,	// PseudoVLSEG5E16_V_M1_MASK
    0U,	// PseudoVLSEG5E16_V_MF2
    0U,	// PseudoVLSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSEG5E16_V_MF4
    0U,	// PseudoVLSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSEG5E32FF_V_M1
    0U,	// PseudoVLSEG5E32FF_V_M1_MASK
    0U,	// PseudoVLSEG5E32FF_V_MF2
    0U,	// PseudoVLSEG5E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E32_V_M1
    0U,	// PseudoVLSEG5E32_V_M1_MASK
    0U,	// PseudoVLSEG5E32_V_MF2
    0U,	// PseudoVLSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSEG5E64FF_V_M1
    0U,	// PseudoVLSEG5E64FF_V_M1_MASK
    0U,	// PseudoVLSEG5E64_V_M1
    0U,	// PseudoVLSEG5E64_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_M1
    0U,	// PseudoVLSEG5E8FF_V_M1_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF2
    0U,	// PseudoVLSEG5E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF4
    0U,	// PseudoVLSEG5E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG5E8FF_V_MF8
    0U,	// PseudoVLSEG5E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG5E8_V_M1
    0U,	// PseudoVLSEG5E8_V_M1_MASK
    0U,	// PseudoVLSEG5E8_V_MF2
    0U,	// PseudoVLSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSEG5E8_V_MF4
    0U,	// PseudoVLSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSEG5E8_V_MF8
    0U,	// PseudoVLSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSEG6E16FF_V_M1
    0U,	// PseudoVLSEG6E16FF_V_M1_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF2
    0U,	// PseudoVLSEG6E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E16FF_V_MF4
    0U,	// PseudoVLSEG6E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E16_V_M1
    0U,	// PseudoVLSEG6E16_V_M1_MASK
    0U,	// PseudoVLSEG6E16_V_MF2
    0U,	// PseudoVLSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSEG6E16_V_MF4
    0U,	// PseudoVLSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSEG6E32FF_V_M1
    0U,	// PseudoVLSEG6E32FF_V_M1_MASK
    0U,	// PseudoVLSEG6E32FF_V_MF2
    0U,	// PseudoVLSEG6E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E32_V_M1
    0U,	// PseudoVLSEG6E32_V_M1_MASK
    0U,	// PseudoVLSEG6E32_V_MF2
    0U,	// PseudoVLSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSEG6E64FF_V_M1
    0U,	// PseudoVLSEG6E64FF_V_M1_MASK
    0U,	// PseudoVLSEG6E64_V_M1
    0U,	// PseudoVLSEG6E64_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_M1
    0U,	// PseudoVLSEG6E8FF_V_M1_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF2
    0U,	// PseudoVLSEG6E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF4
    0U,	// PseudoVLSEG6E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG6E8FF_V_MF8
    0U,	// PseudoVLSEG6E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG6E8_V_M1
    0U,	// PseudoVLSEG6E8_V_M1_MASK
    0U,	// PseudoVLSEG6E8_V_MF2
    0U,	// PseudoVLSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSEG6E8_V_MF4
    0U,	// PseudoVLSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSEG6E8_V_MF8
    0U,	// PseudoVLSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSEG7E16FF_V_M1
    0U,	// PseudoVLSEG7E16FF_V_M1_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF2
    0U,	// PseudoVLSEG7E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E16FF_V_MF4
    0U,	// PseudoVLSEG7E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E16_V_M1
    0U,	// PseudoVLSEG7E16_V_M1_MASK
    0U,	// PseudoVLSEG7E16_V_MF2
    0U,	// PseudoVLSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSEG7E16_V_MF4
    0U,	// PseudoVLSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSEG7E32FF_V_M1
    0U,	// PseudoVLSEG7E32FF_V_M1_MASK
    0U,	// PseudoVLSEG7E32FF_V_MF2
    0U,	// PseudoVLSEG7E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E32_V_M1
    0U,	// PseudoVLSEG7E32_V_M1_MASK
    0U,	// PseudoVLSEG7E32_V_MF2
    0U,	// PseudoVLSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSEG7E64FF_V_M1
    0U,	// PseudoVLSEG7E64FF_V_M1_MASK
    0U,	// PseudoVLSEG7E64_V_M1
    0U,	// PseudoVLSEG7E64_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_M1
    0U,	// PseudoVLSEG7E8FF_V_M1_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF2
    0U,	// PseudoVLSEG7E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF4
    0U,	// PseudoVLSEG7E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG7E8FF_V_MF8
    0U,	// PseudoVLSEG7E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG7E8_V_M1
    0U,	// PseudoVLSEG7E8_V_M1_MASK
    0U,	// PseudoVLSEG7E8_V_MF2
    0U,	// PseudoVLSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSEG7E8_V_MF4
    0U,	// PseudoVLSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSEG7E8_V_MF8
    0U,	// PseudoVLSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSEG8E16FF_V_M1
    0U,	// PseudoVLSEG8E16FF_V_M1_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF2
    0U,	// PseudoVLSEG8E16FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E16FF_V_MF4
    0U,	// PseudoVLSEG8E16FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E16_V_M1
    0U,	// PseudoVLSEG8E16_V_M1_MASK
    0U,	// PseudoVLSEG8E16_V_MF2
    0U,	// PseudoVLSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSEG8E16_V_MF4
    0U,	// PseudoVLSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSEG8E32FF_V_M1
    0U,	// PseudoVLSEG8E32FF_V_M1_MASK
    0U,	// PseudoVLSEG8E32FF_V_MF2
    0U,	// PseudoVLSEG8E32FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E32_V_M1
    0U,	// PseudoVLSEG8E32_V_M1_MASK
    0U,	// PseudoVLSEG8E32_V_MF2
    0U,	// PseudoVLSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSEG8E64FF_V_M1
    0U,	// PseudoVLSEG8E64FF_V_M1_MASK
    0U,	// PseudoVLSEG8E64_V_M1
    0U,	// PseudoVLSEG8E64_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_M1
    0U,	// PseudoVLSEG8E8FF_V_M1_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF2
    0U,	// PseudoVLSEG8E8FF_V_MF2_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF4
    0U,	// PseudoVLSEG8E8FF_V_MF4_MASK
    0U,	// PseudoVLSEG8E8FF_V_MF8
    0U,	// PseudoVLSEG8E8FF_V_MF8_MASK
    0U,	// PseudoVLSEG8E8_V_M1
    0U,	// PseudoVLSEG8E8_V_M1_MASK
    0U,	// PseudoVLSEG8E8_V_MF2
    0U,	// PseudoVLSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSEG8E8_V_MF4
    0U,	// PseudoVLSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSEG8E8_V_MF8
    0U,	// PseudoVLSEG8E8_V_MF8_MASK
    0U,	// PseudoVLSSEG2E16_V_M1
    0U,	// PseudoVLSSEG2E16_V_M1_MASK
    0U,	// PseudoVLSSEG2E16_V_M2
    0U,	// PseudoVLSSEG2E16_V_M2_MASK
    0U,	// PseudoVLSSEG2E16_V_M4
    0U,	// PseudoVLSSEG2E16_V_M4_MASK
    0U,	// PseudoVLSSEG2E16_V_MF2
    0U,	// PseudoVLSSEG2E16_V_MF2_MASK
    0U,	// PseudoVLSSEG2E16_V_MF4
    0U,	// PseudoVLSSEG2E16_V_MF4_MASK
    0U,	// PseudoVLSSEG2E32_V_M1
    0U,	// PseudoVLSSEG2E32_V_M1_MASK
    0U,	// PseudoVLSSEG2E32_V_M2
    0U,	// PseudoVLSSEG2E32_V_M2_MASK
    0U,	// PseudoVLSSEG2E32_V_M4
    0U,	// PseudoVLSSEG2E32_V_M4_MASK
    0U,	// PseudoVLSSEG2E32_V_MF2
    0U,	// PseudoVLSSEG2E32_V_MF2_MASK
    0U,	// PseudoVLSSEG2E64_V_M1
    0U,	// PseudoVLSSEG2E64_V_M1_MASK
    0U,	// PseudoVLSSEG2E64_V_M2
    0U,	// PseudoVLSSEG2E64_V_M2_MASK
    0U,	// PseudoVLSSEG2E64_V_M4
    0U,	// PseudoVLSSEG2E64_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_M1
    0U,	// PseudoVLSSEG2E8_V_M1_MASK
    0U,	// PseudoVLSSEG2E8_V_M2
    0U,	// PseudoVLSSEG2E8_V_M2_MASK
    0U,	// PseudoVLSSEG2E8_V_M4
    0U,	// PseudoVLSSEG2E8_V_M4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF2
    0U,	// PseudoVLSSEG2E8_V_MF2_MASK
    0U,	// PseudoVLSSEG2E8_V_MF4
    0U,	// PseudoVLSSEG2E8_V_MF4_MASK
    0U,	// PseudoVLSSEG2E8_V_MF8
    0U,	// PseudoVLSSEG2E8_V_MF8_MASK
    0U,	// PseudoVLSSEG3E16_V_M1
    0U,	// PseudoVLSSEG3E16_V_M1_MASK
    0U,	// PseudoVLSSEG3E16_V_M2
    0U,	// PseudoVLSSEG3E16_V_M2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF2
    0U,	// PseudoVLSSEG3E16_V_MF2_MASK
    0U,	// PseudoVLSSEG3E16_V_MF4
    0U,	// PseudoVLSSEG3E16_V_MF4_MASK
    0U,	// PseudoVLSSEG3E32_V_M1
    0U,	// PseudoVLSSEG3E32_V_M1_MASK
    0U,	// PseudoVLSSEG3E32_V_M2
    0U,	// PseudoVLSSEG3E32_V_M2_MASK
    0U,	// PseudoVLSSEG3E32_V_MF2
    0U,	// PseudoVLSSEG3E32_V_MF2_MASK
    0U,	// PseudoVLSSEG3E64_V_M1
    0U,	// PseudoVLSSEG3E64_V_M1_MASK
    0U,	// PseudoVLSSEG3E64_V_M2
    0U,	// PseudoVLSSEG3E64_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_M1
    0U,	// PseudoVLSSEG3E8_V_M1_MASK
    0U,	// PseudoVLSSEG3E8_V_M2
    0U,	// PseudoVLSSEG3E8_V_M2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF2
    0U,	// PseudoVLSSEG3E8_V_MF2_MASK
    0U,	// PseudoVLSSEG3E8_V_MF4
    0U,	// PseudoVLSSEG3E8_V_MF4_MASK
    0U,	// PseudoVLSSEG3E8_V_MF8
    0U,	// PseudoVLSSEG3E8_V_MF8_MASK
    0U,	// PseudoVLSSEG4E16_V_M1
    0U,	// PseudoVLSSEG4E16_V_M1_MASK
    0U,	// PseudoVLSSEG4E16_V_M2
    0U,	// PseudoVLSSEG4E16_V_M2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF2
    0U,	// PseudoVLSSEG4E16_V_MF2_MASK
    0U,	// PseudoVLSSEG4E16_V_MF4
    0U,	// PseudoVLSSEG4E16_V_MF4_MASK
    0U,	// PseudoVLSSEG4E32_V_M1
    0U,	// PseudoVLSSEG4E32_V_M1_MASK
    0U,	// PseudoVLSSEG4E32_V_M2
    0U,	// PseudoVLSSEG4E32_V_M2_MASK
    0U,	// PseudoVLSSEG4E32_V_MF2
    0U,	// PseudoVLSSEG4E32_V_MF2_MASK
    0U,	// PseudoVLSSEG4E64_V_M1
    0U,	// PseudoVLSSEG4E64_V_M1_MASK
    0U,	// PseudoVLSSEG4E64_V_M2
    0U,	// PseudoVLSSEG4E64_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_M1
    0U,	// PseudoVLSSEG4E8_V_M1_MASK
    0U,	// PseudoVLSSEG4E8_V_M2
    0U,	// PseudoVLSSEG4E8_V_M2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF2
    0U,	// PseudoVLSSEG4E8_V_MF2_MASK
    0U,	// PseudoVLSSEG4E8_V_MF4
    0U,	// PseudoVLSSEG4E8_V_MF4_MASK
    0U,	// PseudoVLSSEG4E8_V_MF8
    0U,	// PseudoVLSSEG4E8_V_MF8_MASK
    0U,	// PseudoVLSSEG5E16_V_M1
    0U,	// PseudoVLSSEG5E16_V_M1_MASK
    0U,	// PseudoVLSSEG5E16_V_MF2
    0U,	// PseudoVLSSEG5E16_V_MF2_MASK
    0U,	// PseudoVLSSEG5E16_V_MF4
    0U,	// PseudoVLSSEG5E16_V_MF4_MASK
    0U,	// PseudoVLSSEG5E32_V_M1
    0U,	// PseudoVLSSEG5E32_V_M1_MASK
    0U,	// PseudoVLSSEG5E32_V_MF2
    0U,	// PseudoVLSSEG5E32_V_MF2_MASK
    0U,	// PseudoVLSSEG5E64_V_M1
    0U,	// PseudoVLSSEG5E64_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_M1
    0U,	// PseudoVLSSEG5E8_V_M1_MASK
    0U,	// PseudoVLSSEG5E8_V_MF2
    0U,	// PseudoVLSSEG5E8_V_MF2_MASK
    0U,	// PseudoVLSSEG5E8_V_MF4
    0U,	// PseudoVLSSEG5E8_V_MF4_MASK
    0U,	// PseudoVLSSEG5E8_V_MF8
    0U,	// PseudoVLSSEG5E8_V_MF8_MASK
    0U,	// PseudoVLSSEG6E16_V_M1
    0U,	// PseudoVLSSEG6E16_V_M1_MASK
    0U,	// PseudoVLSSEG6E16_V_MF2
    0U,	// PseudoVLSSEG6E16_V_MF2_MASK
    0U,	// PseudoVLSSEG6E16_V_MF4
    0U,	// PseudoVLSSEG6E16_V_MF4_MASK
    0U,	// PseudoVLSSEG6E32_V_M1
    0U,	// PseudoVLSSEG6E32_V_M1_MASK
    0U,	// PseudoVLSSEG6E32_V_MF2
    0U,	// PseudoVLSSEG6E32_V_MF2_MASK
    0U,	// PseudoVLSSEG6E64_V_M1
    0U,	// PseudoVLSSEG6E64_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_M1
    0U,	// PseudoVLSSEG6E8_V_M1_MASK
    0U,	// PseudoVLSSEG6E8_V_MF2
    0U,	// PseudoVLSSEG6E8_V_MF2_MASK
    0U,	// PseudoVLSSEG6E8_V_MF4
    0U,	// PseudoVLSSEG6E8_V_MF4_MASK
    0U,	// PseudoVLSSEG6E8_V_MF8
    0U,	// PseudoVLSSEG6E8_V_MF8_MASK
    0U,	// PseudoVLSSEG7E16_V_M1
    0U,	// PseudoVLSSEG7E16_V_M1_MASK
    0U,	// PseudoVLSSEG7E16_V_MF2
    0U,	// PseudoVLSSEG7E16_V_MF2_MASK
    0U,	// PseudoVLSSEG7E16_V_MF4
    0U,	// PseudoVLSSEG7E16_V_MF4_MASK
    0U,	// PseudoVLSSEG7E32_V_M1
    0U,	// PseudoVLSSEG7E32_V_M1_MASK
    0U,	// PseudoVLSSEG7E32_V_MF2
    0U,	// PseudoVLSSEG7E32_V_MF2_MASK
    0U,	// PseudoVLSSEG7E64_V_M1
    0U,	// PseudoVLSSEG7E64_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_M1
    0U,	// PseudoVLSSEG7E8_V_M1_MASK
    0U,	// PseudoVLSSEG7E8_V_MF2
    0U,	// PseudoVLSSEG7E8_V_MF2_MASK
    0U,	// PseudoVLSSEG7E8_V_MF4
    0U,	// PseudoVLSSEG7E8_V_MF4_MASK
    0U,	// PseudoVLSSEG7E8_V_MF8
    0U,	// PseudoVLSSEG7E8_V_MF8_MASK
    0U,	// PseudoVLSSEG8E16_V_M1
    0U,	// PseudoVLSSEG8E16_V_M1_MASK
    0U,	// PseudoVLSSEG8E16_V_MF2
    0U,	// PseudoVLSSEG8E16_V_MF2_MASK
    0U,	// PseudoVLSSEG8E16_V_MF4
    0U,	// PseudoVLSSEG8E16_V_MF4_MASK
    0U,	// PseudoVLSSEG8E32_V_M1
    0U,	// PseudoVLSSEG8E32_V_M1_MASK
    0U,	// PseudoVLSSEG8E32_V_MF2
    0U,	// PseudoVLSSEG8E32_V_MF2_MASK
    0U,	// PseudoVLSSEG8E64_V_M1
    0U,	// PseudoVLSSEG8E64_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_M1
    0U,	// PseudoVLSSEG8E8_V_M1_MASK
    0U,	// PseudoVLSSEG8E8_V_MF2
    0U,	// PseudoVLSSEG8E8_V_MF2_MASK
    0U,	// PseudoVLSSEG8E8_V_MF4
    0U,	// PseudoVLSSEG8E8_V_MF4_MASK
    0U,	// PseudoVLSSEG8E8_V_MF8
    0U,	// PseudoVLSSEG8E8_V_MF8_MASK
    0U,	// PseudoVLUXEI16_V_M1_M1
    0U,	// PseudoVLUXEI16_V_M1_M1_MASK
    0U,	// PseudoVLUXEI16_V_M1_M2
    0U,	// PseudoVLUXEI16_V_M1_M2_MASK
    0U,	// PseudoVLUXEI16_V_M1_M4
    0U,	// PseudoVLUXEI16_V_M1_M4_MASK
    0U,	// PseudoVLUXEI16_V_M1_MF2
    0U,	// PseudoVLUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M1
    0U,	// PseudoVLUXEI16_V_M2_M1_MASK
    0U,	// PseudoVLUXEI16_V_M2_M2
    0U,	// PseudoVLUXEI16_V_M2_M2_MASK
    0U,	// PseudoVLUXEI16_V_M2_M4
    0U,	// PseudoVLUXEI16_V_M2_M4_MASK
    0U,	// PseudoVLUXEI16_V_M2_M8
    0U,	// PseudoVLUXEI16_V_M2_M8_MASK
    0U,	// PseudoVLUXEI16_V_M4_M2
    0U,	// PseudoVLUXEI16_V_M4_M2_MASK
    0U,	// PseudoVLUXEI16_V_M4_M4
    0U,	// PseudoVLUXEI16_V_M4_M4_MASK
    0U,	// PseudoVLUXEI16_V_M4_M8
    0U,	// PseudoVLUXEI16_V_M4_M8_MASK
    0U,	// PseudoVLUXEI16_V_M8_M4
    0U,	// PseudoVLUXEI16_V_M8_M4_MASK
    0U,	// PseudoVLUXEI16_V_M8_M8
    0U,	// PseudoVLUXEI16_V_M8_M8_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M1
    0U,	// PseudoVLUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF2_M2
    0U,	// PseudoVLUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF2
    0U,	// PseudoVLUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF2_MF4
    0U,	// PseudoVLUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_M1
    0U,	// PseudoVLUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF2
    0U,	// PseudoVLUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF4
    0U,	// PseudoVLUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI16_V_MF4_MF8
    0U,	// PseudoVLUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXEI32_V_M1_M1
    0U,	// PseudoVLUXEI32_V_M1_M1_MASK
    0U,	// PseudoVLUXEI32_V_M1_M2
    0U,	// PseudoVLUXEI32_V_M1_M2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF2
    0U,	// PseudoVLUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M1_MF4
    0U,	// PseudoVLUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI32_V_M2_M1
    0U,	// PseudoVLUXEI32_V_M2_M1_MASK
    0U,	// PseudoVLUXEI32_V_M2_M2
    0U,	// PseudoVLUXEI32_V_M2_M2_MASK
    0U,	// PseudoVLUXEI32_V_M2_M4
    0U,	// PseudoVLUXEI32_V_M2_M4_MASK
    0U,	// PseudoVLUXEI32_V_M2_MF2
    0U,	// PseudoVLUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M1
    0U,	// PseudoVLUXEI32_V_M4_M1_MASK
    0U,	// PseudoVLUXEI32_V_M4_M2
    0U,	// PseudoVLUXEI32_V_M4_M2_MASK
    0U,	// PseudoVLUXEI32_V_M4_M4
    0U,	// PseudoVLUXEI32_V_M4_M4_MASK
    0U,	// PseudoVLUXEI32_V_M4_M8
    0U,	// PseudoVLUXEI32_V_M4_M8_MASK
    0U,	// PseudoVLUXEI32_V_M8_M2
    0U,	// PseudoVLUXEI32_V_M8_M2_MASK
    0U,	// PseudoVLUXEI32_V_M8_M4
    0U,	// PseudoVLUXEI32_V_M8_M4_MASK
    0U,	// PseudoVLUXEI32_V_M8_M8
    0U,	// PseudoVLUXEI32_V_M8_M8_MASK
    0U,	// PseudoVLUXEI32_V_MF2_M1
    0U,	// PseudoVLUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF2
    0U,	// PseudoVLUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF4
    0U,	// PseudoVLUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXEI32_V_MF2_MF8
    0U,	// PseudoVLUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M1_M1
    0U,	// PseudoVLUXEI64_V_M1_M1_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF2
    0U,	// PseudoVLUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF4
    0U,	// PseudoVLUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M1_MF8
    0U,	// PseudoVLUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXEI64_V_M2_M1
    0U,	// PseudoVLUXEI64_V_M2_M1_MASK
    0U,	// PseudoVLUXEI64_V_M2_M2
    0U,	// PseudoVLUXEI64_V_M2_M2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF2
    0U,	// PseudoVLUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M2_MF4
    0U,	// PseudoVLUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXEI64_V_M4_M1
    0U,	// PseudoVLUXEI64_V_M4_M1_MASK
    0U,	// PseudoVLUXEI64_V_M4_M2
    0U,	// PseudoVLUXEI64_V_M4_M2_MASK
    0U,	// PseudoVLUXEI64_V_M4_M4
    0U,	// PseudoVLUXEI64_V_M4_M4_MASK
    0U,	// PseudoVLUXEI64_V_M4_MF2
    0U,	// PseudoVLUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M1
    0U,	// PseudoVLUXEI64_V_M8_M1_MASK
    0U,	// PseudoVLUXEI64_V_M8_M2
    0U,	// PseudoVLUXEI64_V_M8_M2_MASK
    0U,	// PseudoVLUXEI64_V_M8_M4
    0U,	// PseudoVLUXEI64_V_M8_M4_MASK
    0U,	// PseudoVLUXEI64_V_M8_M8
    0U,	// PseudoVLUXEI64_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_M1_M1
    0U,	// PseudoVLUXEI8_V_M1_M1_MASK
    0U,	// PseudoVLUXEI8_V_M1_M2
    0U,	// PseudoVLUXEI8_V_M1_M2_MASK
    0U,	// PseudoVLUXEI8_V_M1_M4
    0U,	// PseudoVLUXEI8_V_M1_M4_MASK
    0U,	// PseudoVLUXEI8_V_M1_M8
    0U,	// PseudoVLUXEI8_V_M1_M8_MASK
    0U,	// PseudoVLUXEI8_V_M2_M2
    0U,	// PseudoVLUXEI8_V_M2_M2_MASK
    0U,	// PseudoVLUXEI8_V_M2_M4
    0U,	// PseudoVLUXEI8_V_M2_M4_MASK
    0U,	// PseudoVLUXEI8_V_M2_M8
    0U,	// PseudoVLUXEI8_V_M2_M8_MASK
    0U,	// PseudoVLUXEI8_V_M4_M4
    0U,	// PseudoVLUXEI8_V_M4_M4_MASK
    0U,	// PseudoVLUXEI8_V_M4_M8
    0U,	// PseudoVLUXEI8_V_M4_M8_MASK
    0U,	// PseudoVLUXEI8_V_M8_M8
    0U,	// PseudoVLUXEI8_V_M8_M8_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M1
    0U,	// PseudoVLUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M2
    0U,	// PseudoVLUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF2_M4
    0U,	// PseudoVLUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXEI8_V_MF2_MF2
    0U,	// PseudoVLUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M1
    0U,	// PseudoVLUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF4_M2
    0U,	// PseudoVLUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF2
    0U,	// PseudoVLUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF4_MF4
    0U,	// PseudoVLUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_M1
    0U,	// PseudoVLUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF2
    0U,	// PseudoVLUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF4
    0U,	// PseudoVLUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXEI8_V_MF8_MF8
    0U,	// PseudoVLUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1
    0U,	// PseudoVLUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2
    0U,	// PseudoVLUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4
    0U,	// PseudoVLUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1
    0U,	// PseudoVLUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2
    0U,	// PseudoVLUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4
    0U,	// PseudoVLUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2
    0U,	// PseudoVLUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4
    0U,	// PseudoVLUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4
    0U,	// PseudoVLUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1
    0U,	// PseudoVLUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2
    0U,	// PseudoVLUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1
    0U,	// PseudoVLUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2
    0U,	// PseudoVLUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4
    0U,	// PseudoVLUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1
    0U,	// PseudoVLUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2
    0U,	// PseudoVLUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4
    0U,	// PseudoVLUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2
    0U,	// PseudoVLUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4
    0U,	// PseudoVLUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1
    0U,	// PseudoVLUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1
    0U,	// PseudoVLUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2
    0U,	// PseudoVLUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1
    0U,	// PseudoVLUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2
    0U,	// PseudoVLUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4
    0U,	// PseudoVLUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1
    0U,	// PseudoVLUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2
    0U,	// PseudoVLUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4
    0U,	// PseudoVLUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1
    0U,	// PseudoVLUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2
    0U,	// PseudoVLUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4
    0U,	// PseudoVLUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2
    0U,	// PseudoVLUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4
    0U,	// PseudoVLUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4
    0U,	// PseudoVLUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVLUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1
    0U,	// PseudoVLUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2
    0U,	// PseudoVLUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1
    0U,	// PseudoVLUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2
    0U,	// PseudoVLUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2
    0U,	// PseudoVLUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1
    0U,	// PseudoVLUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2
    0U,	// PseudoVLUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1
    0U,	// PseudoVLUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2
    0U,	// PseudoVLUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1
    0U,	// PseudoVLUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2
    0U,	// PseudoVLUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2
    0U,	// PseudoVLUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1
    0U,	// PseudoVLUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1
    0U,	// PseudoVLUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2
    0U,	// PseudoVLUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1
    0U,	// PseudoVLUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2
    0U,	// PseudoVLUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1
    0U,	// PseudoVLUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2
    0U,	// PseudoVLUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1
    0U,	// PseudoVLUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2
    0U,	// PseudoVLUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2
    0U,	// PseudoVLUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1
    0U,	// PseudoVLUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2
    0U,	// PseudoVLUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1
    0U,	// PseudoVLUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2
    0U,	// PseudoVLUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2
    0U,	// PseudoVLUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1
    0U,	// PseudoVLUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2
    0U,	// PseudoVLUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1
    0U,	// PseudoVLUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2
    0U,	// PseudoVLUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1
    0U,	// PseudoVLUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2
    0U,	// PseudoVLUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2
    0U,	// PseudoVLUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1
    0U,	// PseudoVLUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1
    0U,	// PseudoVLUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2
    0U,	// PseudoVLUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1
    0U,	// PseudoVLUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2
    0U,	// PseudoVLUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1
    0U,	// PseudoVLUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2
    0U,	// PseudoVLUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1
    0U,	// PseudoVLUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2
    0U,	// PseudoVLUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2
    0U,	// PseudoVLUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1
    0U,	// PseudoVLUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1
    0U,	// PseudoVLUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1
    0U,	// PseudoVLUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1
    0U,	// PseudoVLUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1
    0U,	// PseudoVLUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1
    0U,	// PseudoVLUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1
    0U,	// PseudoVLUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1
    0U,	// PseudoVLUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1
    0U,	// PseudoVLUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1
    0U,	// PseudoVLUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1
    0U,	// PseudoVLUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1
    0U,	// PseudoVLUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1
    0U,	// PseudoVLUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1
    0U,	// PseudoVLUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1
    0U,	// PseudoVLUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1
    0U,	// PseudoVLUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1
    0U,	// PseudoVLUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1
    0U,	// PseudoVLUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1
    0U,	// PseudoVLUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1
    0U,	// PseudoVLUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1
    0U,	// PseudoVLUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1
    0U,	// PseudoVLUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1
    0U,	// PseudoVLUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1
    0U,	// PseudoVLUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1
    0U,	// PseudoVLUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1
    0U,	// PseudoVLUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1
    0U,	// PseudoVLUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1
    0U,	// PseudoVLUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1
    0U,	// PseudoVLUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1
    0U,	// PseudoVLUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1
    0U,	// PseudoVLUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1
    0U,	// PseudoVLUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVLUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1
    0U,	// PseudoVLUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1
    0U,	// PseudoVLUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1
    0U,	// PseudoVLUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVLUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1
    0U,	// PseudoVLUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVLUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1
    0U,	// PseudoVLUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVLUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1
    0U,	// PseudoVLUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVLUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1
    0U,	// PseudoVLUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1
    0U,	// PseudoVLUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVLUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVLUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVMACC_VV_M1
    0U,	// PseudoVMACC_VV_M1_MASK
    0U,	// PseudoVMACC_VV_M2
    0U,	// PseudoVMACC_VV_M2_MASK
    0U,	// PseudoVMACC_VV_M4
    0U,	// PseudoVMACC_VV_M4_MASK
    0U,	// PseudoVMACC_VV_M8
    0U,	// PseudoVMACC_VV_M8_MASK
    0U,	// PseudoVMACC_VV_MF2
    0U,	// PseudoVMACC_VV_MF2_MASK
    0U,	// PseudoVMACC_VV_MF4
    0U,	// PseudoVMACC_VV_MF4_MASK
    0U,	// PseudoVMACC_VV_MF8
    0U,	// PseudoVMACC_VV_MF8_MASK
    0U,	// PseudoVMACC_VX_M1
    0U,	// PseudoVMACC_VX_M1_MASK
    0U,	// PseudoVMACC_VX_M2
    0U,	// PseudoVMACC_VX_M2_MASK
    0U,	// PseudoVMACC_VX_M4
    0U,	// PseudoVMACC_VX_M4_MASK
    0U,	// PseudoVMACC_VX_M8
    0U,	// PseudoVMACC_VX_M8_MASK
    0U,	// PseudoVMACC_VX_MF2
    0U,	// PseudoVMACC_VX_MF2_MASK
    0U,	// PseudoVMACC_VX_MF4
    0U,	// PseudoVMACC_VX_MF4_MASK
    0U,	// PseudoVMACC_VX_MF8
    0U,	// PseudoVMACC_VX_MF8_MASK
    0U,	// PseudoVMADC_VIM_M1
    0U,	// PseudoVMADC_VIM_M2
    0U,	// PseudoVMADC_VIM_M4
    0U,	// PseudoVMADC_VIM_M8
    0U,	// PseudoVMADC_VIM_MF2
    0U,	// PseudoVMADC_VIM_MF4
    0U,	// PseudoVMADC_VIM_MF8
    0U,	// PseudoVMADC_VI_M1
    0U,	// PseudoVMADC_VI_M2
    0U,	// PseudoVMADC_VI_M4
    0U,	// PseudoVMADC_VI_M8
    0U,	// PseudoVMADC_VI_MF2
    0U,	// PseudoVMADC_VI_MF4
    0U,	// PseudoVMADC_VI_MF8
    0U,	// PseudoVMADC_VVM_M1
    0U,	// PseudoVMADC_VVM_M2
    0U,	// PseudoVMADC_VVM_M4
    0U,	// PseudoVMADC_VVM_M8
    0U,	// PseudoVMADC_VVM_MF2
    0U,	// PseudoVMADC_VVM_MF4
    0U,	// PseudoVMADC_VVM_MF8
    0U,	// PseudoVMADC_VV_M1
    0U,	// PseudoVMADC_VV_M2
    0U,	// PseudoVMADC_VV_M4
    0U,	// PseudoVMADC_VV_M8
    0U,	// PseudoVMADC_VV_MF2
    0U,	// PseudoVMADC_VV_MF4
    0U,	// PseudoVMADC_VV_MF8
    0U,	// PseudoVMADC_VXM_M1
    0U,	// PseudoVMADC_VXM_M2
    0U,	// PseudoVMADC_VXM_M4
    0U,	// PseudoVMADC_VXM_M8
    0U,	// PseudoVMADC_VXM_MF2
    0U,	// PseudoVMADC_VXM_MF4
    0U,	// PseudoVMADC_VXM_MF8
    0U,	// PseudoVMADC_VX_M1
    0U,	// PseudoVMADC_VX_M2
    0U,	// PseudoVMADC_VX_M4
    0U,	// PseudoVMADC_VX_M8
    0U,	// PseudoVMADC_VX_MF2
    0U,	// PseudoVMADC_VX_MF4
    0U,	// PseudoVMADC_VX_MF8
    0U,	// PseudoVMADD_VV_M1
    0U,	// PseudoVMADD_VV_M1_MASK
    0U,	// PseudoVMADD_VV_M2
    0U,	// PseudoVMADD_VV_M2_MASK
    0U,	// PseudoVMADD_VV_M4
    0U,	// PseudoVMADD_VV_M4_MASK
    0U,	// PseudoVMADD_VV_M8
    0U,	// PseudoVMADD_VV_M8_MASK
    0U,	// PseudoVMADD_VV_MF2
    0U,	// PseudoVMADD_VV_MF2_MASK
    0U,	// PseudoVMADD_VV_MF4
    0U,	// PseudoVMADD_VV_MF4_MASK
    0U,	// PseudoVMADD_VV_MF8
    0U,	// PseudoVMADD_VV_MF8_MASK
    0U,	// PseudoVMADD_VX_M1
    0U,	// PseudoVMADD_VX_M1_MASK
    0U,	// PseudoVMADD_VX_M2
    0U,	// PseudoVMADD_VX_M2_MASK
    0U,	// PseudoVMADD_VX_M4
    0U,	// PseudoVMADD_VX_M4_MASK
    0U,	// PseudoVMADD_VX_M8
    0U,	// PseudoVMADD_VX_M8_MASK
    0U,	// PseudoVMADD_VX_MF2
    0U,	// PseudoVMADD_VX_MF2_MASK
    0U,	// PseudoVMADD_VX_MF4
    0U,	// PseudoVMADD_VX_MF4_MASK
    0U,	// PseudoVMADD_VX_MF8
    0U,	// PseudoVMADD_VX_MF8_MASK
    0U,	// PseudoVMANDN_MM_B1
    0U,	// PseudoVMANDN_MM_B16
    0U,	// PseudoVMANDN_MM_B2
    0U,	// PseudoVMANDN_MM_B32
    0U,	// PseudoVMANDN_MM_B4
    0U,	// PseudoVMANDN_MM_B64
    0U,	// PseudoVMANDN_MM_B8
    0U,	// PseudoVMAND_MM_B1
    0U,	// PseudoVMAND_MM_B16
    0U,	// PseudoVMAND_MM_B2
    0U,	// PseudoVMAND_MM_B32
    0U,	// PseudoVMAND_MM_B4
    0U,	// PseudoVMAND_MM_B64
    0U,	// PseudoVMAND_MM_B8
    0U,	// PseudoVMAXU_VV_M1
    0U,	// PseudoVMAXU_VV_M1_MASK
    0U,	// PseudoVMAXU_VV_M2
    0U,	// PseudoVMAXU_VV_M2_MASK
    0U,	// PseudoVMAXU_VV_M4
    0U,	// PseudoVMAXU_VV_M4_MASK
    0U,	// PseudoVMAXU_VV_M8
    0U,	// PseudoVMAXU_VV_M8_MASK
    0U,	// PseudoVMAXU_VV_MF2
    0U,	// PseudoVMAXU_VV_MF2_MASK
    0U,	// PseudoVMAXU_VV_MF4
    0U,	// PseudoVMAXU_VV_MF4_MASK
    0U,	// PseudoVMAXU_VV_MF8
    0U,	// PseudoVMAXU_VV_MF8_MASK
    0U,	// PseudoVMAXU_VX_M1
    0U,	// PseudoVMAXU_VX_M1_MASK
    0U,	// PseudoVMAXU_VX_M2
    0U,	// PseudoVMAXU_VX_M2_MASK
    0U,	// PseudoVMAXU_VX_M4
    0U,	// PseudoVMAXU_VX_M4_MASK
    0U,	// PseudoVMAXU_VX_M8
    0U,	// PseudoVMAXU_VX_M8_MASK
    0U,	// PseudoVMAXU_VX_MF2
    0U,	// PseudoVMAXU_VX_MF2_MASK
    0U,	// PseudoVMAXU_VX_MF4
    0U,	// PseudoVMAXU_VX_MF4_MASK
    0U,	// PseudoVMAXU_VX_MF8
    0U,	// PseudoVMAXU_VX_MF8_MASK
    0U,	// PseudoVMAX_VV_M1
    0U,	// PseudoVMAX_VV_M1_MASK
    0U,	// PseudoVMAX_VV_M2
    0U,	// PseudoVMAX_VV_M2_MASK
    0U,	// PseudoVMAX_VV_M4
    0U,	// PseudoVMAX_VV_M4_MASK
    0U,	// PseudoVMAX_VV_M8
    0U,	// PseudoVMAX_VV_M8_MASK
    0U,	// PseudoVMAX_VV_MF2
    0U,	// PseudoVMAX_VV_MF2_MASK
    0U,	// PseudoVMAX_VV_MF4
    0U,	// PseudoVMAX_VV_MF4_MASK
    0U,	// PseudoVMAX_VV_MF8
    0U,	// PseudoVMAX_VV_MF8_MASK
    0U,	// PseudoVMAX_VX_M1
    0U,	// PseudoVMAX_VX_M1_MASK
    0U,	// PseudoVMAX_VX_M2
    0U,	// PseudoVMAX_VX_M2_MASK
    0U,	// PseudoVMAX_VX_M4
    0U,	// PseudoVMAX_VX_M4_MASK
    0U,	// PseudoVMAX_VX_M8
    0U,	// PseudoVMAX_VX_M8_MASK
    0U,	// PseudoVMAX_VX_MF2
    0U,	// PseudoVMAX_VX_MF2_MASK
    0U,	// PseudoVMAX_VX_MF4
    0U,	// PseudoVMAX_VX_MF4_MASK
    0U,	// PseudoVMAX_VX_MF8
    0U,	// PseudoVMAX_VX_MF8_MASK
    0U,	// PseudoVMCLR_M_B1
    0U,	// PseudoVMCLR_M_B16
    0U,	// PseudoVMCLR_M_B2
    0U,	// PseudoVMCLR_M_B32
    0U,	// PseudoVMCLR_M_B4
    0U,	// PseudoVMCLR_M_B64
    0U,	// PseudoVMCLR_M_B8
    0U,	// PseudoVMERGE_VIM_M1
    0U,	// PseudoVMERGE_VIM_M2
    0U,	// PseudoVMERGE_VIM_M4
    0U,	// PseudoVMERGE_VIM_M8
    0U,	// PseudoVMERGE_VIM_MF2
    0U,	// PseudoVMERGE_VIM_MF4
    0U,	// PseudoVMERGE_VIM_MF8
    0U,	// PseudoVMERGE_VVM_M1
    0U,	// PseudoVMERGE_VVM_M2
    0U,	// PseudoVMERGE_VVM_M4
    0U,	// PseudoVMERGE_VVM_M8
    0U,	// PseudoVMERGE_VVM_MF2
    0U,	// PseudoVMERGE_VVM_MF4
    0U,	// PseudoVMERGE_VVM_MF8
    0U,	// PseudoVMERGE_VXM_M1
    0U,	// PseudoVMERGE_VXM_M2
    0U,	// PseudoVMERGE_VXM_M4
    0U,	// PseudoVMERGE_VXM_M8
    0U,	// PseudoVMERGE_VXM_MF2
    0U,	// PseudoVMERGE_VXM_MF4
    0U,	// PseudoVMERGE_VXM_MF8
    0U,	// PseudoVMFEQ_ALT_VFPR16_M1
    0U,	// PseudoVMFEQ_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR16_M2
    0U,	// PseudoVMFEQ_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR16_M4
    0U,	// PseudoVMFEQ_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR16_M8
    0U,	// PseudoVMFEQ_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR16_MF2
    0U,	// PseudoVMFEQ_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR16_MF4
    0U,	// PseudoVMFEQ_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR32_M1
    0U,	// PseudoVMFEQ_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR32_M2
    0U,	// PseudoVMFEQ_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR32_M4
    0U,	// PseudoVMFEQ_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR32_M8
    0U,	// PseudoVMFEQ_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR32_MF2
    0U,	// PseudoVMFEQ_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR64_M1
    0U,	// PseudoVMFEQ_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR64_M2
    0U,	// PseudoVMFEQ_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR64_M4
    0U,	// PseudoVMFEQ_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFEQ_ALT_VFPR64_M8
    0U,	// PseudoVMFEQ_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFEQ_ALT_VV_M1
    0U,	// PseudoVMFEQ_ALT_VV_M1_MASK
    0U,	// PseudoVMFEQ_ALT_VV_M2
    0U,	// PseudoVMFEQ_ALT_VV_M2_MASK
    0U,	// PseudoVMFEQ_ALT_VV_M4
    0U,	// PseudoVMFEQ_ALT_VV_M4_MASK
    0U,	// PseudoVMFEQ_ALT_VV_M8
    0U,	// PseudoVMFEQ_ALT_VV_M8_MASK
    0U,	// PseudoVMFEQ_ALT_VV_MF2
    0U,	// PseudoVMFEQ_ALT_VV_MF2_MASK
    0U,	// PseudoVMFEQ_ALT_VV_MF4
    0U,	// PseudoVMFEQ_ALT_VV_MF4_MASK
    0U,	// PseudoVMFEQ_VFPR16_M1
    0U,	// PseudoVMFEQ_VFPR16_M1_MASK
    0U,	// PseudoVMFEQ_VFPR16_M2
    0U,	// PseudoVMFEQ_VFPR16_M2_MASK
    0U,	// PseudoVMFEQ_VFPR16_M4
    0U,	// PseudoVMFEQ_VFPR16_M4_MASK
    0U,	// PseudoVMFEQ_VFPR16_M8
    0U,	// PseudoVMFEQ_VFPR16_M8_MASK
    0U,	// PseudoVMFEQ_VFPR16_MF2
    0U,	// PseudoVMFEQ_VFPR16_MF2_MASK
    0U,	// PseudoVMFEQ_VFPR16_MF4
    0U,	// PseudoVMFEQ_VFPR16_MF4_MASK
    0U,	// PseudoVMFEQ_VFPR32_M1
    0U,	// PseudoVMFEQ_VFPR32_M1_MASK
    0U,	// PseudoVMFEQ_VFPR32_M2
    0U,	// PseudoVMFEQ_VFPR32_M2_MASK
    0U,	// PseudoVMFEQ_VFPR32_M4
    0U,	// PseudoVMFEQ_VFPR32_M4_MASK
    0U,	// PseudoVMFEQ_VFPR32_M8
    0U,	// PseudoVMFEQ_VFPR32_M8_MASK
    0U,	// PseudoVMFEQ_VFPR32_MF2
    0U,	// PseudoVMFEQ_VFPR32_MF2_MASK
    0U,	// PseudoVMFEQ_VFPR64_M1
    0U,	// PseudoVMFEQ_VFPR64_M1_MASK
    0U,	// PseudoVMFEQ_VFPR64_M2
    0U,	// PseudoVMFEQ_VFPR64_M2_MASK
    0U,	// PseudoVMFEQ_VFPR64_M4
    0U,	// PseudoVMFEQ_VFPR64_M4_MASK
    0U,	// PseudoVMFEQ_VFPR64_M8
    0U,	// PseudoVMFEQ_VFPR64_M8_MASK
    0U,	// PseudoVMFEQ_VV_M1
    0U,	// PseudoVMFEQ_VV_M1_MASK
    0U,	// PseudoVMFEQ_VV_M2
    0U,	// PseudoVMFEQ_VV_M2_MASK
    0U,	// PseudoVMFEQ_VV_M4
    0U,	// PseudoVMFEQ_VV_M4_MASK
    0U,	// PseudoVMFEQ_VV_M8
    0U,	// PseudoVMFEQ_VV_M8_MASK
    0U,	// PseudoVMFEQ_VV_MF2
    0U,	// PseudoVMFEQ_VV_MF2_MASK
    0U,	// PseudoVMFEQ_VV_MF4
    0U,	// PseudoVMFEQ_VV_MF4_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_M1
    0U,	// PseudoVMFGE_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_M2
    0U,	// PseudoVMFGE_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_M4
    0U,	// PseudoVMFGE_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_M8
    0U,	// PseudoVMFGE_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_MF2
    0U,	// PseudoVMFGE_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFGE_ALT_VFPR16_MF4
    0U,	// PseudoVMFGE_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFGE_ALT_VFPR32_M1
    0U,	// PseudoVMFGE_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFGE_ALT_VFPR32_M2
    0U,	// PseudoVMFGE_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFGE_ALT_VFPR32_M4
    0U,	// PseudoVMFGE_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFGE_ALT_VFPR32_M8
    0U,	// PseudoVMFGE_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFGE_ALT_VFPR32_MF2
    0U,	// PseudoVMFGE_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFGE_ALT_VFPR64_M1
    0U,	// PseudoVMFGE_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFGE_ALT_VFPR64_M2
    0U,	// PseudoVMFGE_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFGE_ALT_VFPR64_M4
    0U,	// PseudoVMFGE_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFGE_ALT_VFPR64_M8
    0U,	// PseudoVMFGE_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFGE_VFPR16_M1
    0U,	// PseudoVMFGE_VFPR16_M1_MASK
    0U,	// PseudoVMFGE_VFPR16_M2
    0U,	// PseudoVMFGE_VFPR16_M2_MASK
    0U,	// PseudoVMFGE_VFPR16_M4
    0U,	// PseudoVMFGE_VFPR16_M4_MASK
    0U,	// PseudoVMFGE_VFPR16_M8
    0U,	// PseudoVMFGE_VFPR16_M8_MASK
    0U,	// PseudoVMFGE_VFPR16_MF2
    0U,	// PseudoVMFGE_VFPR16_MF2_MASK
    0U,	// PseudoVMFGE_VFPR16_MF4
    0U,	// PseudoVMFGE_VFPR16_MF4_MASK
    0U,	// PseudoVMFGE_VFPR32_M1
    0U,	// PseudoVMFGE_VFPR32_M1_MASK
    0U,	// PseudoVMFGE_VFPR32_M2
    0U,	// PseudoVMFGE_VFPR32_M2_MASK
    0U,	// PseudoVMFGE_VFPR32_M4
    0U,	// PseudoVMFGE_VFPR32_M4_MASK
    0U,	// PseudoVMFGE_VFPR32_M8
    0U,	// PseudoVMFGE_VFPR32_M8_MASK
    0U,	// PseudoVMFGE_VFPR32_MF2
    0U,	// PseudoVMFGE_VFPR32_MF2_MASK
    0U,	// PseudoVMFGE_VFPR64_M1
    0U,	// PseudoVMFGE_VFPR64_M1_MASK
    0U,	// PseudoVMFGE_VFPR64_M2
    0U,	// PseudoVMFGE_VFPR64_M2_MASK
    0U,	// PseudoVMFGE_VFPR64_M4
    0U,	// PseudoVMFGE_VFPR64_M4_MASK
    0U,	// PseudoVMFGE_VFPR64_M8
    0U,	// PseudoVMFGE_VFPR64_M8_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_M1
    0U,	// PseudoVMFGT_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_M2
    0U,	// PseudoVMFGT_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_M4
    0U,	// PseudoVMFGT_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_M8
    0U,	// PseudoVMFGT_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_MF2
    0U,	// PseudoVMFGT_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFGT_ALT_VFPR16_MF4
    0U,	// PseudoVMFGT_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFGT_ALT_VFPR32_M1
    0U,	// PseudoVMFGT_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFGT_ALT_VFPR32_M2
    0U,	// PseudoVMFGT_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFGT_ALT_VFPR32_M4
    0U,	// PseudoVMFGT_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFGT_ALT_VFPR32_M8
    0U,	// PseudoVMFGT_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFGT_ALT_VFPR32_MF2
    0U,	// PseudoVMFGT_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFGT_ALT_VFPR64_M1
    0U,	// PseudoVMFGT_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFGT_ALT_VFPR64_M2
    0U,	// PseudoVMFGT_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFGT_ALT_VFPR64_M4
    0U,	// PseudoVMFGT_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFGT_ALT_VFPR64_M8
    0U,	// PseudoVMFGT_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFGT_VFPR16_M1
    0U,	// PseudoVMFGT_VFPR16_M1_MASK
    0U,	// PseudoVMFGT_VFPR16_M2
    0U,	// PseudoVMFGT_VFPR16_M2_MASK
    0U,	// PseudoVMFGT_VFPR16_M4
    0U,	// PseudoVMFGT_VFPR16_M4_MASK
    0U,	// PseudoVMFGT_VFPR16_M8
    0U,	// PseudoVMFGT_VFPR16_M8_MASK
    0U,	// PseudoVMFGT_VFPR16_MF2
    0U,	// PseudoVMFGT_VFPR16_MF2_MASK
    0U,	// PseudoVMFGT_VFPR16_MF4
    0U,	// PseudoVMFGT_VFPR16_MF4_MASK
    0U,	// PseudoVMFGT_VFPR32_M1
    0U,	// PseudoVMFGT_VFPR32_M1_MASK
    0U,	// PseudoVMFGT_VFPR32_M2
    0U,	// PseudoVMFGT_VFPR32_M2_MASK
    0U,	// PseudoVMFGT_VFPR32_M4
    0U,	// PseudoVMFGT_VFPR32_M4_MASK
    0U,	// PseudoVMFGT_VFPR32_M8
    0U,	// PseudoVMFGT_VFPR32_M8_MASK
    0U,	// PseudoVMFGT_VFPR32_MF2
    0U,	// PseudoVMFGT_VFPR32_MF2_MASK
    0U,	// PseudoVMFGT_VFPR64_M1
    0U,	// PseudoVMFGT_VFPR64_M1_MASK
    0U,	// PseudoVMFGT_VFPR64_M2
    0U,	// PseudoVMFGT_VFPR64_M2_MASK
    0U,	// PseudoVMFGT_VFPR64_M4
    0U,	// PseudoVMFGT_VFPR64_M4_MASK
    0U,	// PseudoVMFGT_VFPR64_M8
    0U,	// PseudoVMFGT_VFPR64_M8_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_M1
    0U,	// PseudoVMFLE_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_M2
    0U,	// PseudoVMFLE_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_M4
    0U,	// PseudoVMFLE_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_M8
    0U,	// PseudoVMFLE_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_MF2
    0U,	// PseudoVMFLE_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFLE_ALT_VFPR16_MF4
    0U,	// PseudoVMFLE_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFLE_ALT_VFPR32_M1
    0U,	// PseudoVMFLE_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFLE_ALT_VFPR32_M2
    0U,	// PseudoVMFLE_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFLE_ALT_VFPR32_M4
    0U,	// PseudoVMFLE_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFLE_ALT_VFPR32_M8
    0U,	// PseudoVMFLE_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFLE_ALT_VFPR32_MF2
    0U,	// PseudoVMFLE_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFLE_ALT_VFPR64_M1
    0U,	// PseudoVMFLE_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFLE_ALT_VFPR64_M2
    0U,	// PseudoVMFLE_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFLE_ALT_VFPR64_M4
    0U,	// PseudoVMFLE_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFLE_ALT_VFPR64_M8
    0U,	// PseudoVMFLE_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFLE_ALT_VV_M1
    0U,	// PseudoVMFLE_ALT_VV_M1_MASK
    0U,	// PseudoVMFLE_ALT_VV_M2
    0U,	// PseudoVMFLE_ALT_VV_M2_MASK
    0U,	// PseudoVMFLE_ALT_VV_M4
    0U,	// PseudoVMFLE_ALT_VV_M4_MASK
    0U,	// PseudoVMFLE_ALT_VV_M8
    0U,	// PseudoVMFLE_ALT_VV_M8_MASK
    0U,	// PseudoVMFLE_ALT_VV_MF2
    0U,	// PseudoVMFLE_ALT_VV_MF2_MASK
    0U,	// PseudoVMFLE_ALT_VV_MF4
    0U,	// PseudoVMFLE_ALT_VV_MF4_MASK
    0U,	// PseudoVMFLE_VFPR16_M1
    0U,	// PseudoVMFLE_VFPR16_M1_MASK
    0U,	// PseudoVMFLE_VFPR16_M2
    0U,	// PseudoVMFLE_VFPR16_M2_MASK
    0U,	// PseudoVMFLE_VFPR16_M4
    0U,	// PseudoVMFLE_VFPR16_M4_MASK
    0U,	// PseudoVMFLE_VFPR16_M8
    0U,	// PseudoVMFLE_VFPR16_M8_MASK
    0U,	// PseudoVMFLE_VFPR16_MF2
    0U,	// PseudoVMFLE_VFPR16_MF2_MASK
    0U,	// PseudoVMFLE_VFPR16_MF4
    0U,	// PseudoVMFLE_VFPR16_MF4_MASK
    0U,	// PseudoVMFLE_VFPR32_M1
    0U,	// PseudoVMFLE_VFPR32_M1_MASK
    0U,	// PseudoVMFLE_VFPR32_M2
    0U,	// PseudoVMFLE_VFPR32_M2_MASK
    0U,	// PseudoVMFLE_VFPR32_M4
    0U,	// PseudoVMFLE_VFPR32_M4_MASK
    0U,	// PseudoVMFLE_VFPR32_M8
    0U,	// PseudoVMFLE_VFPR32_M8_MASK
    0U,	// PseudoVMFLE_VFPR32_MF2
    0U,	// PseudoVMFLE_VFPR32_MF2_MASK
    0U,	// PseudoVMFLE_VFPR64_M1
    0U,	// PseudoVMFLE_VFPR64_M1_MASK
    0U,	// PseudoVMFLE_VFPR64_M2
    0U,	// PseudoVMFLE_VFPR64_M2_MASK
    0U,	// PseudoVMFLE_VFPR64_M4
    0U,	// PseudoVMFLE_VFPR64_M4_MASK
    0U,	// PseudoVMFLE_VFPR64_M8
    0U,	// PseudoVMFLE_VFPR64_M8_MASK
    0U,	// PseudoVMFLE_VV_M1
    0U,	// PseudoVMFLE_VV_M1_MASK
    0U,	// PseudoVMFLE_VV_M2
    0U,	// PseudoVMFLE_VV_M2_MASK
    0U,	// PseudoVMFLE_VV_M4
    0U,	// PseudoVMFLE_VV_M4_MASK
    0U,	// PseudoVMFLE_VV_M8
    0U,	// PseudoVMFLE_VV_M8_MASK
    0U,	// PseudoVMFLE_VV_MF2
    0U,	// PseudoVMFLE_VV_MF2_MASK
    0U,	// PseudoVMFLE_VV_MF4
    0U,	// PseudoVMFLE_VV_MF4_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_M1
    0U,	// PseudoVMFLT_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_M2
    0U,	// PseudoVMFLT_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_M4
    0U,	// PseudoVMFLT_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_M8
    0U,	// PseudoVMFLT_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_MF2
    0U,	// PseudoVMFLT_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFLT_ALT_VFPR16_MF4
    0U,	// PseudoVMFLT_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFLT_ALT_VFPR32_M1
    0U,	// PseudoVMFLT_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFLT_ALT_VFPR32_M2
    0U,	// PseudoVMFLT_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFLT_ALT_VFPR32_M4
    0U,	// PseudoVMFLT_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFLT_ALT_VFPR32_M8
    0U,	// PseudoVMFLT_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFLT_ALT_VFPR32_MF2
    0U,	// PseudoVMFLT_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFLT_ALT_VFPR64_M1
    0U,	// PseudoVMFLT_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFLT_ALT_VFPR64_M2
    0U,	// PseudoVMFLT_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFLT_ALT_VFPR64_M4
    0U,	// PseudoVMFLT_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFLT_ALT_VFPR64_M8
    0U,	// PseudoVMFLT_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFLT_ALT_VV_M1
    0U,	// PseudoVMFLT_ALT_VV_M1_MASK
    0U,	// PseudoVMFLT_ALT_VV_M2
    0U,	// PseudoVMFLT_ALT_VV_M2_MASK
    0U,	// PseudoVMFLT_ALT_VV_M4
    0U,	// PseudoVMFLT_ALT_VV_M4_MASK
    0U,	// PseudoVMFLT_ALT_VV_M8
    0U,	// PseudoVMFLT_ALT_VV_M8_MASK
    0U,	// PseudoVMFLT_ALT_VV_MF2
    0U,	// PseudoVMFLT_ALT_VV_MF2_MASK
    0U,	// PseudoVMFLT_ALT_VV_MF4
    0U,	// PseudoVMFLT_ALT_VV_MF4_MASK
    0U,	// PseudoVMFLT_VFPR16_M1
    0U,	// PseudoVMFLT_VFPR16_M1_MASK
    0U,	// PseudoVMFLT_VFPR16_M2
    0U,	// PseudoVMFLT_VFPR16_M2_MASK
    0U,	// PseudoVMFLT_VFPR16_M4
    0U,	// PseudoVMFLT_VFPR16_M4_MASK
    0U,	// PseudoVMFLT_VFPR16_M8
    0U,	// PseudoVMFLT_VFPR16_M8_MASK
    0U,	// PseudoVMFLT_VFPR16_MF2
    0U,	// PseudoVMFLT_VFPR16_MF2_MASK
    0U,	// PseudoVMFLT_VFPR16_MF4
    0U,	// PseudoVMFLT_VFPR16_MF4_MASK
    0U,	// PseudoVMFLT_VFPR32_M1
    0U,	// PseudoVMFLT_VFPR32_M1_MASK
    0U,	// PseudoVMFLT_VFPR32_M2
    0U,	// PseudoVMFLT_VFPR32_M2_MASK
    0U,	// PseudoVMFLT_VFPR32_M4
    0U,	// PseudoVMFLT_VFPR32_M4_MASK
    0U,	// PseudoVMFLT_VFPR32_M8
    0U,	// PseudoVMFLT_VFPR32_M8_MASK
    0U,	// PseudoVMFLT_VFPR32_MF2
    0U,	// PseudoVMFLT_VFPR32_MF2_MASK
    0U,	// PseudoVMFLT_VFPR64_M1
    0U,	// PseudoVMFLT_VFPR64_M1_MASK
    0U,	// PseudoVMFLT_VFPR64_M2
    0U,	// PseudoVMFLT_VFPR64_M2_MASK
    0U,	// PseudoVMFLT_VFPR64_M4
    0U,	// PseudoVMFLT_VFPR64_M4_MASK
    0U,	// PseudoVMFLT_VFPR64_M8
    0U,	// PseudoVMFLT_VFPR64_M8_MASK
    0U,	// PseudoVMFLT_VV_M1
    0U,	// PseudoVMFLT_VV_M1_MASK
    0U,	// PseudoVMFLT_VV_M2
    0U,	// PseudoVMFLT_VV_M2_MASK
    0U,	// PseudoVMFLT_VV_M4
    0U,	// PseudoVMFLT_VV_M4_MASK
    0U,	// PseudoVMFLT_VV_M8
    0U,	// PseudoVMFLT_VV_M8_MASK
    0U,	// PseudoVMFLT_VV_MF2
    0U,	// PseudoVMFLT_VV_MF2_MASK
    0U,	// PseudoVMFLT_VV_MF4
    0U,	// PseudoVMFLT_VV_MF4_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_M1
    0U,	// PseudoVMFNE_ALT_VFPR16_M1_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_M2
    0U,	// PseudoVMFNE_ALT_VFPR16_M2_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_M4
    0U,	// PseudoVMFNE_ALT_VFPR16_M4_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_M8
    0U,	// PseudoVMFNE_ALT_VFPR16_M8_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_MF2
    0U,	// PseudoVMFNE_ALT_VFPR16_MF2_MASK
    0U,	// PseudoVMFNE_ALT_VFPR16_MF4
    0U,	// PseudoVMFNE_ALT_VFPR16_MF4_MASK
    0U,	// PseudoVMFNE_ALT_VFPR32_M1
    0U,	// PseudoVMFNE_ALT_VFPR32_M1_MASK
    0U,	// PseudoVMFNE_ALT_VFPR32_M2
    0U,	// PseudoVMFNE_ALT_VFPR32_M2_MASK
    0U,	// PseudoVMFNE_ALT_VFPR32_M4
    0U,	// PseudoVMFNE_ALT_VFPR32_M4_MASK
    0U,	// PseudoVMFNE_ALT_VFPR32_M8
    0U,	// PseudoVMFNE_ALT_VFPR32_M8_MASK
    0U,	// PseudoVMFNE_ALT_VFPR32_MF2
    0U,	// PseudoVMFNE_ALT_VFPR32_MF2_MASK
    0U,	// PseudoVMFNE_ALT_VFPR64_M1
    0U,	// PseudoVMFNE_ALT_VFPR64_M1_MASK
    0U,	// PseudoVMFNE_ALT_VFPR64_M2
    0U,	// PseudoVMFNE_ALT_VFPR64_M2_MASK
    0U,	// PseudoVMFNE_ALT_VFPR64_M4
    0U,	// PseudoVMFNE_ALT_VFPR64_M4_MASK
    0U,	// PseudoVMFNE_ALT_VFPR64_M8
    0U,	// PseudoVMFNE_ALT_VFPR64_M8_MASK
    0U,	// PseudoVMFNE_ALT_VV_M1
    0U,	// PseudoVMFNE_ALT_VV_M1_MASK
    0U,	// PseudoVMFNE_ALT_VV_M2
    0U,	// PseudoVMFNE_ALT_VV_M2_MASK
    0U,	// PseudoVMFNE_ALT_VV_M4
    0U,	// PseudoVMFNE_ALT_VV_M4_MASK
    0U,	// PseudoVMFNE_ALT_VV_M8
    0U,	// PseudoVMFNE_ALT_VV_M8_MASK
    0U,	// PseudoVMFNE_ALT_VV_MF2
    0U,	// PseudoVMFNE_ALT_VV_MF2_MASK
    0U,	// PseudoVMFNE_ALT_VV_MF4
    0U,	// PseudoVMFNE_ALT_VV_MF4_MASK
    0U,	// PseudoVMFNE_VFPR16_M1
    0U,	// PseudoVMFNE_VFPR16_M1_MASK
    0U,	// PseudoVMFNE_VFPR16_M2
    0U,	// PseudoVMFNE_VFPR16_M2_MASK
    0U,	// PseudoVMFNE_VFPR16_M4
    0U,	// PseudoVMFNE_VFPR16_M4_MASK
    0U,	// PseudoVMFNE_VFPR16_M8
    0U,	// PseudoVMFNE_VFPR16_M8_MASK
    0U,	// PseudoVMFNE_VFPR16_MF2
    0U,	// PseudoVMFNE_VFPR16_MF2_MASK
    0U,	// PseudoVMFNE_VFPR16_MF4
    0U,	// PseudoVMFNE_VFPR16_MF4_MASK
    0U,	// PseudoVMFNE_VFPR32_M1
    0U,	// PseudoVMFNE_VFPR32_M1_MASK
    0U,	// PseudoVMFNE_VFPR32_M2
    0U,	// PseudoVMFNE_VFPR32_M2_MASK
    0U,	// PseudoVMFNE_VFPR32_M4
    0U,	// PseudoVMFNE_VFPR32_M4_MASK
    0U,	// PseudoVMFNE_VFPR32_M8
    0U,	// PseudoVMFNE_VFPR32_M8_MASK
    0U,	// PseudoVMFNE_VFPR32_MF2
    0U,	// PseudoVMFNE_VFPR32_MF2_MASK
    0U,	// PseudoVMFNE_VFPR64_M1
    0U,	// PseudoVMFNE_VFPR64_M1_MASK
    0U,	// PseudoVMFNE_VFPR64_M2
    0U,	// PseudoVMFNE_VFPR64_M2_MASK
    0U,	// PseudoVMFNE_VFPR64_M4
    0U,	// PseudoVMFNE_VFPR64_M4_MASK
    0U,	// PseudoVMFNE_VFPR64_M8
    0U,	// PseudoVMFNE_VFPR64_M8_MASK
    0U,	// PseudoVMFNE_VV_M1
    0U,	// PseudoVMFNE_VV_M1_MASK
    0U,	// PseudoVMFNE_VV_M2
    0U,	// PseudoVMFNE_VV_M2_MASK
    0U,	// PseudoVMFNE_VV_M4
    0U,	// PseudoVMFNE_VV_M4_MASK
    0U,	// PseudoVMFNE_VV_M8
    0U,	// PseudoVMFNE_VV_M8_MASK
    0U,	// PseudoVMFNE_VV_MF2
    0U,	// PseudoVMFNE_VV_MF2_MASK
    0U,	// PseudoVMFNE_VV_MF4
    0U,	// PseudoVMFNE_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_M1
    0U,	// PseudoVMINU_VV_M1_MASK
    0U,	// PseudoVMINU_VV_M2
    0U,	// PseudoVMINU_VV_M2_MASK
    0U,	// PseudoVMINU_VV_M4
    0U,	// PseudoVMINU_VV_M4_MASK
    0U,	// PseudoVMINU_VV_M8
    0U,	// PseudoVMINU_VV_M8_MASK
    0U,	// PseudoVMINU_VV_MF2
    0U,	// PseudoVMINU_VV_MF2_MASK
    0U,	// PseudoVMINU_VV_MF4
    0U,	// PseudoVMINU_VV_MF4_MASK
    0U,	// PseudoVMINU_VV_MF8
    0U,	// PseudoVMINU_VV_MF8_MASK
    0U,	// PseudoVMINU_VX_M1
    0U,	// PseudoVMINU_VX_M1_MASK
    0U,	// PseudoVMINU_VX_M2
    0U,	// PseudoVMINU_VX_M2_MASK
    0U,	// PseudoVMINU_VX_M4
    0U,	// PseudoVMINU_VX_M4_MASK
    0U,	// PseudoVMINU_VX_M8
    0U,	// PseudoVMINU_VX_M8_MASK
    0U,	// PseudoVMINU_VX_MF2
    0U,	// PseudoVMINU_VX_MF2_MASK
    0U,	// PseudoVMINU_VX_MF4
    0U,	// PseudoVMINU_VX_MF4_MASK
    0U,	// PseudoVMINU_VX_MF8
    0U,	// PseudoVMINU_VX_MF8_MASK
    0U,	// PseudoVMIN_VV_M1
    0U,	// PseudoVMIN_VV_M1_MASK
    0U,	// PseudoVMIN_VV_M2
    0U,	// PseudoVMIN_VV_M2_MASK
    0U,	// PseudoVMIN_VV_M4
    0U,	// PseudoVMIN_VV_M4_MASK
    0U,	// PseudoVMIN_VV_M8
    0U,	// PseudoVMIN_VV_M8_MASK
    0U,	// PseudoVMIN_VV_MF2
    0U,	// PseudoVMIN_VV_MF2_MASK
    0U,	// PseudoVMIN_VV_MF4
    0U,	// PseudoVMIN_VV_MF4_MASK
    0U,	// PseudoVMIN_VV_MF8
    0U,	// PseudoVMIN_VV_MF8_MASK
    0U,	// PseudoVMIN_VX_M1
    0U,	// PseudoVMIN_VX_M1_MASK
    0U,	// PseudoVMIN_VX_M2
    0U,	// PseudoVMIN_VX_M2_MASK
    0U,	// PseudoVMIN_VX_M4
    0U,	// PseudoVMIN_VX_M4_MASK
    0U,	// PseudoVMIN_VX_M8
    0U,	// PseudoVMIN_VX_M8_MASK
    0U,	// PseudoVMIN_VX_MF2
    0U,	// PseudoVMIN_VX_MF2_MASK
    0U,	// PseudoVMIN_VX_MF4
    0U,	// PseudoVMIN_VX_MF4_MASK
    0U,	// PseudoVMIN_VX_MF8
    0U,	// PseudoVMIN_VX_MF8_MASK
    0U,	// PseudoVMNAND_MM_B1
    0U,	// PseudoVMNAND_MM_B16
    0U,	// PseudoVMNAND_MM_B2
    0U,	// PseudoVMNAND_MM_B32
    0U,	// PseudoVMNAND_MM_B4
    0U,	// PseudoVMNAND_MM_B64
    0U,	// PseudoVMNAND_MM_B8
    0U,	// PseudoVMNOR_MM_B1
    0U,	// PseudoVMNOR_MM_B16
    0U,	// PseudoVMNOR_MM_B2
    0U,	// PseudoVMNOR_MM_B32
    0U,	// PseudoVMNOR_MM_B4
    0U,	// PseudoVMNOR_MM_B64
    0U,	// PseudoVMNOR_MM_B8
    0U,	// PseudoVMORN_MM_B1
    0U,	// PseudoVMORN_MM_B16
    0U,	// PseudoVMORN_MM_B2
    0U,	// PseudoVMORN_MM_B32
    0U,	// PseudoVMORN_MM_B4
    0U,	// PseudoVMORN_MM_B64
    0U,	// PseudoVMORN_MM_B8
    0U,	// PseudoVMOR_MM_B1
    0U,	// PseudoVMOR_MM_B16
    0U,	// PseudoVMOR_MM_B2
    0U,	// PseudoVMOR_MM_B32
    0U,	// PseudoVMOR_MM_B4
    0U,	// PseudoVMOR_MM_B64
    0U,	// PseudoVMOR_MM_B8
    0U,	// PseudoVMSBC_VVM_M1
    0U,	// PseudoVMSBC_VVM_M2
    0U,	// PseudoVMSBC_VVM_M4
    0U,	// PseudoVMSBC_VVM_M8
    0U,	// PseudoVMSBC_VVM_MF2
    0U,	// PseudoVMSBC_VVM_MF4
    0U,	// PseudoVMSBC_VVM_MF8
    0U,	// PseudoVMSBC_VV_M1
    0U,	// PseudoVMSBC_VV_M2
    0U,	// PseudoVMSBC_VV_M4
    0U,	// PseudoVMSBC_VV_M8
    0U,	// PseudoVMSBC_VV_MF2
    0U,	// PseudoVMSBC_VV_MF4
    0U,	// PseudoVMSBC_VV_MF8
    0U,	// PseudoVMSBC_VXM_M1
    0U,	// PseudoVMSBC_VXM_M2
    0U,	// PseudoVMSBC_VXM_M4
    0U,	// PseudoVMSBC_VXM_M8
    0U,	// PseudoVMSBC_VXM_MF2
    0U,	// PseudoVMSBC_VXM_MF4
    0U,	// PseudoVMSBC_VXM_MF8
    0U,	// PseudoVMSBC_VX_M1
    0U,	// PseudoVMSBC_VX_M2
    0U,	// PseudoVMSBC_VX_M4
    0U,	// PseudoVMSBC_VX_M8
    0U,	// PseudoVMSBC_VX_MF2
    0U,	// PseudoVMSBC_VX_MF4
    0U,	// PseudoVMSBC_VX_MF8
    0U,	// PseudoVMSBF_M_B1
    0U,	// PseudoVMSBF_M_B16
    0U,	// PseudoVMSBF_M_B16_MASK
    0U,	// PseudoVMSBF_M_B1_MASK
    0U,	// PseudoVMSBF_M_B2
    0U,	// PseudoVMSBF_M_B2_MASK
    0U,	// PseudoVMSBF_M_B32
    0U,	// PseudoVMSBF_M_B32_MASK
    0U,	// PseudoVMSBF_M_B4
    0U,	// PseudoVMSBF_M_B4_MASK
    0U,	// PseudoVMSBF_M_B64
    0U,	// PseudoVMSBF_M_B64_MASK
    0U,	// PseudoVMSBF_M_B8
    0U,	// PseudoVMSBF_M_B8_MASK
    0U,	// PseudoVMSEQ_VI_M1
    0U,	// PseudoVMSEQ_VI_M1_MASK
    0U,	// PseudoVMSEQ_VI_M2
    0U,	// PseudoVMSEQ_VI_M2_MASK
    0U,	// PseudoVMSEQ_VI_M4
    0U,	// PseudoVMSEQ_VI_M4_MASK
    0U,	// PseudoVMSEQ_VI_M8
    0U,	// PseudoVMSEQ_VI_M8_MASK
    0U,	// PseudoVMSEQ_VI_MF2
    0U,	// PseudoVMSEQ_VI_MF2_MASK
    0U,	// PseudoVMSEQ_VI_MF4
    0U,	// PseudoVMSEQ_VI_MF4_MASK
    0U,	// PseudoVMSEQ_VI_MF8
    0U,	// PseudoVMSEQ_VI_MF8_MASK
    0U,	// PseudoVMSEQ_VV_M1
    0U,	// PseudoVMSEQ_VV_M1_MASK
    0U,	// PseudoVMSEQ_VV_M2
    0U,	// PseudoVMSEQ_VV_M2_MASK
    0U,	// PseudoVMSEQ_VV_M4
    0U,	// PseudoVMSEQ_VV_M4_MASK
    0U,	// PseudoVMSEQ_VV_M8
    0U,	// PseudoVMSEQ_VV_M8_MASK
    0U,	// PseudoVMSEQ_VV_MF2
    0U,	// PseudoVMSEQ_VV_MF2_MASK
    0U,	// PseudoVMSEQ_VV_MF4
    0U,	// PseudoVMSEQ_VV_MF4_MASK
    0U,	// PseudoVMSEQ_VV_MF8
    0U,	// PseudoVMSEQ_VV_MF8_MASK
    0U,	// PseudoVMSEQ_VX_M1
    0U,	// PseudoVMSEQ_VX_M1_MASK
    0U,	// PseudoVMSEQ_VX_M2
    0U,	// PseudoVMSEQ_VX_M2_MASK
    0U,	// PseudoVMSEQ_VX_M4
    0U,	// PseudoVMSEQ_VX_M4_MASK
    0U,	// PseudoVMSEQ_VX_M8
    0U,	// PseudoVMSEQ_VX_M8_MASK
    0U,	// PseudoVMSEQ_VX_MF2
    0U,	// PseudoVMSEQ_VX_MF2_MASK
    0U,	// PseudoVMSEQ_VX_MF4
    0U,	// PseudoVMSEQ_VX_MF4_MASK
    0U,	// PseudoVMSEQ_VX_MF8
    0U,	// PseudoVMSEQ_VX_MF8_MASK
    0U,	// PseudoVMSET_M_B1
    0U,	// PseudoVMSET_M_B16
    0U,	// PseudoVMSET_M_B2
    0U,	// PseudoVMSET_M_B32
    0U,	// PseudoVMSET_M_B4
    0U,	// PseudoVMSET_M_B64
    0U,	// PseudoVMSET_M_B8
    2U,	// PseudoVMSGEU_VI
    1U,	// PseudoVMSGEU_VX
    2U,	// PseudoVMSGEU_VX_M
    11U,	// PseudoVMSGEU_VX_M_T
    2U,	// PseudoVMSGE_VI
    1U,	// PseudoVMSGE_VX
    2U,	// PseudoVMSGE_VX_M
    11U,	// PseudoVMSGE_VX_M_T
    0U,	// PseudoVMSGTU_VI_M1
    0U,	// PseudoVMSGTU_VI_M1_MASK
    0U,	// PseudoVMSGTU_VI_M2
    0U,	// PseudoVMSGTU_VI_M2_MASK
    0U,	// PseudoVMSGTU_VI_M4
    0U,	// PseudoVMSGTU_VI_M4_MASK
    0U,	// PseudoVMSGTU_VI_M8
    0U,	// PseudoVMSGTU_VI_M8_MASK
    0U,	// PseudoVMSGTU_VI_MF2
    0U,	// PseudoVMSGTU_VI_MF2_MASK
    0U,	// PseudoVMSGTU_VI_MF4
    0U,	// PseudoVMSGTU_VI_MF4_MASK
    0U,	// PseudoVMSGTU_VI_MF8
    0U,	// PseudoVMSGTU_VI_MF8_MASK
    0U,	// PseudoVMSGTU_VX_M1
    0U,	// PseudoVMSGTU_VX_M1_MASK
    0U,	// PseudoVMSGTU_VX_M2
    0U,	// PseudoVMSGTU_VX_M2_MASK
    0U,	// PseudoVMSGTU_VX_M4
    0U,	// PseudoVMSGTU_VX_M4_MASK
    0U,	// PseudoVMSGTU_VX_M8
    0U,	// PseudoVMSGTU_VX_M8_MASK
    0U,	// PseudoVMSGTU_VX_MF2
    0U,	// PseudoVMSGTU_VX_MF2_MASK
    0U,	// PseudoVMSGTU_VX_MF4
    0U,	// PseudoVMSGTU_VX_MF4_MASK
    0U,	// PseudoVMSGTU_VX_MF8
    0U,	// PseudoVMSGTU_VX_MF8_MASK
    0U,	// PseudoVMSGT_VI_M1
    0U,	// PseudoVMSGT_VI_M1_MASK
    0U,	// PseudoVMSGT_VI_M2
    0U,	// PseudoVMSGT_VI_M2_MASK
    0U,	// PseudoVMSGT_VI_M4
    0U,	// PseudoVMSGT_VI_M4_MASK
    0U,	// PseudoVMSGT_VI_M8
    0U,	// PseudoVMSGT_VI_M8_MASK
    0U,	// PseudoVMSGT_VI_MF2
    0U,	// PseudoVMSGT_VI_MF2_MASK
    0U,	// PseudoVMSGT_VI_MF4
    0U,	// PseudoVMSGT_VI_MF4_MASK
    0U,	// PseudoVMSGT_VI_MF8
    0U,	// PseudoVMSGT_VI_MF8_MASK
    0U,	// PseudoVMSGT_VX_M1
    0U,	// PseudoVMSGT_VX_M1_MASK
    0U,	// PseudoVMSGT_VX_M2
    0U,	// PseudoVMSGT_VX_M2_MASK
    0U,	// PseudoVMSGT_VX_M4
    0U,	// PseudoVMSGT_VX_M4_MASK
    0U,	// PseudoVMSGT_VX_M8
    0U,	// PseudoVMSGT_VX_M8_MASK
    0U,	// PseudoVMSGT_VX_MF2
    0U,	// PseudoVMSGT_VX_MF2_MASK
    0U,	// PseudoVMSGT_VX_MF4
    0U,	// PseudoVMSGT_VX_MF4_MASK
    0U,	// PseudoVMSGT_VX_MF8
    0U,	// PseudoVMSGT_VX_MF8_MASK
    0U,	// PseudoVMSIF_M_B1
    0U,	// PseudoVMSIF_M_B16
    0U,	// PseudoVMSIF_M_B16_MASK
    0U,	// PseudoVMSIF_M_B1_MASK
    0U,	// PseudoVMSIF_M_B2
    0U,	// PseudoVMSIF_M_B2_MASK
    0U,	// PseudoVMSIF_M_B32
    0U,	// PseudoVMSIF_M_B32_MASK
    0U,	// PseudoVMSIF_M_B4
    0U,	// PseudoVMSIF_M_B4_MASK
    0U,	// PseudoVMSIF_M_B64
    0U,	// PseudoVMSIF_M_B64_MASK
    0U,	// PseudoVMSIF_M_B8
    0U,	// PseudoVMSIF_M_B8_MASK
    0U,	// PseudoVMSLEU_VI_M1
    0U,	// PseudoVMSLEU_VI_M1_MASK
    0U,	// PseudoVMSLEU_VI_M2
    0U,	// PseudoVMSLEU_VI_M2_MASK
    0U,	// PseudoVMSLEU_VI_M4
    0U,	// PseudoVMSLEU_VI_M4_MASK
    0U,	// PseudoVMSLEU_VI_M8
    0U,	// PseudoVMSLEU_VI_M8_MASK
    0U,	// PseudoVMSLEU_VI_MF2
    0U,	// PseudoVMSLEU_VI_MF2_MASK
    0U,	// PseudoVMSLEU_VI_MF4
    0U,	// PseudoVMSLEU_VI_MF4_MASK
    0U,	// PseudoVMSLEU_VI_MF8
    0U,	// PseudoVMSLEU_VI_MF8_MASK
    0U,	// PseudoVMSLEU_VV_M1
    0U,	// PseudoVMSLEU_VV_M1_MASK
    0U,	// PseudoVMSLEU_VV_M2
    0U,	// PseudoVMSLEU_VV_M2_MASK
    0U,	// PseudoVMSLEU_VV_M4
    0U,	// PseudoVMSLEU_VV_M4_MASK
    0U,	// PseudoVMSLEU_VV_M8
    0U,	// PseudoVMSLEU_VV_M8_MASK
    0U,	// PseudoVMSLEU_VV_MF2
    0U,	// PseudoVMSLEU_VV_MF2_MASK
    0U,	// PseudoVMSLEU_VV_MF4
    0U,	// PseudoVMSLEU_VV_MF4_MASK
    0U,	// PseudoVMSLEU_VV_MF8
    0U,	// PseudoVMSLEU_VV_MF8_MASK
    0U,	// PseudoVMSLEU_VX_M1
    0U,	// PseudoVMSLEU_VX_M1_MASK
    0U,	// PseudoVMSLEU_VX_M2
    0U,	// PseudoVMSLEU_VX_M2_MASK
    0U,	// PseudoVMSLEU_VX_M4
    0U,	// PseudoVMSLEU_VX_M4_MASK
    0U,	// PseudoVMSLEU_VX_M8
    0U,	// PseudoVMSLEU_VX_M8_MASK
    0U,	// PseudoVMSLEU_VX_MF2
    0U,	// PseudoVMSLEU_VX_MF2_MASK
    0U,	// PseudoVMSLEU_VX_MF4
    0U,	// PseudoVMSLEU_VX_MF4_MASK
    0U,	// PseudoVMSLEU_VX_MF8
    0U,	// PseudoVMSLEU_VX_MF8_MASK
    0U,	// PseudoVMSLE_VI_M1
    0U,	// PseudoVMSLE_VI_M1_MASK
    0U,	// PseudoVMSLE_VI_M2
    0U,	// PseudoVMSLE_VI_M2_MASK
    0U,	// PseudoVMSLE_VI_M4
    0U,	// PseudoVMSLE_VI_M4_MASK
    0U,	// PseudoVMSLE_VI_M8
    0U,	// PseudoVMSLE_VI_M8_MASK
    0U,	// PseudoVMSLE_VI_MF2
    0U,	// PseudoVMSLE_VI_MF2_MASK
    0U,	// PseudoVMSLE_VI_MF4
    0U,	// PseudoVMSLE_VI_MF4_MASK
    0U,	// PseudoVMSLE_VI_MF8
    0U,	// PseudoVMSLE_VI_MF8_MASK
    0U,	// PseudoVMSLE_VV_M1
    0U,	// PseudoVMSLE_VV_M1_MASK
    0U,	// PseudoVMSLE_VV_M2
    0U,	// PseudoVMSLE_VV_M2_MASK
    0U,	// PseudoVMSLE_VV_M4
    0U,	// PseudoVMSLE_VV_M4_MASK
    0U,	// PseudoVMSLE_VV_M8
    0U,	// PseudoVMSLE_VV_M8_MASK
    0U,	// PseudoVMSLE_VV_MF2
    0U,	// PseudoVMSLE_VV_MF2_MASK
    0U,	// PseudoVMSLE_VV_MF4
    0U,	// PseudoVMSLE_VV_MF4_MASK
    0U,	// PseudoVMSLE_VV_MF8
    0U,	// PseudoVMSLE_VV_MF8_MASK
    0U,	// PseudoVMSLE_VX_M1
    0U,	// PseudoVMSLE_VX_M1_MASK
    0U,	// PseudoVMSLE_VX_M2
    0U,	// PseudoVMSLE_VX_M2_MASK
    0U,	// PseudoVMSLE_VX_M4
    0U,	// PseudoVMSLE_VX_M4_MASK
    0U,	// PseudoVMSLE_VX_M8
    0U,	// PseudoVMSLE_VX_M8_MASK
    0U,	// PseudoVMSLE_VX_MF2
    0U,	// PseudoVMSLE_VX_MF2_MASK
    0U,	// PseudoVMSLE_VX_MF4
    0U,	// PseudoVMSLE_VX_MF4_MASK
    0U,	// PseudoVMSLE_VX_MF8
    0U,	// PseudoVMSLE_VX_MF8_MASK
    2U,	// PseudoVMSLTU_VI
    0U,	// PseudoVMSLTU_VV_M1
    0U,	// PseudoVMSLTU_VV_M1_MASK
    0U,	// PseudoVMSLTU_VV_M2
    0U,	// PseudoVMSLTU_VV_M2_MASK
    0U,	// PseudoVMSLTU_VV_M4
    0U,	// PseudoVMSLTU_VV_M4_MASK
    0U,	// PseudoVMSLTU_VV_M8
    0U,	// PseudoVMSLTU_VV_M8_MASK
    0U,	// PseudoVMSLTU_VV_MF2
    0U,	// PseudoVMSLTU_VV_MF2_MASK
    0U,	// PseudoVMSLTU_VV_MF4
    0U,	// PseudoVMSLTU_VV_MF4_MASK
    0U,	// PseudoVMSLTU_VV_MF8
    0U,	// PseudoVMSLTU_VV_MF8_MASK
    0U,	// PseudoVMSLTU_VX_M1
    0U,	// PseudoVMSLTU_VX_M1_MASK
    0U,	// PseudoVMSLTU_VX_M2
    0U,	// PseudoVMSLTU_VX_M2_MASK
    0U,	// PseudoVMSLTU_VX_M4
    0U,	// PseudoVMSLTU_VX_M4_MASK
    0U,	// PseudoVMSLTU_VX_M8
    0U,	// PseudoVMSLTU_VX_M8_MASK
    0U,	// PseudoVMSLTU_VX_MF2
    0U,	// PseudoVMSLTU_VX_MF2_MASK
    0U,	// PseudoVMSLTU_VX_MF4
    0U,	// PseudoVMSLTU_VX_MF4_MASK
    0U,	// PseudoVMSLTU_VX_MF8
    0U,	// PseudoVMSLTU_VX_MF8_MASK
    2U,	// PseudoVMSLT_VI
    0U,	// PseudoVMSLT_VV_M1
    0U,	// PseudoVMSLT_VV_M1_MASK
    0U,	// PseudoVMSLT_VV_M2
    0U,	// PseudoVMSLT_VV_M2_MASK
    0U,	// PseudoVMSLT_VV_M4
    0U,	// PseudoVMSLT_VV_M4_MASK
    0U,	// PseudoVMSLT_VV_M8
    0U,	// PseudoVMSLT_VV_M8_MASK
    0U,	// PseudoVMSLT_VV_MF2
    0U,	// PseudoVMSLT_VV_MF2_MASK
    0U,	// PseudoVMSLT_VV_MF4
    0U,	// PseudoVMSLT_VV_MF4_MASK
    0U,	// PseudoVMSLT_VV_MF8
    0U,	// PseudoVMSLT_VV_MF8_MASK
    0U,	// PseudoVMSLT_VX_M1
    0U,	// PseudoVMSLT_VX_M1_MASK
    0U,	// PseudoVMSLT_VX_M2
    0U,	// PseudoVMSLT_VX_M2_MASK
    0U,	// PseudoVMSLT_VX_M4
    0U,	// PseudoVMSLT_VX_M4_MASK
    0U,	// PseudoVMSLT_VX_M8
    0U,	// PseudoVMSLT_VX_M8_MASK
    0U,	// PseudoVMSLT_VX_MF2
    0U,	// PseudoVMSLT_VX_MF2_MASK
    0U,	// PseudoVMSLT_VX_MF4
    0U,	// PseudoVMSLT_VX_MF4_MASK
    0U,	// PseudoVMSLT_VX_MF8
    0U,	// PseudoVMSLT_VX_MF8_MASK
    0U,	// PseudoVMSNE_VI_M1
    0U,	// PseudoVMSNE_VI_M1_MASK
    0U,	// PseudoVMSNE_VI_M2
    0U,	// PseudoVMSNE_VI_M2_MASK
    0U,	// PseudoVMSNE_VI_M4
    0U,	// PseudoVMSNE_VI_M4_MASK
    0U,	// PseudoVMSNE_VI_M8
    0U,	// PseudoVMSNE_VI_M8_MASK
    0U,	// PseudoVMSNE_VI_MF2
    0U,	// PseudoVMSNE_VI_MF2_MASK
    0U,	// PseudoVMSNE_VI_MF4
    0U,	// PseudoVMSNE_VI_MF4_MASK
    0U,	// PseudoVMSNE_VI_MF8
    0U,	// PseudoVMSNE_VI_MF8_MASK
    0U,	// PseudoVMSNE_VV_M1
    0U,	// PseudoVMSNE_VV_M1_MASK
    0U,	// PseudoVMSNE_VV_M2
    0U,	// PseudoVMSNE_VV_M2_MASK
    0U,	// PseudoVMSNE_VV_M4
    0U,	// PseudoVMSNE_VV_M4_MASK
    0U,	// PseudoVMSNE_VV_M8
    0U,	// PseudoVMSNE_VV_M8_MASK
    0U,	// PseudoVMSNE_VV_MF2
    0U,	// PseudoVMSNE_VV_MF2_MASK
    0U,	// PseudoVMSNE_VV_MF4
    0U,	// PseudoVMSNE_VV_MF4_MASK
    0U,	// PseudoVMSNE_VV_MF8
    0U,	// PseudoVMSNE_VV_MF8_MASK
    0U,	// PseudoVMSNE_VX_M1
    0U,	// PseudoVMSNE_VX_M1_MASK
    0U,	// PseudoVMSNE_VX_M2
    0U,	// PseudoVMSNE_VX_M2_MASK
    0U,	// PseudoVMSNE_VX_M4
    0U,	// PseudoVMSNE_VX_M4_MASK
    0U,	// PseudoVMSNE_VX_M8
    0U,	// PseudoVMSNE_VX_M8_MASK
    0U,	// PseudoVMSNE_VX_MF2
    0U,	// PseudoVMSNE_VX_MF2_MASK
    0U,	// PseudoVMSNE_VX_MF4
    0U,	// PseudoVMSNE_VX_MF4_MASK
    0U,	// PseudoVMSNE_VX_MF8
    0U,	// PseudoVMSNE_VX_MF8_MASK
    0U,	// PseudoVMSOF_M_B1
    0U,	// PseudoVMSOF_M_B16
    0U,	// PseudoVMSOF_M_B16_MASK
    0U,	// PseudoVMSOF_M_B1_MASK
    0U,	// PseudoVMSOF_M_B2
    0U,	// PseudoVMSOF_M_B2_MASK
    0U,	// PseudoVMSOF_M_B32
    0U,	// PseudoVMSOF_M_B32_MASK
    0U,	// PseudoVMSOF_M_B4
    0U,	// PseudoVMSOF_M_B4_MASK
    0U,	// PseudoVMSOF_M_B64
    0U,	// PseudoVMSOF_M_B64_MASK
    0U,	// PseudoVMSOF_M_B8
    0U,	// PseudoVMSOF_M_B8_MASK
    0U,	// PseudoVMULHSU_VV_M1
    0U,	// PseudoVMULHSU_VV_M1_MASK
    0U,	// PseudoVMULHSU_VV_M2
    0U,	// PseudoVMULHSU_VV_M2_MASK
    0U,	// PseudoVMULHSU_VV_M4
    0U,	// PseudoVMULHSU_VV_M4_MASK
    0U,	// PseudoVMULHSU_VV_M8
    0U,	// PseudoVMULHSU_VV_M8_MASK
    0U,	// PseudoVMULHSU_VV_MF2
    0U,	// PseudoVMULHSU_VV_MF2_MASK
    0U,	// PseudoVMULHSU_VV_MF4
    0U,	// PseudoVMULHSU_VV_MF4_MASK
    0U,	// PseudoVMULHSU_VV_MF8
    0U,	// PseudoVMULHSU_VV_MF8_MASK
    0U,	// PseudoVMULHSU_VX_M1
    0U,	// PseudoVMULHSU_VX_M1_MASK
    0U,	// PseudoVMULHSU_VX_M2
    0U,	// PseudoVMULHSU_VX_M2_MASK
    0U,	// PseudoVMULHSU_VX_M4
    0U,	// PseudoVMULHSU_VX_M4_MASK
    0U,	// PseudoVMULHSU_VX_M8
    0U,	// PseudoVMULHSU_VX_M8_MASK
    0U,	// PseudoVMULHSU_VX_MF2
    0U,	// PseudoVMULHSU_VX_MF2_MASK
    0U,	// PseudoVMULHSU_VX_MF4
    0U,	// PseudoVMULHSU_VX_MF4_MASK
    0U,	// PseudoVMULHSU_VX_MF8
    0U,	// PseudoVMULHSU_VX_MF8_MASK
    0U,	// PseudoVMULHU_VV_M1
    0U,	// PseudoVMULHU_VV_M1_MASK
    0U,	// PseudoVMULHU_VV_M2
    0U,	// PseudoVMULHU_VV_M2_MASK
    0U,	// PseudoVMULHU_VV_M4
    0U,	// PseudoVMULHU_VV_M4_MASK
    0U,	// PseudoVMULHU_VV_M8
    0U,	// PseudoVMULHU_VV_M8_MASK
    0U,	// PseudoVMULHU_VV_MF2
    0U,	// PseudoVMULHU_VV_MF2_MASK
    0U,	// PseudoVMULHU_VV_MF4
    0U,	// PseudoVMULHU_VV_MF4_MASK
    0U,	// PseudoVMULHU_VV_MF8
    0U,	// PseudoVMULHU_VV_MF8_MASK
    0U,	// PseudoVMULHU_VX_M1
    0U,	// PseudoVMULHU_VX_M1_MASK
    0U,	// PseudoVMULHU_VX_M2
    0U,	// PseudoVMULHU_VX_M2_MASK
    0U,	// PseudoVMULHU_VX_M4
    0U,	// PseudoVMULHU_VX_M4_MASK
    0U,	// PseudoVMULHU_VX_M8
    0U,	// PseudoVMULHU_VX_M8_MASK
    0U,	// PseudoVMULHU_VX_MF2
    0U,	// PseudoVMULHU_VX_MF2_MASK
    0U,	// PseudoVMULHU_VX_MF4
    0U,	// PseudoVMULHU_VX_MF4_MASK
    0U,	// PseudoVMULHU_VX_MF8
    0U,	// PseudoVMULHU_VX_MF8_MASK
    0U,	// PseudoVMULH_VV_M1
    0U,	// PseudoVMULH_VV_M1_MASK
    0U,	// PseudoVMULH_VV_M2
    0U,	// PseudoVMULH_VV_M2_MASK
    0U,	// PseudoVMULH_VV_M4
    0U,	// PseudoVMULH_VV_M4_MASK
    0U,	// PseudoVMULH_VV_M8
    0U,	// PseudoVMULH_VV_M8_MASK
    0U,	// PseudoVMULH_VV_MF2
    0U,	// PseudoVMULH_VV_MF2_MASK
    0U,	// PseudoVMULH_VV_MF4
    0U,	// PseudoVMULH_VV_MF4_MASK
    0U,	// PseudoVMULH_VV_MF8
    0U,	// PseudoVMULH_VV_MF8_MASK
    0U,	// PseudoVMULH_VX_M1
    0U,	// PseudoVMULH_VX_M1_MASK
    0U,	// PseudoVMULH_VX_M2
    0U,	// PseudoVMULH_VX_M2_MASK
    0U,	// PseudoVMULH_VX_M4
    0U,	// PseudoVMULH_VX_M4_MASK
    0U,	// PseudoVMULH_VX_M8
    0U,	// PseudoVMULH_VX_M8_MASK
    0U,	// PseudoVMULH_VX_MF2
    0U,	// PseudoVMULH_VX_MF2_MASK
    0U,	// PseudoVMULH_VX_MF4
    0U,	// PseudoVMULH_VX_MF4_MASK
    0U,	// PseudoVMULH_VX_MF8
    0U,	// PseudoVMULH_VX_MF8_MASK
    0U,	// PseudoVMUL_VV_M1
    0U,	// PseudoVMUL_VV_M1_MASK
    0U,	// PseudoVMUL_VV_M2
    0U,	// PseudoVMUL_VV_M2_MASK
    0U,	// PseudoVMUL_VV_M4
    0U,	// PseudoVMUL_VV_M4_MASK
    0U,	// PseudoVMUL_VV_M8
    0U,	// PseudoVMUL_VV_M8_MASK
    0U,	// PseudoVMUL_VV_MF2
    0U,	// PseudoVMUL_VV_MF2_MASK
    0U,	// PseudoVMUL_VV_MF4
    0U,	// PseudoVMUL_VV_MF4_MASK
    0U,	// PseudoVMUL_VV_MF8
    0U,	// PseudoVMUL_VV_MF8_MASK
    0U,	// PseudoVMUL_VX_M1
    0U,	// PseudoVMUL_VX_M1_MASK
    0U,	// PseudoVMUL_VX_M2
    0U,	// PseudoVMUL_VX_M2_MASK
    0U,	// PseudoVMUL_VX_M4
    0U,	// PseudoVMUL_VX_M4_MASK
    0U,	// PseudoVMUL_VX_M8
    0U,	// PseudoVMUL_VX_M8_MASK
    0U,	// PseudoVMUL_VX_MF2
    0U,	// PseudoVMUL_VX_MF2_MASK
    0U,	// PseudoVMUL_VX_MF4
    0U,	// PseudoVMUL_VX_MF4_MASK
    0U,	// PseudoVMUL_VX_MF8
    0U,	// PseudoVMUL_VX_MF8_MASK
    0U,	// PseudoVMV_S_X
    0U,	// PseudoVMV_V_I_M1
    0U,	// PseudoVMV_V_I_M2
    0U,	// PseudoVMV_V_I_M4
    0U,	// PseudoVMV_V_I_M8
    0U,	// PseudoVMV_V_I_MF2
    0U,	// PseudoVMV_V_I_MF4
    0U,	// PseudoVMV_V_I_MF8
    0U,	// PseudoVMV_V_V_M1
    0U,	// PseudoVMV_V_V_M2
    0U,	// PseudoVMV_V_V_M4
    0U,	// PseudoVMV_V_V_M8
    0U,	// PseudoVMV_V_V_MF2
    0U,	// PseudoVMV_V_V_MF4
    0U,	// PseudoVMV_V_V_MF8
    0U,	// PseudoVMV_V_X_M1
    0U,	// PseudoVMV_V_X_M2
    0U,	// PseudoVMV_V_X_M4
    0U,	// PseudoVMV_V_X_M8
    0U,	// PseudoVMV_V_X_MF2
    0U,	// PseudoVMV_V_X_MF4
    0U,	// PseudoVMV_V_X_MF8
    0U,	// PseudoVMV_X_S
    0U,	// PseudoVMXNOR_MM_B1
    0U,	// PseudoVMXNOR_MM_B16
    0U,	// PseudoVMXNOR_MM_B2
    0U,	// PseudoVMXNOR_MM_B32
    0U,	// PseudoVMXNOR_MM_B4
    0U,	// PseudoVMXNOR_MM_B64
    0U,	// PseudoVMXNOR_MM_B8
    0U,	// PseudoVMXOR_MM_B1
    0U,	// PseudoVMXOR_MM_B16
    0U,	// PseudoVMXOR_MM_B2
    0U,	// PseudoVMXOR_MM_B32
    0U,	// PseudoVMXOR_MM_B4
    0U,	// PseudoVMXOR_MM_B64
    0U,	// PseudoVMXOR_MM_B8
    0U,	// PseudoVNCLIPU_WI_M1
    0U,	// PseudoVNCLIPU_WI_M1_MASK
    0U,	// PseudoVNCLIPU_WI_M2
    0U,	// PseudoVNCLIPU_WI_M2_MASK
    0U,	// PseudoVNCLIPU_WI_M4
    0U,	// PseudoVNCLIPU_WI_M4_MASK
    0U,	// PseudoVNCLIPU_WI_MF2
    0U,	// PseudoVNCLIPU_WI_MF2_MASK
    0U,	// PseudoVNCLIPU_WI_MF4
    0U,	// PseudoVNCLIPU_WI_MF4_MASK
    0U,	// PseudoVNCLIPU_WI_MF8
    0U,	// PseudoVNCLIPU_WI_MF8_MASK
    0U,	// PseudoVNCLIPU_WV_M1
    0U,	// PseudoVNCLIPU_WV_M1_MASK
    0U,	// PseudoVNCLIPU_WV_M2
    0U,	// PseudoVNCLIPU_WV_M2_MASK
    0U,	// PseudoVNCLIPU_WV_M4
    0U,	// PseudoVNCLIPU_WV_M4_MASK
    0U,	// PseudoVNCLIPU_WV_MF2
    0U,	// PseudoVNCLIPU_WV_MF2_MASK
    0U,	// PseudoVNCLIPU_WV_MF4
    0U,	// PseudoVNCLIPU_WV_MF4_MASK
    0U,	// PseudoVNCLIPU_WV_MF8
    0U,	// PseudoVNCLIPU_WV_MF8_MASK
    0U,	// PseudoVNCLIPU_WX_M1
    0U,	// PseudoVNCLIPU_WX_M1_MASK
    0U,	// PseudoVNCLIPU_WX_M2
    0U,	// PseudoVNCLIPU_WX_M2_MASK
    0U,	// PseudoVNCLIPU_WX_M4
    0U,	// PseudoVNCLIPU_WX_M4_MASK
    0U,	// PseudoVNCLIPU_WX_MF2
    0U,	// PseudoVNCLIPU_WX_MF2_MASK
    0U,	// PseudoVNCLIPU_WX_MF4
    0U,	// PseudoVNCLIPU_WX_MF4_MASK
    0U,	// PseudoVNCLIPU_WX_MF8
    0U,	// PseudoVNCLIPU_WX_MF8_MASK
    0U,	// PseudoVNCLIP_WI_M1
    0U,	// PseudoVNCLIP_WI_M1_MASK
    0U,	// PseudoVNCLIP_WI_M2
    0U,	// PseudoVNCLIP_WI_M2_MASK
    0U,	// PseudoVNCLIP_WI_M4
    0U,	// PseudoVNCLIP_WI_M4_MASK
    0U,	// PseudoVNCLIP_WI_MF2
    0U,	// PseudoVNCLIP_WI_MF2_MASK
    0U,	// PseudoVNCLIP_WI_MF4
    0U,	// PseudoVNCLIP_WI_MF4_MASK
    0U,	// PseudoVNCLIP_WI_MF8
    0U,	// PseudoVNCLIP_WI_MF8_MASK
    0U,	// PseudoVNCLIP_WV_M1
    0U,	// PseudoVNCLIP_WV_M1_MASK
    0U,	// PseudoVNCLIP_WV_M2
    0U,	// PseudoVNCLIP_WV_M2_MASK
    0U,	// PseudoVNCLIP_WV_M4
    0U,	// PseudoVNCLIP_WV_M4_MASK
    0U,	// PseudoVNCLIP_WV_MF2
    0U,	// PseudoVNCLIP_WV_MF2_MASK
    0U,	// PseudoVNCLIP_WV_MF4
    0U,	// PseudoVNCLIP_WV_MF4_MASK
    0U,	// PseudoVNCLIP_WV_MF8
    0U,	// PseudoVNCLIP_WV_MF8_MASK
    0U,	// PseudoVNCLIP_WX_M1
    0U,	// PseudoVNCLIP_WX_M1_MASK
    0U,	// PseudoVNCLIP_WX_M2
    0U,	// PseudoVNCLIP_WX_M2_MASK
    0U,	// PseudoVNCLIP_WX_M4
    0U,	// PseudoVNCLIP_WX_M4_MASK
    0U,	// PseudoVNCLIP_WX_MF2
    0U,	// PseudoVNCLIP_WX_MF2_MASK
    0U,	// PseudoVNCLIP_WX_MF4
    0U,	// PseudoVNCLIP_WX_MF4_MASK
    0U,	// PseudoVNCLIP_WX_MF8
    0U,	// PseudoVNCLIP_WX_MF8_MASK
    0U,	// PseudoVNMSAC_VV_M1
    0U,	// PseudoVNMSAC_VV_M1_MASK
    0U,	// PseudoVNMSAC_VV_M2
    0U,	// PseudoVNMSAC_VV_M2_MASK
    0U,	// PseudoVNMSAC_VV_M4
    0U,	// PseudoVNMSAC_VV_M4_MASK
    0U,	// PseudoVNMSAC_VV_M8
    0U,	// PseudoVNMSAC_VV_M8_MASK
    0U,	// PseudoVNMSAC_VV_MF2
    0U,	// PseudoVNMSAC_VV_MF2_MASK
    0U,	// PseudoVNMSAC_VV_MF4
    0U,	// PseudoVNMSAC_VV_MF4_MASK
    0U,	// PseudoVNMSAC_VV_MF8
    0U,	// PseudoVNMSAC_VV_MF8_MASK
    0U,	// PseudoVNMSAC_VX_M1
    0U,	// PseudoVNMSAC_VX_M1_MASK
    0U,	// PseudoVNMSAC_VX_M2
    0U,	// PseudoVNMSAC_VX_M2_MASK
    0U,	// PseudoVNMSAC_VX_M4
    0U,	// PseudoVNMSAC_VX_M4_MASK
    0U,	// PseudoVNMSAC_VX_M8
    0U,	// PseudoVNMSAC_VX_M8_MASK
    0U,	// PseudoVNMSAC_VX_MF2
    0U,	// PseudoVNMSAC_VX_MF2_MASK
    0U,	// PseudoVNMSAC_VX_MF4
    0U,	// PseudoVNMSAC_VX_MF4_MASK
    0U,	// PseudoVNMSAC_VX_MF8
    0U,	// PseudoVNMSAC_VX_MF8_MASK
    0U,	// PseudoVNMSUB_VV_M1
    0U,	// PseudoVNMSUB_VV_M1_MASK
    0U,	// PseudoVNMSUB_VV_M2
    0U,	// PseudoVNMSUB_VV_M2_MASK
    0U,	// PseudoVNMSUB_VV_M4
    0U,	// PseudoVNMSUB_VV_M4_MASK
    0U,	// PseudoVNMSUB_VV_M8
    0U,	// PseudoVNMSUB_VV_M8_MASK
    0U,	// PseudoVNMSUB_VV_MF2
    0U,	// PseudoVNMSUB_VV_MF2_MASK
    0U,	// PseudoVNMSUB_VV_MF4
    0U,	// PseudoVNMSUB_VV_MF4_MASK
    0U,	// PseudoVNMSUB_VV_MF8
    0U,	// PseudoVNMSUB_VV_MF8_MASK
    0U,	// PseudoVNMSUB_VX_M1
    0U,	// PseudoVNMSUB_VX_M1_MASK
    0U,	// PseudoVNMSUB_VX_M2
    0U,	// PseudoVNMSUB_VX_M2_MASK
    0U,	// PseudoVNMSUB_VX_M4
    0U,	// PseudoVNMSUB_VX_M4_MASK
    0U,	// PseudoVNMSUB_VX_M8
    0U,	// PseudoVNMSUB_VX_M8_MASK
    0U,	// PseudoVNMSUB_VX_MF2
    0U,	// PseudoVNMSUB_VX_MF2_MASK
    0U,	// PseudoVNMSUB_VX_MF4
    0U,	// PseudoVNMSUB_VX_MF4_MASK
    0U,	// PseudoVNMSUB_VX_MF8
    0U,	// PseudoVNMSUB_VX_MF8_MASK
    0U,	// PseudoVNSRA_WI_M1
    0U,	// PseudoVNSRA_WI_M1_MASK
    0U,	// PseudoVNSRA_WI_M2
    0U,	// PseudoVNSRA_WI_M2_MASK
    0U,	// PseudoVNSRA_WI_M4
    0U,	// PseudoVNSRA_WI_M4_MASK
    0U,	// PseudoVNSRA_WI_MF2
    0U,	// PseudoVNSRA_WI_MF2_MASK
    0U,	// PseudoVNSRA_WI_MF4
    0U,	// PseudoVNSRA_WI_MF4_MASK
    0U,	// PseudoVNSRA_WI_MF8
    0U,	// PseudoVNSRA_WI_MF8_MASK
    0U,	// PseudoVNSRA_WV_M1
    0U,	// PseudoVNSRA_WV_M1_MASK
    0U,	// PseudoVNSRA_WV_M2
    0U,	// PseudoVNSRA_WV_M2_MASK
    0U,	// PseudoVNSRA_WV_M4
    0U,	// PseudoVNSRA_WV_M4_MASK
    0U,	// PseudoVNSRA_WV_MF2
    0U,	// PseudoVNSRA_WV_MF2_MASK
    0U,	// PseudoVNSRA_WV_MF4
    0U,	// PseudoVNSRA_WV_MF4_MASK
    0U,	// PseudoVNSRA_WV_MF8
    0U,	// PseudoVNSRA_WV_MF8_MASK
    0U,	// PseudoVNSRA_WX_M1
    0U,	// PseudoVNSRA_WX_M1_MASK
    0U,	// PseudoVNSRA_WX_M2
    0U,	// PseudoVNSRA_WX_M2_MASK
    0U,	// PseudoVNSRA_WX_M4
    0U,	// PseudoVNSRA_WX_M4_MASK
    0U,	// PseudoVNSRA_WX_MF2
    0U,	// PseudoVNSRA_WX_MF2_MASK
    0U,	// PseudoVNSRA_WX_MF4
    0U,	// PseudoVNSRA_WX_MF4_MASK
    0U,	// PseudoVNSRA_WX_MF8
    0U,	// PseudoVNSRA_WX_MF8_MASK
    0U,	// PseudoVNSRL_WI_M1
    0U,	// PseudoVNSRL_WI_M1_MASK
    0U,	// PseudoVNSRL_WI_M2
    0U,	// PseudoVNSRL_WI_M2_MASK
    0U,	// PseudoVNSRL_WI_M4
    0U,	// PseudoVNSRL_WI_M4_MASK
    0U,	// PseudoVNSRL_WI_MF2
    0U,	// PseudoVNSRL_WI_MF2_MASK
    0U,	// PseudoVNSRL_WI_MF4
    0U,	// PseudoVNSRL_WI_MF4_MASK
    0U,	// PseudoVNSRL_WI_MF8
    0U,	// PseudoVNSRL_WI_MF8_MASK
    0U,	// PseudoVNSRL_WV_M1
    0U,	// PseudoVNSRL_WV_M1_MASK
    0U,	// PseudoVNSRL_WV_M2
    0U,	// PseudoVNSRL_WV_M2_MASK
    0U,	// PseudoVNSRL_WV_M4
    0U,	// PseudoVNSRL_WV_M4_MASK
    0U,	// PseudoVNSRL_WV_MF2
    0U,	// PseudoVNSRL_WV_MF2_MASK
    0U,	// PseudoVNSRL_WV_MF4
    0U,	// PseudoVNSRL_WV_MF4_MASK
    0U,	// PseudoVNSRL_WV_MF8
    0U,	// PseudoVNSRL_WV_MF8_MASK
    0U,	// PseudoVNSRL_WX_M1
    0U,	// PseudoVNSRL_WX_M1_MASK
    0U,	// PseudoVNSRL_WX_M2
    0U,	// PseudoVNSRL_WX_M2_MASK
    0U,	// PseudoVNSRL_WX_M4
    0U,	// PseudoVNSRL_WX_M4_MASK
    0U,	// PseudoVNSRL_WX_MF2
    0U,	// PseudoVNSRL_WX_MF2_MASK
    0U,	// PseudoVNSRL_WX_MF4
    0U,	// PseudoVNSRL_WX_MF4_MASK
    0U,	// PseudoVNSRL_WX_MF8
    0U,	// PseudoVNSRL_WX_MF8_MASK
    0U,	// PseudoVOR_VI_M1
    0U,	// PseudoVOR_VI_M1_MASK
    0U,	// PseudoVOR_VI_M2
    0U,	// PseudoVOR_VI_M2_MASK
    0U,	// PseudoVOR_VI_M4
    0U,	// PseudoVOR_VI_M4_MASK
    0U,	// PseudoVOR_VI_M8
    0U,	// PseudoVOR_VI_M8_MASK
    0U,	// PseudoVOR_VI_MF2
    0U,	// PseudoVOR_VI_MF2_MASK
    0U,	// PseudoVOR_VI_MF4
    0U,	// PseudoVOR_VI_MF4_MASK
    0U,	// PseudoVOR_VI_MF8
    0U,	// PseudoVOR_VI_MF8_MASK
    0U,	// PseudoVOR_VV_M1
    0U,	// PseudoVOR_VV_M1_MASK
    0U,	// PseudoVOR_VV_M2
    0U,	// PseudoVOR_VV_M2_MASK
    0U,	// PseudoVOR_VV_M4
    0U,	// PseudoVOR_VV_M4_MASK
    0U,	// PseudoVOR_VV_M8
    0U,	// PseudoVOR_VV_M8_MASK
    0U,	// PseudoVOR_VV_MF2
    0U,	// PseudoVOR_VV_MF2_MASK
    0U,	// PseudoVOR_VV_MF4
    0U,	// PseudoVOR_VV_MF4_MASK
    0U,	// PseudoVOR_VV_MF8
    0U,	// PseudoVOR_VV_MF8_MASK
    0U,	// PseudoVOR_VX_M1
    0U,	// PseudoVOR_VX_M1_MASK
    0U,	// PseudoVOR_VX_M2
    0U,	// PseudoVOR_VX_M2_MASK
    0U,	// PseudoVOR_VX_M4
    0U,	// PseudoVOR_VX_M4_MASK
    0U,	// PseudoVOR_VX_M8
    0U,	// PseudoVOR_VX_M8_MASK
    0U,	// PseudoVOR_VX_MF2
    0U,	// PseudoVOR_VX_MF2_MASK
    0U,	// PseudoVOR_VX_MF4
    0U,	// PseudoVOR_VX_MF4_MASK
    0U,	// PseudoVOR_VX_MF8
    0U,	// PseudoVOR_VX_MF8_MASK
    0U,	// PseudoVQDOTSU_VV_M1
    0U,	// PseudoVQDOTSU_VV_M1_MASK
    0U,	// PseudoVQDOTSU_VV_M2
    0U,	// PseudoVQDOTSU_VV_M2_MASK
    0U,	// PseudoVQDOTSU_VV_M4
    0U,	// PseudoVQDOTSU_VV_M4_MASK
    0U,	// PseudoVQDOTSU_VV_M8
    0U,	// PseudoVQDOTSU_VV_M8_MASK
    0U,	// PseudoVQDOTSU_VV_MF2
    0U,	// PseudoVQDOTSU_VV_MF2_MASK
    0U,	// PseudoVQDOTSU_VX_M1
    0U,	// PseudoVQDOTSU_VX_M1_MASK
    0U,	// PseudoVQDOTSU_VX_M2
    0U,	// PseudoVQDOTSU_VX_M2_MASK
    0U,	// PseudoVQDOTSU_VX_M4
    0U,	// PseudoVQDOTSU_VX_M4_MASK
    0U,	// PseudoVQDOTSU_VX_M8
    0U,	// PseudoVQDOTSU_VX_M8_MASK
    0U,	// PseudoVQDOTSU_VX_MF2
    0U,	// PseudoVQDOTSU_VX_MF2_MASK
    0U,	// PseudoVQDOTUS_VX_M1
    0U,	// PseudoVQDOTUS_VX_M1_MASK
    0U,	// PseudoVQDOTUS_VX_M2
    0U,	// PseudoVQDOTUS_VX_M2_MASK
    0U,	// PseudoVQDOTUS_VX_M4
    0U,	// PseudoVQDOTUS_VX_M4_MASK
    0U,	// PseudoVQDOTUS_VX_M8
    0U,	// PseudoVQDOTUS_VX_M8_MASK
    0U,	// PseudoVQDOTUS_VX_MF2
    0U,	// PseudoVQDOTUS_VX_MF2_MASK
    0U,	// PseudoVQDOTU_VV_M1
    0U,	// PseudoVQDOTU_VV_M1_MASK
    0U,	// PseudoVQDOTU_VV_M2
    0U,	// PseudoVQDOTU_VV_M2_MASK
    0U,	// PseudoVQDOTU_VV_M4
    0U,	// PseudoVQDOTU_VV_M4_MASK
    0U,	// PseudoVQDOTU_VV_M8
    0U,	// PseudoVQDOTU_VV_M8_MASK
    0U,	// PseudoVQDOTU_VV_MF2
    0U,	// PseudoVQDOTU_VV_MF2_MASK
    0U,	// PseudoVQDOTU_VX_M1
    0U,	// PseudoVQDOTU_VX_M1_MASK
    0U,	// PseudoVQDOTU_VX_M2
    0U,	// PseudoVQDOTU_VX_M2_MASK
    0U,	// PseudoVQDOTU_VX_M4
    0U,	// PseudoVQDOTU_VX_M4_MASK
    0U,	// PseudoVQDOTU_VX_M8
    0U,	// PseudoVQDOTU_VX_M8_MASK
    0U,	// PseudoVQDOTU_VX_MF2
    0U,	// PseudoVQDOTU_VX_MF2_MASK
    0U,	// PseudoVQDOT_VV_M1
    0U,	// PseudoVQDOT_VV_M1_MASK
    0U,	// PseudoVQDOT_VV_M2
    0U,	// PseudoVQDOT_VV_M2_MASK
    0U,	// PseudoVQDOT_VV_M4
    0U,	// PseudoVQDOT_VV_M4_MASK
    0U,	// PseudoVQDOT_VV_M8
    0U,	// PseudoVQDOT_VV_M8_MASK
    0U,	// PseudoVQDOT_VV_MF2
    0U,	// PseudoVQDOT_VV_MF2_MASK
    0U,	// PseudoVQDOT_VX_M1
    0U,	// PseudoVQDOT_VX_M1_MASK
    0U,	// PseudoVQDOT_VX_M2
    0U,	// PseudoVQDOT_VX_M2_MASK
    0U,	// PseudoVQDOT_VX_M4
    0U,	// PseudoVQDOT_VX_M4_MASK
    0U,	// PseudoVQDOT_VX_M8
    0U,	// PseudoVQDOT_VX_M8_MASK
    0U,	// PseudoVQDOT_VX_MF2
    0U,	// PseudoVQDOT_VX_MF2_MASK
    0U,	// PseudoVREDAND_VS_M1_E16
    0U,	// PseudoVREDAND_VS_M1_E16_MASK
    0U,	// PseudoVREDAND_VS_M1_E32
    0U,	// PseudoVREDAND_VS_M1_E32_MASK
    0U,	// PseudoVREDAND_VS_M1_E64
    0U,	// PseudoVREDAND_VS_M1_E64_MASK
    0U,	// PseudoVREDAND_VS_M1_E8
    0U,	// PseudoVREDAND_VS_M1_E8_MASK
    0U,	// PseudoVREDAND_VS_M2_E16
    0U,	// PseudoVREDAND_VS_M2_E16_MASK
    0U,	// PseudoVREDAND_VS_M2_E32
    0U,	// PseudoVREDAND_VS_M2_E32_MASK
    0U,	// PseudoVREDAND_VS_M2_E64
    0U,	// PseudoVREDAND_VS_M2_E64_MASK
    0U,	// PseudoVREDAND_VS_M2_E8
    0U,	// PseudoVREDAND_VS_M2_E8_MASK
    0U,	// PseudoVREDAND_VS_M4_E16
    0U,	// PseudoVREDAND_VS_M4_E16_MASK
    0U,	// PseudoVREDAND_VS_M4_E32
    0U,	// PseudoVREDAND_VS_M4_E32_MASK
    0U,	// PseudoVREDAND_VS_M4_E64
    0U,	// PseudoVREDAND_VS_M4_E64_MASK
    0U,	// PseudoVREDAND_VS_M4_E8
    0U,	// PseudoVREDAND_VS_M4_E8_MASK
    0U,	// PseudoVREDAND_VS_M8_E16
    0U,	// PseudoVREDAND_VS_M8_E16_MASK
    0U,	// PseudoVREDAND_VS_M8_E32
    0U,	// PseudoVREDAND_VS_M8_E32_MASK
    0U,	// PseudoVREDAND_VS_M8_E64
    0U,	// PseudoVREDAND_VS_M8_E64_MASK
    0U,	// PseudoVREDAND_VS_M8_E8
    0U,	// PseudoVREDAND_VS_M8_E8_MASK
    0U,	// PseudoVREDAND_VS_MF2_E16
    0U,	// PseudoVREDAND_VS_MF2_E16_MASK
    0U,	// PseudoVREDAND_VS_MF2_E32
    0U,	// PseudoVREDAND_VS_MF2_E32_MASK
    0U,	// PseudoVREDAND_VS_MF2_E8
    0U,	// PseudoVREDAND_VS_MF2_E8_MASK
    0U,	// PseudoVREDAND_VS_MF4_E16
    0U,	// PseudoVREDAND_VS_MF4_E16_MASK
    0U,	// PseudoVREDAND_VS_MF4_E8
    0U,	// PseudoVREDAND_VS_MF4_E8_MASK
    0U,	// PseudoVREDAND_VS_MF8_E8
    0U,	// PseudoVREDAND_VS_MF8_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E16
    0U,	// PseudoVREDMAXU_VS_M1_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E32
    0U,	// PseudoVREDMAXU_VS_M1_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E64
    0U,	// PseudoVREDMAXU_VS_M1_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M1_E8
    0U,	// PseudoVREDMAXU_VS_M1_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E16
    0U,	// PseudoVREDMAXU_VS_M2_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E32
    0U,	// PseudoVREDMAXU_VS_M2_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E64
    0U,	// PseudoVREDMAXU_VS_M2_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M2_E8
    0U,	// PseudoVREDMAXU_VS_M2_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E16
    0U,	// PseudoVREDMAXU_VS_M4_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E32
    0U,	// PseudoVREDMAXU_VS_M4_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E64
    0U,	// PseudoVREDMAXU_VS_M4_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M4_E8
    0U,	// PseudoVREDMAXU_VS_M4_E8_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E16
    0U,	// PseudoVREDMAXU_VS_M8_E16_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E32
    0U,	// PseudoVREDMAXU_VS_M8_E32_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E64
    0U,	// PseudoVREDMAXU_VS_M8_E64_MASK
    0U,	// PseudoVREDMAXU_VS_M8_E8
    0U,	// PseudoVREDMAXU_VS_M8_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E16
    0U,	// PseudoVREDMAXU_VS_MF2_E16_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E32
    0U,	// PseudoVREDMAXU_VS_MF2_E32_MASK
    0U,	// PseudoVREDMAXU_VS_MF2_E8
    0U,	// PseudoVREDMAXU_VS_MF2_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF4_E16
    0U,	// PseudoVREDMAXU_VS_MF4_E16_MASK
    0U,	// PseudoVREDMAXU_VS_MF4_E8
    0U,	// PseudoVREDMAXU_VS_MF4_E8_MASK
    0U,	// PseudoVREDMAXU_VS_MF8_E8
    0U,	// PseudoVREDMAXU_VS_MF8_E8_MASK
    0U,	// PseudoVREDMAX_VS_M1_E16
    0U,	// PseudoVREDMAX_VS_M1_E16_MASK
    0U,	// PseudoVREDMAX_VS_M1_E32
    0U,	// PseudoVREDMAX_VS_M1_E32_MASK
    0U,	// PseudoVREDMAX_VS_M1_E64
    0U,	// PseudoVREDMAX_VS_M1_E64_MASK
    0U,	// PseudoVREDMAX_VS_M1_E8
    0U,	// PseudoVREDMAX_VS_M1_E8_MASK
    0U,	// PseudoVREDMAX_VS_M2_E16
    0U,	// PseudoVREDMAX_VS_M2_E16_MASK
    0U,	// PseudoVREDMAX_VS_M2_E32
    0U,	// PseudoVREDMAX_VS_M2_E32_MASK
    0U,	// PseudoVREDMAX_VS_M2_E64
    0U,	// PseudoVREDMAX_VS_M2_E64_MASK
    0U,	// PseudoVREDMAX_VS_M2_E8
    0U,	// PseudoVREDMAX_VS_M2_E8_MASK
    0U,	// PseudoVREDMAX_VS_M4_E16
    0U,	// PseudoVREDMAX_VS_M4_E16_MASK
    0U,	// PseudoVREDMAX_VS_M4_E32
    0U,	// PseudoVREDMAX_VS_M4_E32_MASK
    0U,	// PseudoVREDMAX_VS_M4_E64
    0U,	// PseudoVREDMAX_VS_M4_E64_MASK
    0U,	// PseudoVREDMAX_VS_M4_E8
    0U,	// PseudoVREDMAX_VS_M4_E8_MASK
    0U,	// PseudoVREDMAX_VS_M8_E16
    0U,	// PseudoVREDMAX_VS_M8_E16_MASK
    0U,	// PseudoVREDMAX_VS_M8_E32
    0U,	// PseudoVREDMAX_VS_M8_E32_MASK
    0U,	// PseudoVREDMAX_VS_M8_E64
    0U,	// PseudoVREDMAX_VS_M8_E64_MASK
    0U,	// PseudoVREDMAX_VS_M8_E8
    0U,	// PseudoVREDMAX_VS_M8_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E16
    0U,	// PseudoVREDMAX_VS_MF2_E16_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E32
    0U,	// PseudoVREDMAX_VS_MF2_E32_MASK
    0U,	// PseudoVREDMAX_VS_MF2_E8
    0U,	// PseudoVREDMAX_VS_MF2_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF4_E16
    0U,	// PseudoVREDMAX_VS_MF4_E16_MASK
    0U,	// PseudoVREDMAX_VS_MF4_E8
    0U,	// PseudoVREDMAX_VS_MF4_E8_MASK
    0U,	// PseudoVREDMAX_VS_MF8_E8
    0U,	// PseudoVREDMAX_VS_MF8_E8_MASK
    0U,	// PseudoVREDMINU_VS_M1_E16
    0U,	// PseudoVREDMINU_VS_M1_E16_MASK
    0U,	// PseudoVREDMINU_VS_M1_E32
    0U,	// PseudoVREDMINU_VS_M1_E32_MASK
    0U,	// PseudoVREDMINU_VS_M1_E64
    0U,	// PseudoVREDMINU_VS_M1_E64_MASK
    0U,	// PseudoVREDMINU_VS_M1_E8
    0U,	// PseudoVREDMINU_VS_M1_E8_MASK
    0U,	// PseudoVREDMINU_VS_M2_E16
    0U,	// PseudoVREDMINU_VS_M2_E16_MASK
    0U,	// PseudoVREDMINU_VS_M2_E32
    0U,	// PseudoVREDMINU_VS_M2_E32_MASK
    0U,	// PseudoVREDMINU_VS_M2_E64
    0U,	// PseudoVREDMINU_VS_M2_E64_MASK
    0U,	// PseudoVREDMINU_VS_M2_E8
    0U,	// PseudoVREDMINU_VS_M2_E8_MASK
    0U,	// PseudoVREDMINU_VS_M4_E16
    0U,	// PseudoVREDMINU_VS_M4_E16_MASK
    0U,	// PseudoVREDMINU_VS_M4_E32
    0U,	// PseudoVREDMINU_VS_M4_E32_MASK
    0U,	// PseudoVREDMINU_VS_M4_E64
    0U,	// PseudoVREDMINU_VS_M4_E64_MASK
    0U,	// PseudoVREDMINU_VS_M4_E8
    0U,	// PseudoVREDMINU_VS_M4_E8_MASK
    0U,	// PseudoVREDMINU_VS_M8_E16
    0U,	// PseudoVREDMINU_VS_M8_E16_MASK
    0U,	// PseudoVREDMINU_VS_M8_E32
    0U,	// PseudoVREDMINU_VS_M8_E32_MASK
    0U,	// PseudoVREDMINU_VS_M8_E64
    0U,	// PseudoVREDMINU_VS_M8_E64_MASK
    0U,	// PseudoVREDMINU_VS_M8_E8
    0U,	// PseudoVREDMINU_VS_M8_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E16
    0U,	// PseudoVREDMINU_VS_MF2_E16_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E32
    0U,	// PseudoVREDMINU_VS_MF2_E32_MASK
    0U,	// PseudoVREDMINU_VS_MF2_E8
    0U,	// PseudoVREDMINU_VS_MF2_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF4_E16
    0U,	// PseudoVREDMINU_VS_MF4_E16_MASK
    0U,	// PseudoVREDMINU_VS_MF4_E8
    0U,	// PseudoVREDMINU_VS_MF4_E8_MASK
    0U,	// PseudoVREDMINU_VS_MF8_E8
    0U,	// PseudoVREDMINU_VS_MF8_E8_MASK
    0U,	// PseudoVREDMIN_VS_M1_E16
    0U,	// PseudoVREDMIN_VS_M1_E16_MASK
    0U,	// PseudoVREDMIN_VS_M1_E32
    0U,	// PseudoVREDMIN_VS_M1_E32_MASK
    0U,	// PseudoVREDMIN_VS_M1_E64
    0U,	// PseudoVREDMIN_VS_M1_E64_MASK
    0U,	// PseudoVREDMIN_VS_M1_E8
    0U,	// PseudoVREDMIN_VS_M1_E8_MASK
    0U,	// PseudoVREDMIN_VS_M2_E16
    0U,	// PseudoVREDMIN_VS_M2_E16_MASK
    0U,	// PseudoVREDMIN_VS_M2_E32
    0U,	// PseudoVREDMIN_VS_M2_E32_MASK
    0U,	// PseudoVREDMIN_VS_M2_E64
    0U,	// PseudoVREDMIN_VS_M2_E64_MASK
    0U,	// PseudoVREDMIN_VS_M2_E8
    0U,	// PseudoVREDMIN_VS_M2_E8_MASK
    0U,	// PseudoVREDMIN_VS_M4_E16
    0U,	// PseudoVREDMIN_VS_M4_E16_MASK
    0U,	// PseudoVREDMIN_VS_M4_E32
    0U,	// PseudoVREDMIN_VS_M4_E32_MASK
    0U,	// PseudoVREDMIN_VS_M4_E64
    0U,	// PseudoVREDMIN_VS_M4_E64_MASK
    0U,	// PseudoVREDMIN_VS_M4_E8
    0U,	// PseudoVREDMIN_VS_M4_E8_MASK
    0U,	// PseudoVREDMIN_VS_M8_E16
    0U,	// PseudoVREDMIN_VS_M8_E16_MASK
    0U,	// PseudoVREDMIN_VS_M8_E32
    0U,	// PseudoVREDMIN_VS_M8_E32_MASK
    0U,	// PseudoVREDMIN_VS_M8_E64
    0U,	// PseudoVREDMIN_VS_M8_E64_MASK
    0U,	// PseudoVREDMIN_VS_M8_E8
    0U,	// PseudoVREDMIN_VS_M8_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E16
    0U,	// PseudoVREDMIN_VS_MF2_E16_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E32
    0U,	// PseudoVREDMIN_VS_MF2_E32_MASK
    0U,	// PseudoVREDMIN_VS_MF2_E8
    0U,	// PseudoVREDMIN_VS_MF2_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF4_E16
    0U,	// PseudoVREDMIN_VS_MF4_E16_MASK
    0U,	// PseudoVREDMIN_VS_MF4_E8
    0U,	// PseudoVREDMIN_VS_MF4_E8_MASK
    0U,	// PseudoVREDMIN_VS_MF8_E8
    0U,	// PseudoVREDMIN_VS_MF8_E8_MASK
    0U,	// PseudoVREDOR_VS_M1_E16
    0U,	// PseudoVREDOR_VS_M1_E16_MASK
    0U,	// PseudoVREDOR_VS_M1_E32
    0U,	// PseudoVREDOR_VS_M1_E32_MASK
    0U,	// PseudoVREDOR_VS_M1_E64
    0U,	// PseudoVREDOR_VS_M1_E64_MASK
    0U,	// PseudoVREDOR_VS_M1_E8
    0U,	// PseudoVREDOR_VS_M1_E8_MASK
    0U,	// PseudoVREDOR_VS_M2_E16
    0U,	// PseudoVREDOR_VS_M2_E16_MASK
    0U,	// PseudoVREDOR_VS_M2_E32
    0U,	// PseudoVREDOR_VS_M2_E32_MASK
    0U,	// PseudoVREDOR_VS_M2_E64
    0U,	// PseudoVREDOR_VS_M2_E64_MASK
    0U,	// PseudoVREDOR_VS_M2_E8
    0U,	// PseudoVREDOR_VS_M2_E8_MASK
    0U,	// PseudoVREDOR_VS_M4_E16
    0U,	// PseudoVREDOR_VS_M4_E16_MASK
    0U,	// PseudoVREDOR_VS_M4_E32
    0U,	// PseudoVREDOR_VS_M4_E32_MASK
    0U,	// PseudoVREDOR_VS_M4_E64
    0U,	// PseudoVREDOR_VS_M4_E64_MASK
    0U,	// PseudoVREDOR_VS_M4_E8
    0U,	// PseudoVREDOR_VS_M4_E8_MASK
    0U,	// PseudoVREDOR_VS_M8_E16
    0U,	// PseudoVREDOR_VS_M8_E16_MASK
    0U,	// PseudoVREDOR_VS_M8_E32
    0U,	// PseudoVREDOR_VS_M8_E32_MASK
    0U,	// PseudoVREDOR_VS_M8_E64
    0U,	// PseudoVREDOR_VS_M8_E64_MASK
    0U,	// PseudoVREDOR_VS_M8_E8
    0U,	// PseudoVREDOR_VS_M8_E8_MASK
    0U,	// PseudoVREDOR_VS_MF2_E16
    0U,	// PseudoVREDOR_VS_MF2_E16_MASK
    0U,	// PseudoVREDOR_VS_MF2_E32
    0U,	// PseudoVREDOR_VS_MF2_E32_MASK
    0U,	// PseudoVREDOR_VS_MF2_E8
    0U,	// PseudoVREDOR_VS_MF2_E8_MASK
    0U,	// PseudoVREDOR_VS_MF4_E16
    0U,	// PseudoVREDOR_VS_MF4_E16_MASK
    0U,	// PseudoVREDOR_VS_MF4_E8
    0U,	// PseudoVREDOR_VS_MF4_E8_MASK
    0U,	// PseudoVREDOR_VS_MF8_E8
    0U,	// PseudoVREDOR_VS_MF8_E8_MASK
    0U,	// PseudoVREDSUM_VS_M1_E16
    0U,	// PseudoVREDSUM_VS_M1_E16_MASK
    0U,	// PseudoVREDSUM_VS_M1_E32
    0U,	// PseudoVREDSUM_VS_M1_E32_MASK
    0U,	// PseudoVREDSUM_VS_M1_E64
    0U,	// PseudoVREDSUM_VS_M1_E64_MASK
    0U,	// PseudoVREDSUM_VS_M1_E8
    0U,	// PseudoVREDSUM_VS_M1_E8_MASK
    0U,	// PseudoVREDSUM_VS_M2_E16
    0U,	// PseudoVREDSUM_VS_M2_E16_MASK
    0U,	// PseudoVREDSUM_VS_M2_E32
    0U,	// PseudoVREDSUM_VS_M2_E32_MASK
    0U,	// PseudoVREDSUM_VS_M2_E64
    0U,	// PseudoVREDSUM_VS_M2_E64_MASK
    0U,	// PseudoVREDSUM_VS_M2_E8
    0U,	// PseudoVREDSUM_VS_M2_E8_MASK
    0U,	// PseudoVREDSUM_VS_M4_E16
    0U,	// PseudoVREDSUM_VS_M4_E16_MASK
    0U,	// PseudoVREDSUM_VS_M4_E32
    0U,	// PseudoVREDSUM_VS_M4_E32_MASK
    0U,	// PseudoVREDSUM_VS_M4_E64
    0U,	// PseudoVREDSUM_VS_M4_E64_MASK
    0U,	// PseudoVREDSUM_VS_M4_E8
    0U,	// PseudoVREDSUM_VS_M4_E8_MASK
    0U,	// PseudoVREDSUM_VS_M8_E16
    0U,	// PseudoVREDSUM_VS_M8_E16_MASK
    0U,	// PseudoVREDSUM_VS_M8_E32
    0U,	// PseudoVREDSUM_VS_M8_E32_MASK
    0U,	// PseudoVREDSUM_VS_M8_E64
    0U,	// PseudoVREDSUM_VS_M8_E64_MASK
    0U,	// PseudoVREDSUM_VS_M8_E8
    0U,	// PseudoVREDSUM_VS_M8_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E16
    0U,	// PseudoVREDSUM_VS_MF2_E16_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E32
    0U,	// PseudoVREDSUM_VS_MF2_E32_MASK
    0U,	// PseudoVREDSUM_VS_MF2_E8
    0U,	// PseudoVREDSUM_VS_MF2_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF4_E16
    0U,	// PseudoVREDSUM_VS_MF4_E16_MASK
    0U,	// PseudoVREDSUM_VS_MF4_E8
    0U,	// PseudoVREDSUM_VS_MF4_E8_MASK
    0U,	// PseudoVREDSUM_VS_MF8_E8
    0U,	// PseudoVREDSUM_VS_MF8_E8_MASK
    0U,	// PseudoVREDXOR_VS_M1_E16
    0U,	// PseudoVREDXOR_VS_M1_E16_MASK
    0U,	// PseudoVREDXOR_VS_M1_E32
    0U,	// PseudoVREDXOR_VS_M1_E32_MASK
    0U,	// PseudoVREDXOR_VS_M1_E64
    0U,	// PseudoVREDXOR_VS_M1_E64_MASK
    0U,	// PseudoVREDXOR_VS_M1_E8
    0U,	// PseudoVREDXOR_VS_M1_E8_MASK
    0U,	// PseudoVREDXOR_VS_M2_E16
    0U,	// PseudoVREDXOR_VS_M2_E16_MASK
    0U,	// PseudoVREDXOR_VS_M2_E32
    0U,	// PseudoVREDXOR_VS_M2_E32_MASK
    0U,	// PseudoVREDXOR_VS_M2_E64
    0U,	// PseudoVREDXOR_VS_M2_E64_MASK
    0U,	// PseudoVREDXOR_VS_M2_E8
    0U,	// PseudoVREDXOR_VS_M2_E8_MASK
    0U,	// PseudoVREDXOR_VS_M4_E16
    0U,	// PseudoVREDXOR_VS_M4_E16_MASK
    0U,	// PseudoVREDXOR_VS_M4_E32
    0U,	// PseudoVREDXOR_VS_M4_E32_MASK
    0U,	// PseudoVREDXOR_VS_M4_E64
    0U,	// PseudoVREDXOR_VS_M4_E64_MASK
    0U,	// PseudoVREDXOR_VS_M4_E8
    0U,	// PseudoVREDXOR_VS_M4_E8_MASK
    0U,	// PseudoVREDXOR_VS_M8_E16
    0U,	// PseudoVREDXOR_VS_M8_E16_MASK
    0U,	// PseudoVREDXOR_VS_M8_E32
    0U,	// PseudoVREDXOR_VS_M8_E32_MASK
    0U,	// PseudoVREDXOR_VS_M8_E64
    0U,	// PseudoVREDXOR_VS_M8_E64_MASK
    0U,	// PseudoVREDXOR_VS_M8_E8
    0U,	// PseudoVREDXOR_VS_M8_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E16
    0U,	// PseudoVREDXOR_VS_MF2_E16_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E32
    0U,	// PseudoVREDXOR_VS_MF2_E32_MASK
    0U,	// PseudoVREDXOR_VS_MF2_E8
    0U,	// PseudoVREDXOR_VS_MF2_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF4_E16
    0U,	// PseudoVREDXOR_VS_MF4_E16_MASK
    0U,	// PseudoVREDXOR_VS_MF4_E8
    0U,	// PseudoVREDXOR_VS_MF4_E8_MASK
    0U,	// PseudoVREDXOR_VS_MF8_E8
    0U,	// PseudoVREDXOR_VS_MF8_E8_MASK
    0U,	// PseudoVRELOAD2_M1
    0U,	// PseudoVRELOAD2_M2
    0U,	// PseudoVRELOAD2_M4
    0U,	// PseudoVRELOAD2_MF2
    0U,	// PseudoVRELOAD2_MF4
    0U,	// PseudoVRELOAD2_MF8
    0U,	// PseudoVRELOAD3_M1
    0U,	// PseudoVRELOAD3_M2
    0U,	// PseudoVRELOAD3_MF2
    0U,	// PseudoVRELOAD3_MF4
    0U,	// PseudoVRELOAD3_MF8
    0U,	// PseudoVRELOAD4_M1
    0U,	// PseudoVRELOAD4_M2
    0U,	// PseudoVRELOAD4_MF2
    0U,	// PseudoVRELOAD4_MF4
    0U,	// PseudoVRELOAD4_MF8
    0U,	// PseudoVRELOAD5_M1
    0U,	// PseudoVRELOAD5_MF2
    0U,	// PseudoVRELOAD5_MF4
    0U,	// PseudoVRELOAD5_MF8
    0U,	// PseudoVRELOAD6_M1
    0U,	// PseudoVRELOAD6_MF2
    0U,	// PseudoVRELOAD6_MF4
    0U,	// PseudoVRELOAD6_MF8
    0U,	// PseudoVRELOAD7_M1
    0U,	// PseudoVRELOAD7_MF2
    0U,	// PseudoVRELOAD7_MF4
    0U,	// PseudoVRELOAD7_MF8
    0U,	// PseudoVRELOAD8_M1
    0U,	// PseudoVRELOAD8_MF2
    0U,	// PseudoVRELOAD8_MF4
    0U,	// PseudoVRELOAD8_MF8
    0U,	// PseudoVREMU_VV_M1_E16
    0U,	// PseudoVREMU_VV_M1_E16_MASK
    0U,	// PseudoVREMU_VV_M1_E32
    0U,	// PseudoVREMU_VV_M1_E32_MASK
    0U,	// PseudoVREMU_VV_M1_E64
    0U,	// PseudoVREMU_VV_M1_E64_MASK
    0U,	// PseudoVREMU_VV_M1_E8
    0U,	// PseudoVREMU_VV_M1_E8_MASK
    0U,	// PseudoVREMU_VV_M2_E16
    0U,	// PseudoVREMU_VV_M2_E16_MASK
    0U,	// PseudoVREMU_VV_M2_E32
    0U,	// PseudoVREMU_VV_M2_E32_MASK
    0U,	// PseudoVREMU_VV_M2_E64
    0U,	// PseudoVREMU_VV_M2_E64_MASK
    0U,	// PseudoVREMU_VV_M2_E8
    0U,	// PseudoVREMU_VV_M2_E8_MASK
    0U,	// PseudoVREMU_VV_M4_E16
    0U,	// PseudoVREMU_VV_M4_E16_MASK
    0U,	// PseudoVREMU_VV_M4_E32
    0U,	// PseudoVREMU_VV_M4_E32_MASK
    0U,	// PseudoVREMU_VV_M4_E64
    0U,	// PseudoVREMU_VV_M4_E64_MASK
    0U,	// PseudoVREMU_VV_M4_E8
    0U,	// PseudoVREMU_VV_M4_E8_MASK
    0U,	// PseudoVREMU_VV_M8_E16
    0U,	// PseudoVREMU_VV_M8_E16_MASK
    0U,	// PseudoVREMU_VV_M8_E32
    0U,	// PseudoVREMU_VV_M8_E32_MASK
    0U,	// PseudoVREMU_VV_M8_E64
    0U,	// PseudoVREMU_VV_M8_E64_MASK
    0U,	// PseudoVREMU_VV_M8_E8
    0U,	// PseudoVREMU_VV_M8_E8_MASK
    0U,	// PseudoVREMU_VV_MF2_E16
    0U,	// PseudoVREMU_VV_MF2_E16_MASK
    0U,	// PseudoVREMU_VV_MF2_E32
    0U,	// PseudoVREMU_VV_MF2_E32_MASK
    0U,	// PseudoVREMU_VV_MF2_E8
    0U,	// PseudoVREMU_VV_MF2_E8_MASK
    0U,	// PseudoVREMU_VV_MF4_E16
    0U,	// PseudoVREMU_VV_MF4_E16_MASK
    0U,	// PseudoVREMU_VV_MF4_E8
    0U,	// PseudoVREMU_VV_MF4_E8_MASK
    0U,	// PseudoVREMU_VV_MF8_E8
    0U,	// PseudoVREMU_VV_MF8_E8_MASK
    0U,	// PseudoVREMU_VX_M1_E16
    0U,	// PseudoVREMU_VX_M1_E16_MASK
    0U,	// PseudoVREMU_VX_M1_E32
    0U,	// PseudoVREMU_VX_M1_E32_MASK
    0U,	// PseudoVREMU_VX_M1_E64
    0U,	// PseudoVREMU_VX_M1_E64_MASK
    0U,	// PseudoVREMU_VX_M1_E8
    0U,	// PseudoVREMU_VX_M1_E8_MASK
    0U,	// PseudoVREMU_VX_M2_E16
    0U,	// PseudoVREMU_VX_M2_E16_MASK
    0U,	// PseudoVREMU_VX_M2_E32
    0U,	// PseudoVREMU_VX_M2_E32_MASK
    0U,	// PseudoVREMU_VX_M2_E64
    0U,	// PseudoVREMU_VX_M2_E64_MASK
    0U,	// PseudoVREMU_VX_M2_E8
    0U,	// PseudoVREMU_VX_M2_E8_MASK
    0U,	// PseudoVREMU_VX_M4_E16
    0U,	// PseudoVREMU_VX_M4_E16_MASK
    0U,	// PseudoVREMU_VX_M4_E32
    0U,	// PseudoVREMU_VX_M4_E32_MASK
    0U,	// PseudoVREMU_VX_M4_E64
    0U,	// PseudoVREMU_VX_M4_E64_MASK
    0U,	// PseudoVREMU_VX_M4_E8
    0U,	// PseudoVREMU_VX_M4_E8_MASK
    0U,	// PseudoVREMU_VX_M8_E16
    0U,	// PseudoVREMU_VX_M8_E16_MASK
    0U,	// PseudoVREMU_VX_M8_E32
    0U,	// PseudoVREMU_VX_M8_E32_MASK
    0U,	// PseudoVREMU_VX_M8_E64
    0U,	// PseudoVREMU_VX_M8_E64_MASK
    0U,	// PseudoVREMU_VX_M8_E8
    0U,	// PseudoVREMU_VX_M8_E8_MASK
    0U,	// PseudoVREMU_VX_MF2_E16
    0U,	// PseudoVREMU_VX_MF2_E16_MASK
    0U,	// PseudoVREMU_VX_MF2_E32
    0U,	// PseudoVREMU_VX_MF2_E32_MASK
    0U,	// PseudoVREMU_VX_MF2_E8
    0U,	// PseudoVREMU_VX_MF2_E8_MASK
    0U,	// PseudoVREMU_VX_MF4_E16
    0U,	// PseudoVREMU_VX_MF4_E16_MASK
    0U,	// PseudoVREMU_VX_MF4_E8
    0U,	// PseudoVREMU_VX_MF4_E8_MASK
    0U,	// PseudoVREMU_VX_MF8_E8
    0U,	// PseudoVREMU_VX_MF8_E8_MASK
    0U,	// PseudoVREM_VV_M1_E16
    0U,	// PseudoVREM_VV_M1_E16_MASK
    0U,	// PseudoVREM_VV_M1_E32
    0U,	// PseudoVREM_VV_M1_E32_MASK
    0U,	// PseudoVREM_VV_M1_E64
    0U,	// PseudoVREM_VV_M1_E64_MASK
    0U,	// PseudoVREM_VV_M1_E8
    0U,	// PseudoVREM_VV_M1_E8_MASK
    0U,	// PseudoVREM_VV_M2_E16
    0U,	// PseudoVREM_VV_M2_E16_MASK
    0U,	// PseudoVREM_VV_M2_E32
    0U,	// PseudoVREM_VV_M2_E32_MASK
    0U,	// PseudoVREM_VV_M2_E64
    0U,	// PseudoVREM_VV_M2_E64_MASK
    0U,	// PseudoVREM_VV_M2_E8
    0U,	// PseudoVREM_VV_M2_E8_MASK
    0U,	// PseudoVREM_VV_M4_E16
    0U,	// PseudoVREM_VV_M4_E16_MASK
    0U,	// PseudoVREM_VV_M4_E32
    0U,	// PseudoVREM_VV_M4_E32_MASK
    0U,	// PseudoVREM_VV_M4_E64
    0U,	// PseudoVREM_VV_M4_E64_MASK
    0U,	// PseudoVREM_VV_M4_E8
    0U,	// PseudoVREM_VV_M4_E8_MASK
    0U,	// PseudoVREM_VV_M8_E16
    0U,	// PseudoVREM_VV_M8_E16_MASK
    0U,	// PseudoVREM_VV_M8_E32
    0U,	// PseudoVREM_VV_M8_E32_MASK
    0U,	// PseudoVREM_VV_M8_E64
    0U,	// PseudoVREM_VV_M8_E64_MASK
    0U,	// PseudoVREM_VV_M8_E8
    0U,	// PseudoVREM_VV_M8_E8_MASK
    0U,	// PseudoVREM_VV_MF2_E16
    0U,	// PseudoVREM_VV_MF2_E16_MASK
    0U,	// PseudoVREM_VV_MF2_E32
    0U,	// PseudoVREM_VV_MF2_E32_MASK
    0U,	// PseudoVREM_VV_MF2_E8
    0U,	// PseudoVREM_VV_MF2_E8_MASK
    0U,	// PseudoVREM_VV_MF4_E16
    0U,	// PseudoVREM_VV_MF4_E16_MASK
    0U,	// PseudoVREM_VV_MF4_E8
    0U,	// PseudoVREM_VV_MF4_E8_MASK
    0U,	// PseudoVREM_VV_MF8_E8
    0U,	// PseudoVREM_VV_MF8_E8_MASK
    0U,	// PseudoVREM_VX_M1_E16
    0U,	// PseudoVREM_VX_M1_E16_MASK
    0U,	// PseudoVREM_VX_M1_E32
    0U,	// PseudoVREM_VX_M1_E32_MASK
    0U,	// PseudoVREM_VX_M1_E64
    0U,	// PseudoVREM_VX_M1_E64_MASK
    0U,	// PseudoVREM_VX_M1_E8
    0U,	// PseudoVREM_VX_M1_E8_MASK
    0U,	// PseudoVREM_VX_M2_E16
    0U,	// PseudoVREM_VX_M2_E16_MASK
    0U,	// PseudoVREM_VX_M2_E32
    0U,	// PseudoVREM_VX_M2_E32_MASK
    0U,	// PseudoVREM_VX_M2_E64
    0U,	// PseudoVREM_VX_M2_E64_MASK
    0U,	// PseudoVREM_VX_M2_E8
    0U,	// PseudoVREM_VX_M2_E8_MASK
    0U,	// PseudoVREM_VX_M4_E16
    0U,	// PseudoVREM_VX_M4_E16_MASK
    0U,	// PseudoVREM_VX_M4_E32
    0U,	// PseudoVREM_VX_M4_E32_MASK
    0U,	// PseudoVREM_VX_M4_E64
    0U,	// PseudoVREM_VX_M4_E64_MASK
    0U,	// PseudoVREM_VX_M4_E8
    0U,	// PseudoVREM_VX_M4_E8_MASK
    0U,	// PseudoVREM_VX_M8_E16
    0U,	// PseudoVREM_VX_M8_E16_MASK
    0U,	// PseudoVREM_VX_M8_E32
    0U,	// PseudoVREM_VX_M8_E32_MASK
    0U,	// PseudoVREM_VX_M8_E64
    0U,	// PseudoVREM_VX_M8_E64_MASK
    0U,	// PseudoVREM_VX_M8_E8
    0U,	// PseudoVREM_VX_M8_E8_MASK
    0U,	// PseudoVREM_VX_MF2_E16
    0U,	// PseudoVREM_VX_MF2_E16_MASK
    0U,	// PseudoVREM_VX_MF2_E32
    0U,	// PseudoVREM_VX_MF2_E32_MASK
    0U,	// PseudoVREM_VX_MF2_E8
    0U,	// PseudoVREM_VX_MF2_E8_MASK
    0U,	// PseudoVREM_VX_MF4_E16
    0U,	// PseudoVREM_VX_MF4_E16_MASK
    0U,	// PseudoVREM_VX_MF4_E8
    0U,	// PseudoVREM_VX_MF4_E8_MASK
    0U,	// PseudoVREM_VX_MF8_E8
    0U,	// PseudoVREM_VX_MF8_E8_MASK
    0U,	// PseudoVREV8_V_M1
    0U,	// PseudoVREV8_V_M1_MASK
    0U,	// PseudoVREV8_V_M2
    0U,	// PseudoVREV8_V_M2_MASK
    0U,	// PseudoVREV8_V_M4
    0U,	// PseudoVREV8_V_M4_MASK
    0U,	// PseudoVREV8_V_M8
    0U,	// PseudoVREV8_V_M8_MASK
    0U,	// PseudoVREV8_V_MF2
    0U,	// PseudoVREV8_V_MF2_MASK
    0U,	// PseudoVREV8_V_MF4
    0U,	// PseudoVREV8_V_MF4_MASK
    0U,	// PseudoVREV8_V_MF8
    0U,	// PseudoVREV8_V_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E32_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E64_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_M1_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E64_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_M2_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E16_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E32_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E64_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M8
    0U,	// PseudoVRGATHEREI16_VV_M4_E8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E16_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E32_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E64_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M2
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M2_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M4
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M4_MASK
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M8
    0U,	// PseudoVRGATHEREI16_VV_M8_E8_M8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E16_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E32_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_M1
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_M1_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF2_E8_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_E16_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF2
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF2_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF4_E8_MF8_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF4
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF4_MASK
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF8
    0U,	// PseudoVRGATHEREI16_VV_MF8_E8_MF8_MASK
    0U,	// PseudoVRGATHER_VI_M1
    0U,	// PseudoVRGATHER_VI_M1_MASK
    0U,	// PseudoVRGATHER_VI_M2
    0U,	// PseudoVRGATHER_VI_M2_MASK
    0U,	// PseudoVRGATHER_VI_M4
    0U,	// PseudoVRGATHER_VI_M4_MASK
    0U,	// PseudoVRGATHER_VI_M8
    0U,	// PseudoVRGATHER_VI_M8_MASK
    0U,	// PseudoVRGATHER_VI_MF2
    0U,	// PseudoVRGATHER_VI_MF2_MASK
    0U,	// PseudoVRGATHER_VI_MF4
    0U,	// PseudoVRGATHER_VI_MF4_MASK
    0U,	// PseudoVRGATHER_VI_MF8
    0U,	// PseudoVRGATHER_VI_MF8_MASK
    0U,	// PseudoVRGATHER_VV_M1_E16
    0U,	// PseudoVRGATHER_VV_M1_E16_MASK
    0U,	// PseudoVRGATHER_VV_M1_E32
    0U,	// PseudoVRGATHER_VV_M1_E32_MASK
    0U,	// PseudoVRGATHER_VV_M1_E64
    0U,	// PseudoVRGATHER_VV_M1_E64_MASK
    0U,	// PseudoVRGATHER_VV_M1_E8
    0U,	// PseudoVRGATHER_VV_M1_E8_MASK
    0U,	// PseudoVRGATHER_VV_M2_E16
    0U,	// PseudoVRGATHER_VV_M2_E16_MASK
    0U,	// PseudoVRGATHER_VV_M2_E32
    0U,	// PseudoVRGATHER_VV_M2_E32_MASK
    0U,	// PseudoVRGATHER_VV_M2_E64
    0U,	// PseudoVRGATHER_VV_M2_E64_MASK
    0U,	// PseudoVRGATHER_VV_M2_E8
    0U,	// PseudoVRGATHER_VV_M2_E8_MASK
    0U,	// PseudoVRGATHER_VV_M4_E16
    0U,	// PseudoVRGATHER_VV_M4_E16_MASK
    0U,	// PseudoVRGATHER_VV_M4_E32
    0U,	// PseudoVRGATHER_VV_M4_E32_MASK
    0U,	// PseudoVRGATHER_VV_M4_E64
    0U,	// PseudoVRGATHER_VV_M4_E64_MASK
    0U,	// PseudoVRGATHER_VV_M4_E8
    0U,	// PseudoVRGATHER_VV_M4_E8_MASK
    0U,	// PseudoVRGATHER_VV_M8_E16
    0U,	// PseudoVRGATHER_VV_M8_E16_MASK
    0U,	// PseudoVRGATHER_VV_M8_E32
    0U,	// PseudoVRGATHER_VV_M8_E32_MASK
    0U,	// PseudoVRGATHER_VV_M8_E64
    0U,	// PseudoVRGATHER_VV_M8_E64_MASK
    0U,	// PseudoVRGATHER_VV_M8_E8
    0U,	// PseudoVRGATHER_VV_M8_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E16
    0U,	// PseudoVRGATHER_VV_MF2_E16_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E32
    0U,	// PseudoVRGATHER_VV_MF2_E32_MASK
    0U,	// PseudoVRGATHER_VV_MF2_E8
    0U,	// PseudoVRGATHER_VV_MF2_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF4_E16
    0U,	// PseudoVRGATHER_VV_MF4_E16_MASK
    0U,	// PseudoVRGATHER_VV_MF4_E8
    0U,	// PseudoVRGATHER_VV_MF4_E8_MASK
    0U,	// PseudoVRGATHER_VV_MF8_E8
    0U,	// PseudoVRGATHER_VV_MF8_E8_MASK
    0U,	// PseudoVRGATHER_VX_M1
    0U,	// PseudoVRGATHER_VX_M1_MASK
    0U,	// PseudoVRGATHER_VX_M2
    0U,	// PseudoVRGATHER_VX_M2_MASK
    0U,	// PseudoVRGATHER_VX_M4
    0U,	// PseudoVRGATHER_VX_M4_MASK
    0U,	// PseudoVRGATHER_VX_M8
    0U,	// PseudoVRGATHER_VX_M8_MASK
    0U,	// PseudoVRGATHER_VX_MF2
    0U,	// PseudoVRGATHER_VX_MF2_MASK
    0U,	// PseudoVRGATHER_VX_MF4
    0U,	// PseudoVRGATHER_VX_MF4_MASK
    0U,	// PseudoVRGATHER_VX_MF8
    0U,	// PseudoVRGATHER_VX_MF8_MASK
    0U,	// PseudoVROL_VV_M1
    0U,	// PseudoVROL_VV_M1_MASK
    0U,	// PseudoVROL_VV_M2
    0U,	// PseudoVROL_VV_M2_MASK
    0U,	// PseudoVROL_VV_M4
    0U,	// PseudoVROL_VV_M4_MASK
    0U,	// PseudoVROL_VV_M8
    0U,	// PseudoVROL_VV_M8_MASK
    0U,	// PseudoVROL_VV_MF2
    0U,	// PseudoVROL_VV_MF2_MASK
    0U,	// PseudoVROL_VV_MF4
    0U,	// PseudoVROL_VV_MF4_MASK
    0U,	// PseudoVROL_VV_MF8
    0U,	// PseudoVROL_VV_MF8_MASK
    0U,	// PseudoVROL_VX_M1
    0U,	// PseudoVROL_VX_M1_MASK
    0U,	// PseudoVROL_VX_M2
    0U,	// PseudoVROL_VX_M2_MASK
    0U,	// PseudoVROL_VX_M4
    0U,	// PseudoVROL_VX_M4_MASK
    0U,	// PseudoVROL_VX_M8
    0U,	// PseudoVROL_VX_M8_MASK
    0U,	// PseudoVROL_VX_MF2
    0U,	// PseudoVROL_VX_MF2_MASK
    0U,	// PseudoVROL_VX_MF4
    0U,	// PseudoVROL_VX_MF4_MASK
    0U,	// PseudoVROL_VX_MF8
    0U,	// PseudoVROL_VX_MF8_MASK
    0U,	// PseudoVROR_VI_M1
    0U,	// PseudoVROR_VI_M1_MASK
    0U,	// PseudoVROR_VI_M2
    0U,	// PseudoVROR_VI_M2_MASK
    0U,	// PseudoVROR_VI_M4
    0U,	// PseudoVROR_VI_M4_MASK
    0U,	// PseudoVROR_VI_M8
    0U,	// PseudoVROR_VI_M8_MASK
    0U,	// PseudoVROR_VI_MF2
    0U,	// PseudoVROR_VI_MF2_MASK
    0U,	// PseudoVROR_VI_MF4
    0U,	// PseudoVROR_VI_MF4_MASK
    0U,	// PseudoVROR_VI_MF8
    0U,	// PseudoVROR_VI_MF8_MASK
    0U,	// PseudoVROR_VV_M1
    0U,	// PseudoVROR_VV_M1_MASK
    0U,	// PseudoVROR_VV_M2
    0U,	// PseudoVROR_VV_M2_MASK
    0U,	// PseudoVROR_VV_M4
    0U,	// PseudoVROR_VV_M4_MASK
    0U,	// PseudoVROR_VV_M8
    0U,	// PseudoVROR_VV_M8_MASK
    0U,	// PseudoVROR_VV_MF2
    0U,	// PseudoVROR_VV_MF2_MASK
    0U,	// PseudoVROR_VV_MF4
    0U,	// PseudoVROR_VV_MF4_MASK
    0U,	// PseudoVROR_VV_MF8
    0U,	// PseudoVROR_VV_MF8_MASK
    0U,	// PseudoVROR_VX_M1
    0U,	// PseudoVROR_VX_M1_MASK
    0U,	// PseudoVROR_VX_M2
    0U,	// PseudoVROR_VX_M2_MASK
    0U,	// PseudoVROR_VX_M4
    0U,	// PseudoVROR_VX_M4_MASK
    0U,	// PseudoVROR_VX_M8
    0U,	// PseudoVROR_VX_M8_MASK
    0U,	// PseudoVROR_VX_MF2
    0U,	// PseudoVROR_VX_MF2_MASK
    0U,	// PseudoVROR_VX_MF4
    0U,	// PseudoVROR_VX_MF4_MASK
    0U,	// PseudoVROR_VX_MF8
    0U,	// PseudoVROR_VX_MF8_MASK
    0U,	// PseudoVRSUB_VI_M1
    0U,	// PseudoVRSUB_VI_M1_MASK
    0U,	// PseudoVRSUB_VI_M2
    0U,	// PseudoVRSUB_VI_M2_MASK
    0U,	// PseudoVRSUB_VI_M4
    0U,	// PseudoVRSUB_VI_M4_MASK
    0U,	// PseudoVRSUB_VI_M8
    0U,	// PseudoVRSUB_VI_M8_MASK
    0U,	// PseudoVRSUB_VI_MF2
    0U,	// PseudoVRSUB_VI_MF2_MASK
    0U,	// PseudoVRSUB_VI_MF4
    0U,	// PseudoVRSUB_VI_MF4_MASK
    0U,	// PseudoVRSUB_VI_MF8
    0U,	// PseudoVRSUB_VI_MF8_MASK
    0U,	// PseudoVRSUB_VX_M1
    0U,	// PseudoVRSUB_VX_M1_MASK
    0U,	// PseudoVRSUB_VX_M2
    0U,	// PseudoVRSUB_VX_M2_MASK
    0U,	// PseudoVRSUB_VX_M4
    0U,	// PseudoVRSUB_VX_M4_MASK
    0U,	// PseudoVRSUB_VX_M8
    0U,	// PseudoVRSUB_VX_M8_MASK
    0U,	// PseudoVRSUB_VX_MF2
    0U,	// PseudoVRSUB_VX_MF2_MASK
    0U,	// PseudoVRSUB_VX_MF4
    0U,	// PseudoVRSUB_VX_MF4_MASK
    0U,	// PseudoVRSUB_VX_MF8
    0U,	// PseudoVRSUB_VX_MF8_MASK
    0U,	// PseudoVSADDU_VI_M1
    0U,	// PseudoVSADDU_VI_M1_MASK
    0U,	// PseudoVSADDU_VI_M2
    0U,	// PseudoVSADDU_VI_M2_MASK
    0U,	// PseudoVSADDU_VI_M4
    0U,	// PseudoVSADDU_VI_M4_MASK
    0U,	// PseudoVSADDU_VI_M8
    0U,	// PseudoVSADDU_VI_M8_MASK
    0U,	// PseudoVSADDU_VI_MF2
    0U,	// PseudoVSADDU_VI_MF2_MASK
    0U,	// PseudoVSADDU_VI_MF4
    0U,	// PseudoVSADDU_VI_MF4_MASK
    0U,	// PseudoVSADDU_VI_MF8
    0U,	// PseudoVSADDU_VI_MF8_MASK
    0U,	// PseudoVSADDU_VV_M1
    0U,	// PseudoVSADDU_VV_M1_MASK
    0U,	// PseudoVSADDU_VV_M2
    0U,	// PseudoVSADDU_VV_M2_MASK
    0U,	// PseudoVSADDU_VV_M4
    0U,	// PseudoVSADDU_VV_M4_MASK
    0U,	// PseudoVSADDU_VV_M8
    0U,	// PseudoVSADDU_VV_M8_MASK
    0U,	// PseudoVSADDU_VV_MF2
    0U,	// PseudoVSADDU_VV_MF2_MASK
    0U,	// PseudoVSADDU_VV_MF4
    0U,	// PseudoVSADDU_VV_MF4_MASK
    0U,	// PseudoVSADDU_VV_MF8
    0U,	// PseudoVSADDU_VV_MF8_MASK
    0U,	// PseudoVSADDU_VX_M1
    0U,	// PseudoVSADDU_VX_M1_MASK
    0U,	// PseudoVSADDU_VX_M2
    0U,	// PseudoVSADDU_VX_M2_MASK
    0U,	// PseudoVSADDU_VX_M4
    0U,	// PseudoVSADDU_VX_M4_MASK
    0U,	// PseudoVSADDU_VX_M8
    0U,	// PseudoVSADDU_VX_M8_MASK
    0U,	// PseudoVSADDU_VX_MF2
    0U,	// PseudoVSADDU_VX_MF2_MASK
    0U,	// PseudoVSADDU_VX_MF4
    0U,	// PseudoVSADDU_VX_MF4_MASK
    0U,	// PseudoVSADDU_VX_MF8
    0U,	// PseudoVSADDU_VX_MF8_MASK
    0U,	// PseudoVSADD_VI_M1
    0U,	// PseudoVSADD_VI_M1_MASK
    0U,	// PseudoVSADD_VI_M2
    0U,	// PseudoVSADD_VI_M2_MASK
    0U,	// PseudoVSADD_VI_M4
    0U,	// PseudoVSADD_VI_M4_MASK
    0U,	// PseudoVSADD_VI_M8
    0U,	// PseudoVSADD_VI_M8_MASK
    0U,	// PseudoVSADD_VI_MF2
    0U,	// PseudoVSADD_VI_MF2_MASK
    0U,	// PseudoVSADD_VI_MF4
    0U,	// PseudoVSADD_VI_MF4_MASK
    0U,	// PseudoVSADD_VI_MF8
    0U,	// PseudoVSADD_VI_MF8_MASK
    0U,	// PseudoVSADD_VV_M1
    0U,	// PseudoVSADD_VV_M1_MASK
    0U,	// PseudoVSADD_VV_M2
    0U,	// PseudoVSADD_VV_M2_MASK
    0U,	// PseudoVSADD_VV_M4
    0U,	// PseudoVSADD_VV_M4_MASK
    0U,	// PseudoVSADD_VV_M8
    0U,	// PseudoVSADD_VV_M8_MASK
    0U,	// PseudoVSADD_VV_MF2
    0U,	// PseudoVSADD_VV_MF2_MASK
    0U,	// PseudoVSADD_VV_MF4
    0U,	// PseudoVSADD_VV_MF4_MASK
    0U,	// PseudoVSADD_VV_MF8
    0U,	// PseudoVSADD_VV_MF8_MASK
    0U,	// PseudoVSADD_VX_M1
    0U,	// PseudoVSADD_VX_M1_MASK
    0U,	// PseudoVSADD_VX_M2
    0U,	// PseudoVSADD_VX_M2_MASK
    0U,	// PseudoVSADD_VX_M4
    0U,	// PseudoVSADD_VX_M4_MASK
    0U,	// PseudoVSADD_VX_M8
    0U,	// PseudoVSADD_VX_M8_MASK
    0U,	// PseudoVSADD_VX_MF2
    0U,	// PseudoVSADD_VX_MF2_MASK
    0U,	// PseudoVSADD_VX_MF4
    0U,	// PseudoVSADD_VX_MF4_MASK
    0U,	// PseudoVSADD_VX_MF8
    0U,	// PseudoVSADD_VX_MF8_MASK
    0U,	// PseudoVSBC_VVM_M1
    0U,	// PseudoVSBC_VVM_M2
    0U,	// PseudoVSBC_VVM_M4
    0U,	// PseudoVSBC_VVM_M8
    0U,	// PseudoVSBC_VVM_MF2
    0U,	// PseudoVSBC_VVM_MF4
    0U,	// PseudoVSBC_VVM_MF8
    0U,	// PseudoVSBC_VXM_M1
    0U,	// PseudoVSBC_VXM_M2
    0U,	// PseudoVSBC_VXM_M4
    0U,	// PseudoVSBC_VXM_M8
    0U,	// PseudoVSBC_VXM_MF2
    0U,	// PseudoVSBC_VXM_MF4
    0U,	// PseudoVSBC_VXM_MF8
    0U,	// PseudoVSE16_V_M1
    0U,	// PseudoVSE16_V_M1_MASK
    0U,	// PseudoVSE16_V_M2
    0U,	// PseudoVSE16_V_M2_MASK
    0U,	// PseudoVSE16_V_M4
    0U,	// PseudoVSE16_V_M4_MASK
    0U,	// PseudoVSE16_V_M8
    0U,	// PseudoVSE16_V_M8_MASK
    0U,	// PseudoVSE16_V_MF2
    0U,	// PseudoVSE16_V_MF2_MASK
    0U,	// PseudoVSE16_V_MF4
    0U,	// PseudoVSE16_V_MF4_MASK
    0U,	// PseudoVSE32_V_M1
    0U,	// PseudoVSE32_V_M1_MASK
    0U,	// PseudoVSE32_V_M2
    0U,	// PseudoVSE32_V_M2_MASK
    0U,	// PseudoVSE32_V_M4
    0U,	// PseudoVSE32_V_M4_MASK
    0U,	// PseudoVSE32_V_M8
    0U,	// PseudoVSE32_V_M8_MASK
    0U,	// PseudoVSE32_V_MF2
    0U,	// PseudoVSE32_V_MF2_MASK
    0U,	// PseudoVSE64_V_M1
    0U,	// PseudoVSE64_V_M1_MASK
    0U,	// PseudoVSE64_V_M2
    0U,	// PseudoVSE64_V_M2_MASK
    0U,	// PseudoVSE64_V_M4
    0U,	// PseudoVSE64_V_M4_MASK
    0U,	// PseudoVSE64_V_M8
    0U,	// PseudoVSE64_V_M8_MASK
    0U,	// PseudoVSE8_V_M1
    0U,	// PseudoVSE8_V_M1_MASK
    0U,	// PseudoVSE8_V_M2
    0U,	// PseudoVSE8_V_M2_MASK
    0U,	// PseudoVSE8_V_M4
    0U,	// PseudoVSE8_V_M4_MASK
    0U,	// PseudoVSE8_V_M8
    0U,	// PseudoVSE8_V_M8_MASK
    0U,	// PseudoVSE8_V_MF2
    0U,	// PseudoVSE8_V_MF2_MASK
    0U,	// PseudoVSE8_V_MF4
    0U,	// PseudoVSE8_V_MF4_MASK
    0U,	// PseudoVSE8_V_MF8
    0U,	// PseudoVSE8_V_MF8_MASK
    0U,	// PseudoVSETIVLI
    0U,	// PseudoVSETVLI
    0U,	// PseudoVSETVLIX0
    0U,	// PseudoVSETVLIX0X0
    0U,	// PseudoVSEXT_VF2_M1
    0U,	// PseudoVSEXT_VF2_M1_MASK
    0U,	// PseudoVSEXT_VF2_M2
    0U,	// PseudoVSEXT_VF2_M2_MASK
    0U,	// PseudoVSEXT_VF2_M4
    0U,	// PseudoVSEXT_VF2_M4_MASK
    0U,	// PseudoVSEXT_VF2_M8
    0U,	// PseudoVSEXT_VF2_M8_MASK
    0U,	// PseudoVSEXT_VF2_MF2
    0U,	// PseudoVSEXT_VF2_MF2_MASK
    0U,	// PseudoVSEXT_VF2_MF4
    0U,	// PseudoVSEXT_VF2_MF4_MASK
    0U,	// PseudoVSEXT_VF4_M1
    0U,	// PseudoVSEXT_VF4_M1_MASK
    0U,	// PseudoVSEXT_VF4_M2
    0U,	// PseudoVSEXT_VF4_M2_MASK
    0U,	// PseudoVSEXT_VF4_M4
    0U,	// PseudoVSEXT_VF4_M4_MASK
    0U,	// PseudoVSEXT_VF4_M8
    0U,	// PseudoVSEXT_VF4_M8_MASK
    0U,	// PseudoVSEXT_VF4_MF2
    0U,	// PseudoVSEXT_VF4_MF2_MASK
    0U,	// PseudoVSEXT_VF8_M1
    0U,	// PseudoVSEXT_VF8_M1_MASK
    0U,	// PseudoVSEXT_VF8_M2
    0U,	// PseudoVSEXT_VF8_M2_MASK
    0U,	// PseudoVSEXT_VF8_M4
    0U,	// PseudoVSEXT_VF8_M4_MASK
    0U,	// PseudoVSEXT_VF8_M8
    0U,	// PseudoVSEXT_VF8_M8_MASK
    0U,	// PseudoVSHA2CH_VV_M1
    0U,	// PseudoVSHA2CH_VV_M2
    0U,	// PseudoVSHA2CH_VV_M4
    0U,	// PseudoVSHA2CH_VV_M8
    0U,	// PseudoVSHA2CH_VV_MF2
    0U,	// PseudoVSHA2CL_VV_M1
    0U,	// PseudoVSHA2CL_VV_M2
    0U,	// PseudoVSHA2CL_VV_M4
    0U,	// PseudoVSHA2CL_VV_M8
    0U,	// PseudoVSHA2CL_VV_MF2
    0U,	// PseudoVSHA2MS_VV_M1_E32
    0U,	// PseudoVSHA2MS_VV_M1_E64
    0U,	// PseudoVSHA2MS_VV_M2_E32
    0U,	// PseudoVSHA2MS_VV_M2_E64
    0U,	// PseudoVSHA2MS_VV_M4_E32
    0U,	// PseudoVSHA2MS_VV_M4_E64
    0U,	// PseudoVSHA2MS_VV_M8_E32
    0U,	// PseudoVSHA2MS_VV_M8_E64
    0U,	// PseudoVSHA2MS_VV_MF2_E32
    0U,	// PseudoVSLIDE1DOWN_VX_M1
    0U,	// PseudoVSLIDE1DOWN_VX_M1_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M2
    0U,	// PseudoVSLIDE1DOWN_VX_M2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M4
    0U,	// PseudoVSLIDE1DOWN_VX_M4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_M8
    0U,	// PseudoVSLIDE1DOWN_VX_M8_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF2
    0U,	// PseudoVSLIDE1DOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF4
    0U,	// PseudoVSLIDE1DOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDE1DOWN_VX_MF8
    0U,	// PseudoVSLIDE1DOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDE1UP_VX_M1
    0U,	// PseudoVSLIDE1UP_VX_M1_MASK
    0U,	// PseudoVSLIDE1UP_VX_M2
    0U,	// PseudoVSLIDE1UP_VX_M2_MASK
    0U,	// PseudoVSLIDE1UP_VX_M4
    0U,	// PseudoVSLIDE1UP_VX_M4_MASK
    0U,	// PseudoVSLIDE1UP_VX_M8
    0U,	// PseudoVSLIDE1UP_VX_M8_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF2
    0U,	// PseudoVSLIDE1UP_VX_MF2_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF4
    0U,	// PseudoVSLIDE1UP_VX_MF4_MASK
    0U,	// PseudoVSLIDE1UP_VX_MF8
    0U,	// PseudoVSLIDE1UP_VX_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M1
    0U,	// PseudoVSLIDEDOWN_VI_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M2
    0U,	// PseudoVSLIDEDOWN_VI_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M4
    0U,	// PseudoVSLIDEDOWN_VI_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_M8
    0U,	// PseudoVSLIDEDOWN_VI_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF2
    0U,	// PseudoVSLIDEDOWN_VI_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF4
    0U,	// PseudoVSLIDEDOWN_VI_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VI_MF8
    0U,	// PseudoVSLIDEDOWN_VI_MF8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M1
    0U,	// PseudoVSLIDEDOWN_VX_M1_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M2
    0U,	// PseudoVSLIDEDOWN_VX_M2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M4
    0U,	// PseudoVSLIDEDOWN_VX_M4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_M8
    0U,	// PseudoVSLIDEDOWN_VX_M8_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF2
    0U,	// PseudoVSLIDEDOWN_VX_MF2_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF4
    0U,	// PseudoVSLIDEDOWN_VX_MF4_MASK
    0U,	// PseudoVSLIDEDOWN_VX_MF8
    0U,	// PseudoVSLIDEDOWN_VX_MF8_MASK
    0U,	// PseudoVSLIDEUP_VI_M1
    0U,	// PseudoVSLIDEUP_VI_M1_MASK
    0U,	// PseudoVSLIDEUP_VI_M2
    0U,	// PseudoVSLIDEUP_VI_M2_MASK
    0U,	// PseudoVSLIDEUP_VI_M4
    0U,	// PseudoVSLIDEUP_VI_M4_MASK
    0U,	// PseudoVSLIDEUP_VI_M8
    0U,	// PseudoVSLIDEUP_VI_M8_MASK
    0U,	// PseudoVSLIDEUP_VI_MF2
    0U,	// PseudoVSLIDEUP_VI_MF2_MASK
    0U,	// PseudoVSLIDEUP_VI_MF4
    0U,	// PseudoVSLIDEUP_VI_MF4_MASK
    0U,	// PseudoVSLIDEUP_VI_MF8
    0U,	// PseudoVSLIDEUP_VI_MF8_MASK
    0U,	// PseudoVSLIDEUP_VX_M1
    0U,	// PseudoVSLIDEUP_VX_M1_MASK
    0U,	// PseudoVSLIDEUP_VX_M2
    0U,	// PseudoVSLIDEUP_VX_M2_MASK
    0U,	// PseudoVSLIDEUP_VX_M4
    0U,	// PseudoVSLIDEUP_VX_M4_MASK
    0U,	// PseudoVSLIDEUP_VX_M8
    0U,	// PseudoVSLIDEUP_VX_M8_MASK
    0U,	// PseudoVSLIDEUP_VX_MF2
    0U,	// PseudoVSLIDEUP_VX_MF2_MASK
    0U,	// PseudoVSLIDEUP_VX_MF4
    0U,	// PseudoVSLIDEUP_VX_MF4_MASK
    0U,	// PseudoVSLIDEUP_VX_MF8
    0U,	// PseudoVSLIDEUP_VX_MF8_MASK
    0U,	// PseudoVSLL_VI_M1
    0U,	// PseudoVSLL_VI_M1_MASK
    0U,	// PseudoVSLL_VI_M2
    0U,	// PseudoVSLL_VI_M2_MASK
    0U,	// PseudoVSLL_VI_M4
    0U,	// PseudoVSLL_VI_M4_MASK
    0U,	// PseudoVSLL_VI_M8
    0U,	// PseudoVSLL_VI_M8_MASK
    0U,	// PseudoVSLL_VI_MF2
    0U,	// PseudoVSLL_VI_MF2_MASK
    0U,	// PseudoVSLL_VI_MF4
    0U,	// PseudoVSLL_VI_MF4_MASK
    0U,	// PseudoVSLL_VI_MF8
    0U,	// PseudoVSLL_VI_MF8_MASK
    0U,	// PseudoVSLL_VV_M1
    0U,	// PseudoVSLL_VV_M1_MASK
    0U,	// PseudoVSLL_VV_M2
    0U,	// PseudoVSLL_VV_M2_MASK
    0U,	// PseudoVSLL_VV_M4
    0U,	// PseudoVSLL_VV_M4_MASK
    0U,	// PseudoVSLL_VV_M8
    0U,	// PseudoVSLL_VV_M8_MASK
    0U,	// PseudoVSLL_VV_MF2
    0U,	// PseudoVSLL_VV_MF2_MASK
    0U,	// PseudoVSLL_VV_MF4
    0U,	// PseudoVSLL_VV_MF4_MASK
    0U,	// PseudoVSLL_VV_MF8
    0U,	// PseudoVSLL_VV_MF8_MASK
    0U,	// PseudoVSLL_VX_M1
    0U,	// PseudoVSLL_VX_M1_MASK
    0U,	// PseudoVSLL_VX_M2
    0U,	// PseudoVSLL_VX_M2_MASK
    0U,	// PseudoVSLL_VX_M4
    0U,	// PseudoVSLL_VX_M4_MASK
    0U,	// PseudoVSLL_VX_M8
    0U,	// PseudoVSLL_VX_M8_MASK
    0U,	// PseudoVSLL_VX_MF2
    0U,	// PseudoVSLL_VX_MF2_MASK
    0U,	// PseudoVSLL_VX_MF4
    0U,	// PseudoVSLL_VX_MF4_MASK
    0U,	// PseudoVSLL_VX_MF8
    0U,	// PseudoVSLL_VX_MF8_MASK
    0U,	// PseudoVSM3C_VI_M1
    0U,	// PseudoVSM3C_VI_M2
    0U,	// PseudoVSM3C_VI_M4
    0U,	// PseudoVSM3C_VI_M8
    0U,	// PseudoVSM3C_VI_MF2
    0U,	// PseudoVSM3ME_VV_M1
    0U,	// PseudoVSM3ME_VV_M2
    0U,	// PseudoVSM3ME_VV_M4
    0U,	// PseudoVSM3ME_VV_M8
    0U,	// PseudoVSM3ME_VV_MF2
    0U,	// PseudoVSM4K_VI_M1
    0U,	// PseudoVSM4K_VI_M2
    0U,	// PseudoVSM4K_VI_M4
    0U,	// PseudoVSM4K_VI_M8
    0U,	// PseudoVSM4K_VI_MF2
    0U,	// PseudoVSM4R_VS_M1_M1
    0U,	// PseudoVSM4R_VS_M1_MF2
    0U,	// PseudoVSM4R_VS_M1_MF4
    0U,	// PseudoVSM4R_VS_M1_MF8
    0U,	// PseudoVSM4R_VS_M2_M1
    0U,	// PseudoVSM4R_VS_M2_M2
    0U,	// PseudoVSM4R_VS_M2_MF2
    0U,	// PseudoVSM4R_VS_M2_MF4
    0U,	// PseudoVSM4R_VS_M2_MF8
    0U,	// PseudoVSM4R_VS_M4_M1
    0U,	// PseudoVSM4R_VS_M4_M2
    0U,	// PseudoVSM4R_VS_M4_M4
    0U,	// PseudoVSM4R_VS_M4_MF2
    0U,	// PseudoVSM4R_VS_M4_MF4
    0U,	// PseudoVSM4R_VS_M4_MF8
    0U,	// PseudoVSM4R_VS_M8_M1
    0U,	// PseudoVSM4R_VS_M8_M2
    0U,	// PseudoVSM4R_VS_M8_M4
    0U,	// PseudoVSM4R_VS_M8_MF2
    0U,	// PseudoVSM4R_VS_M8_MF4
    0U,	// PseudoVSM4R_VS_M8_MF8
    0U,	// PseudoVSM4R_VS_MF2_MF2
    0U,	// PseudoVSM4R_VS_MF2_MF4
    0U,	// PseudoVSM4R_VS_MF2_MF8
    0U,	// PseudoVSM4R_VV_M1
    0U,	// PseudoVSM4R_VV_M2
    0U,	// PseudoVSM4R_VV_M4
    0U,	// PseudoVSM4R_VV_M8
    0U,	// PseudoVSM4R_VV_MF2
    0U,	// PseudoVSMUL_VV_M1
    0U,	// PseudoVSMUL_VV_M1_MASK
    0U,	// PseudoVSMUL_VV_M2
    0U,	// PseudoVSMUL_VV_M2_MASK
    0U,	// PseudoVSMUL_VV_M4
    0U,	// PseudoVSMUL_VV_M4_MASK
    0U,	// PseudoVSMUL_VV_M8
    0U,	// PseudoVSMUL_VV_M8_MASK
    0U,	// PseudoVSMUL_VV_MF2
    0U,	// PseudoVSMUL_VV_MF2_MASK
    0U,	// PseudoVSMUL_VV_MF4
    0U,	// PseudoVSMUL_VV_MF4_MASK
    0U,	// PseudoVSMUL_VV_MF8
    0U,	// PseudoVSMUL_VV_MF8_MASK
    0U,	// PseudoVSMUL_VX_M1
    0U,	// PseudoVSMUL_VX_M1_MASK
    0U,	// PseudoVSMUL_VX_M2
    0U,	// PseudoVSMUL_VX_M2_MASK
    0U,	// PseudoVSMUL_VX_M4
    0U,	// PseudoVSMUL_VX_M4_MASK
    0U,	// PseudoVSMUL_VX_M8
    0U,	// PseudoVSMUL_VX_M8_MASK
    0U,	// PseudoVSMUL_VX_MF2
    0U,	// PseudoVSMUL_VX_MF2_MASK
    0U,	// PseudoVSMUL_VX_MF4
    0U,	// PseudoVSMUL_VX_MF4_MASK
    0U,	// PseudoVSMUL_VX_MF8
    0U,	// PseudoVSMUL_VX_MF8_MASK
    0U,	// PseudoVSM_V_B1
    0U,	// PseudoVSM_V_B16
    0U,	// PseudoVSM_V_B2
    0U,	// PseudoVSM_V_B32
    0U,	// PseudoVSM_V_B4
    0U,	// PseudoVSM_V_B64
    0U,	// PseudoVSM_V_B8
    0U,	// PseudoVSOXEI16_V_M1_M1
    0U,	// PseudoVSOXEI16_V_M1_M1_MASK
    0U,	// PseudoVSOXEI16_V_M1_M2
    0U,	// PseudoVSOXEI16_V_M1_M2_MASK
    0U,	// PseudoVSOXEI16_V_M1_M4
    0U,	// PseudoVSOXEI16_V_M1_M4_MASK
    0U,	// PseudoVSOXEI16_V_M1_MF2
    0U,	// PseudoVSOXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M1
    0U,	// PseudoVSOXEI16_V_M2_M1_MASK
    0U,	// PseudoVSOXEI16_V_M2_M2
    0U,	// PseudoVSOXEI16_V_M2_M2_MASK
    0U,	// PseudoVSOXEI16_V_M2_M4
    0U,	// PseudoVSOXEI16_V_M2_M4_MASK
    0U,	// PseudoVSOXEI16_V_M2_M8
    0U,	// PseudoVSOXEI16_V_M2_M8_MASK
    0U,	// PseudoVSOXEI16_V_M4_M2
    0U,	// PseudoVSOXEI16_V_M4_M2_MASK
    0U,	// PseudoVSOXEI16_V_M4_M4
    0U,	// PseudoVSOXEI16_V_M4_M4_MASK
    0U,	// PseudoVSOXEI16_V_M4_M8
    0U,	// PseudoVSOXEI16_V_M4_M8_MASK
    0U,	// PseudoVSOXEI16_V_M8_M4
    0U,	// PseudoVSOXEI16_V_M8_M4_MASK
    0U,	// PseudoVSOXEI16_V_M8_M8
    0U,	// PseudoVSOXEI16_V_M8_M8_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M1
    0U,	// PseudoVSOXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF2_M2
    0U,	// PseudoVSOXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF2
    0U,	// PseudoVSOXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF2_MF4
    0U,	// PseudoVSOXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_M1
    0U,	// PseudoVSOXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF2
    0U,	// PseudoVSOXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF4
    0U,	// PseudoVSOXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI16_V_MF4_MF8
    0U,	// PseudoVSOXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXEI32_V_M1_M1
    0U,	// PseudoVSOXEI32_V_M1_M1_MASK
    0U,	// PseudoVSOXEI32_V_M1_M2
    0U,	// PseudoVSOXEI32_V_M1_M2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF2
    0U,	// PseudoVSOXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M1_MF4
    0U,	// PseudoVSOXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI32_V_M2_M1
    0U,	// PseudoVSOXEI32_V_M2_M1_MASK
    0U,	// PseudoVSOXEI32_V_M2_M2
    0U,	// PseudoVSOXEI32_V_M2_M2_MASK
    0U,	// PseudoVSOXEI32_V_M2_M4
    0U,	// PseudoVSOXEI32_V_M2_M4_MASK
    0U,	// PseudoVSOXEI32_V_M2_MF2
    0U,	// PseudoVSOXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M1
    0U,	// PseudoVSOXEI32_V_M4_M1_MASK
    0U,	// PseudoVSOXEI32_V_M4_M2
    0U,	// PseudoVSOXEI32_V_M4_M2_MASK
    0U,	// PseudoVSOXEI32_V_M4_M4
    0U,	// PseudoVSOXEI32_V_M4_M4_MASK
    0U,	// PseudoVSOXEI32_V_M4_M8
    0U,	// PseudoVSOXEI32_V_M4_M8_MASK
    0U,	// PseudoVSOXEI32_V_M8_M2
    0U,	// PseudoVSOXEI32_V_M8_M2_MASK
    0U,	// PseudoVSOXEI32_V_M8_M4
    0U,	// PseudoVSOXEI32_V_M8_M4_MASK
    0U,	// PseudoVSOXEI32_V_M8_M8
    0U,	// PseudoVSOXEI32_V_M8_M8_MASK
    0U,	// PseudoVSOXEI32_V_MF2_M1
    0U,	// PseudoVSOXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF2
    0U,	// PseudoVSOXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF4
    0U,	// PseudoVSOXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXEI32_V_MF2_MF8
    0U,	// PseudoVSOXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M1_M1
    0U,	// PseudoVSOXEI64_V_M1_M1_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF2
    0U,	// PseudoVSOXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF4
    0U,	// PseudoVSOXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M1_MF8
    0U,	// PseudoVSOXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXEI64_V_M2_M1
    0U,	// PseudoVSOXEI64_V_M2_M1_MASK
    0U,	// PseudoVSOXEI64_V_M2_M2
    0U,	// PseudoVSOXEI64_V_M2_M2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF2
    0U,	// PseudoVSOXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M2_MF4
    0U,	// PseudoVSOXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXEI64_V_M4_M1
    0U,	// PseudoVSOXEI64_V_M4_M1_MASK
    0U,	// PseudoVSOXEI64_V_M4_M2
    0U,	// PseudoVSOXEI64_V_M4_M2_MASK
    0U,	// PseudoVSOXEI64_V_M4_M4
    0U,	// PseudoVSOXEI64_V_M4_M4_MASK
    0U,	// PseudoVSOXEI64_V_M4_MF2
    0U,	// PseudoVSOXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M1
    0U,	// PseudoVSOXEI64_V_M8_M1_MASK
    0U,	// PseudoVSOXEI64_V_M8_M2
    0U,	// PseudoVSOXEI64_V_M8_M2_MASK
    0U,	// PseudoVSOXEI64_V_M8_M4
    0U,	// PseudoVSOXEI64_V_M8_M4_MASK
    0U,	// PseudoVSOXEI64_V_M8_M8
    0U,	// PseudoVSOXEI64_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_M1_M1
    0U,	// PseudoVSOXEI8_V_M1_M1_MASK
    0U,	// PseudoVSOXEI8_V_M1_M2
    0U,	// PseudoVSOXEI8_V_M1_M2_MASK
    0U,	// PseudoVSOXEI8_V_M1_M4
    0U,	// PseudoVSOXEI8_V_M1_M4_MASK
    0U,	// PseudoVSOXEI8_V_M1_M8
    0U,	// PseudoVSOXEI8_V_M1_M8_MASK
    0U,	// PseudoVSOXEI8_V_M2_M2
    0U,	// PseudoVSOXEI8_V_M2_M2_MASK
    0U,	// PseudoVSOXEI8_V_M2_M4
    0U,	// PseudoVSOXEI8_V_M2_M4_MASK
    0U,	// PseudoVSOXEI8_V_M2_M8
    0U,	// PseudoVSOXEI8_V_M2_M8_MASK
    0U,	// PseudoVSOXEI8_V_M4_M4
    0U,	// PseudoVSOXEI8_V_M4_M4_MASK
    0U,	// PseudoVSOXEI8_V_M4_M8
    0U,	// PseudoVSOXEI8_V_M4_M8_MASK
    0U,	// PseudoVSOXEI8_V_M8_M8
    0U,	// PseudoVSOXEI8_V_M8_M8_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M1
    0U,	// PseudoVSOXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M2
    0U,	// PseudoVSOXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF2_M4
    0U,	// PseudoVSOXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXEI8_V_MF2_MF2
    0U,	// PseudoVSOXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M1
    0U,	// PseudoVSOXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF4_M2
    0U,	// PseudoVSOXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF2
    0U,	// PseudoVSOXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF4_MF4
    0U,	// PseudoVSOXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_M1
    0U,	// PseudoVSOXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF2
    0U,	// PseudoVSOXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF4
    0U,	// PseudoVSOXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXEI8_V_MF8_MF8
    0U,	// PseudoVSOXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1
    0U,	// PseudoVSOXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2
    0U,	// PseudoVSOXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4
    0U,	// PseudoVSOXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1
    0U,	// PseudoVSOXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2
    0U,	// PseudoVSOXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4
    0U,	// PseudoVSOXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2
    0U,	// PseudoVSOXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4
    0U,	// PseudoVSOXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4
    0U,	// PseudoVSOXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1
    0U,	// PseudoVSOXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2
    0U,	// PseudoVSOXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1
    0U,	// PseudoVSOXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2
    0U,	// PseudoVSOXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4
    0U,	// PseudoVSOXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1
    0U,	// PseudoVSOXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2
    0U,	// PseudoVSOXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4
    0U,	// PseudoVSOXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2
    0U,	// PseudoVSOXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4
    0U,	// PseudoVSOXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1
    0U,	// PseudoVSOXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1
    0U,	// PseudoVSOXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2
    0U,	// PseudoVSOXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1
    0U,	// PseudoVSOXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2
    0U,	// PseudoVSOXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4
    0U,	// PseudoVSOXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1
    0U,	// PseudoVSOXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2
    0U,	// PseudoVSOXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4
    0U,	// PseudoVSOXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1
    0U,	// PseudoVSOXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2
    0U,	// PseudoVSOXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4
    0U,	// PseudoVSOXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2
    0U,	// PseudoVSOXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4
    0U,	// PseudoVSOXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4
    0U,	// PseudoVSOXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSOXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1
    0U,	// PseudoVSOXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2
    0U,	// PseudoVSOXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1
    0U,	// PseudoVSOXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2
    0U,	// PseudoVSOXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2
    0U,	// PseudoVSOXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1
    0U,	// PseudoVSOXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2
    0U,	// PseudoVSOXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1
    0U,	// PseudoVSOXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2
    0U,	// PseudoVSOXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1
    0U,	// PseudoVSOXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2
    0U,	// PseudoVSOXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2
    0U,	// PseudoVSOXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1
    0U,	// PseudoVSOXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1
    0U,	// PseudoVSOXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2
    0U,	// PseudoVSOXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1
    0U,	// PseudoVSOXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2
    0U,	// PseudoVSOXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1
    0U,	// PseudoVSOXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2
    0U,	// PseudoVSOXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1
    0U,	// PseudoVSOXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2
    0U,	// PseudoVSOXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2
    0U,	// PseudoVSOXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1
    0U,	// PseudoVSOXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2
    0U,	// PseudoVSOXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1
    0U,	// PseudoVSOXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2
    0U,	// PseudoVSOXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2
    0U,	// PseudoVSOXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1
    0U,	// PseudoVSOXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2
    0U,	// PseudoVSOXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1
    0U,	// PseudoVSOXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2
    0U,	// PseudoVSOXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1
    0U,	// PseudoVSOXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2
    0U,	// PseudoVSOXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2
    0U,	// PseudoVSOXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1
    0U,	// PseudoVSOXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1
    0U,	// PseudoVSOXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2
    0U,	// PseudoVSOXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1
    0U,	// PseudoVSOXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2
    0U,	// PseudoVSOXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1
    0U,	// PseudoVSOXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2
    0U,	// PseudoVSOXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1
    0U,	// PseudoVSOXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2
    0U,	// PseudoVSOXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2
    0U,	// PseudoVSOXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1
    0U,	// PseudoVSOXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1
    0U,	// PseudoVSOXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1
    0U,	// PseudoVSOXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1
    0U,	// PseudoVSOXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1
    0U,	// PseudoVSOXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1
    0U,	// PseudoVSOXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1
    0U,	// PseudoVSOXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1
    0U,	// PseudoVSOXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1
    0U,	// PseudoVSOXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1
    0U,	// PseudoVSOXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1
    0U,	// PseudoVSOXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1
    0U,	// PseudoVSOXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1
    0U,	// PseudoVSOXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1
    0U,	// PseudoVSOXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1
    0U,	// PseudoVSOXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1
    0U,	// PseudoVSOXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1
    0U,	// PseudoVSOXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1
    0U,	// PseudoVSOXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1
    0U,	// PseudoVSOXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1
    0U,	// PseudoVSOXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1
    0U,	// PseudoVSOXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1
    0U,	// PseudoVSOXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1
    0U,	// PseudoVSOXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1
    0U,	// PseudoVSOXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1
    0U,	// PseudoVSOXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1
    0U,	// PseudoVSOXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1
    0U,	// PseudoVSOXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1
    0U,	// PseudoVSOXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1
    0U,	// PseudoVSOXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1
    0U,	// PseudoVSOXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1
    0U,	// PseudoVSOXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1
    0U,	// PseudoVSOXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSOXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1
    0U,	// PseudoVSOXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1
    0U,	// PseudoVSOXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1
    0U,	// PseudoVSOXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSOXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1
    0U,	// PseudoVSOXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSOXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1
    0U,	// PseudoVSOXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSOXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1
    0U,	// PseudoVSOXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSOXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1
    0U,	// PseudoVSOXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1
    0U,	// PseudoVSOXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSOXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSOXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSPILL2_M1
    0U,	// PseudoVSPILL2_M2
    0U,	// PseudoVSPILL2_M4
    0U,	// PseudoVSPILL2_MF2
    0U,	// PseudoVSPILL2_MF4
    0U,	// PseudoVSPILL2_MF8
    0U,	// PseudoVSPILL3_M1
    0U,	// PseudoVSPILL3_M2
    0U,	// PseudoVSPILL3_MF2
    0U,	// PseudoVSPILL3_MF4
    0U,	// PseudoVSPILL3_MF8
    0U,	// PseudoVSPILL4_M1
    0U,	// PseudoVSPILL4_M2
    0U,	// PseudoVSPILL4_MF2
    0U,	// PseudoVSPILL4_MF4
    0U,	// PseudoVSPILL4_MF8
    0U,	// PseudoVSPILL5_M1
    0U,	// PseudoVSPILL5_MF2
    0U,	// PseudoVSPILL5_MF4
    0U,	// PseudoVSPILL5_MF8
    0U,	// PseudoVSPILL6_M1
    0U,	// PseudoVSPILL6_MF2
    0U,	// PseudoVSPILL6_MF4
    0U,	// PseudoVSPILL6_MF8
    0U,	// PseudoVSPILL7_M1
    0U,	// PseudoVSPILL7_MF2
    0U,	// PseudoVSPILL7_MF4
    0U,	// PseudoVSPILL7_MF8
    0U,	// PseudoVSPILL8_M1
    0U,	// PseudoVSPILL8_MF2
    0U,	// PseudoVSPILL8_MF4
    0U,	// PseudoVSPILL8_MF8
    0U,	// PseudoVSRA_VI_M1
    0U,	// PseudoVSRA_VI_M1_MASK
    0U,	// PseudoVSRA_VI_M2
    0U,	// PseudoVSRA_VI_M2_MASK
    0U,	// PseudoVSRA_VI_M4
    0U,	// PseudoVSRA_VI_M4_MASK
    0U,	// PseudoVSRA_VI_M8
    0U,	// PseudoVSRA_VI_M8_MASK
    0U,	// PseudoVSRA_VI_MF2
    0U,	// PseudoVSRA_VI_MF2_MASK
    0U,	// PseudoVSRA_VI_MF4
    0U,	// PseudoVSRA_VI_MF4_MASK
    0U,	// PseudoVSRA_VI_MF8
    0U,	// PseudoVSRA_VI_MF8_MASK
    0U,	// PseudoVSRA_VV_M1
    0U,	// PseudoVSRA_VV_M1_MASK
    0U,	// PseudoVSRA_VV_M2
    0U,	// PseudoVSRA_VV_M2_MASK
    0U,	// PseudoVSRA_VV_M4
    0U,	// PseudoVSRA_VV_M4_MASK
    0U,	// PseudoVSRA_VV_M8
    0U,	// PseudoVSRA_VV_M8_MASK
    0U,	// PseudoVSRA_VV_MF2
    0U,	// PseudoVSRA_VV_MF2_MASK
    0U,	// PseudoVSRA_VV_MF4
    0U,	// PseudoVSRA_VV_MF4_MASK
    0U,	// PseudoVSRA_VV_MF8
    0U,	// PseudoVSRA_VV_MF8_MASK
    0U,	// PseudoVSRA_VX_M1
    0U,	// PseudoVSRA_VX_M1_MASK
    0U,	// PseudoVSRA_VX_M2
    0U,	// PseudoVSRA_VX_M2_MASK
    0U,	// PseudoVSRA_VX_M4
    0U,	// PseudoVSRA_VX_M4_MASK
    0U,	// PseudoVSRA_VX_M8
    0U,	// PseudoVSRA_VX_M8_MASK
    0U,	// PseudoVSRA_VX_MF2
    0U,	// PseudoVSRA_VX_MF2_MASK
    0U,	// PseudoVSRA_VX_MF4
    0U,	// PseudoVSRA_VX_MF4_MASK
    0U,	// PseudoVSRA_VX_MF8
    0U,	// PseudoVSRA_VX_MF8_MASK
    0U,	// PseudoVSRL_VI_M1
    0U,	// PseudoVSRL_VI_M1_MASK
    0U,	// PseudoVSRL_VI_M2
    0U,	// PseudoVSRL_VI_M2_MASK
    0U,	// PseudoVSRL_VI_M4
    0U,	// PseudoVSRL_VI_M4_MASK
    0U,	// PseudoVSRL_VI_M8
    0U,	// PseudoVSRL_VI_M8_MASK
    0U,	// PseudoVSRL_VI_MF2
    0U,	// PseudoVSRL_VI_MF2_MASK
    0U,	// PseudoVSRL_VI_MF4
    0U,	// PseudoVSRL_VI_MF4_MASK
    0U,	// PseudoVSRL_VI_MF8
    0U,	// PseudoVSRL_VI_MF8_MASK
    0U,	// PseudoVSRL_VV_M1
    0U,	// PseudoVSRL_VV_M1_MASK
    0U,	// PseudoVSRL_VV_M2
    0U,	// PseudoVSRL_VV_M2_MASK
    0U,	// PseudoVSRL_VV_M4
    0U,	// PseudoVSRL_VV_M4_MASK
    0U,	// PseudoVSRL_VV_M8
    0U,	// PseudoVSRL_VV_M8_MASK
    0U,	// PseudoVSRL_VV_MF2
    0U,	// PseudoVSRL_VV_MF2_MASK
    0U,	// PseudoVSRL_VV_MF4
    0U,	// PseudoVSRL_VV_MF4_MASK
    0U,	// PseudoVSRL_VV_MF8
    0U,	// PseudoVSRL_VV_MF8_MASK
    0U,	// PseudoVSRL_VX_M1
    0U,	// PseudoVSRL_VX_M1_MASK
    0U,	// PseudoVSRL_VX_M2
    0U,	// PseudoVSRL_VX_M2_MASK
    0U,	// PseudoVSRL_VX_M4
    0U,	// PseudoVSRL_VX_M4_MASK
    0U,	// PseudoVSRL_VX_M8
    0U,	// PseudoVSRL_VX_M8_MASK
    0U,	// PseudoVSRL_VX_MF2
    0U,	// PseudoVSRL_VX_MF2_MASK
    0U,	// PseudoVSRL_VX_MF4
    0U,	// PseudoVSRL_VX_MF4_MASK
    0U,	// PseudoVSRL_VX_MF8
    0U,	// PseudoVSRL_VX_MF8_MASK
    0U,	// PseudoVSSE16_V_M1
    0U,	// PseudoVSSE16_V_M1_MASK
    0U,	// PseudoVSSE16_V_M2
    0U,	// PseudoVSSE16_V_M2_MASK
    0U,	// PseudoVSSE16_V_M4
    0U,	// PseudoVSSE16_V_M4_MASK
    0U,	// PseudoVSSE16_V_M8
    0U,	// PseudoVSSE16_V_M8_MASK
    0U,	// PseudoVSSE16_V_MF2
    0U,	// PseudoVSSE16_V_MF2_MASK
    0U,	// PseudoVSSE16_V_MF4
    0U,	// PseudoVSSE16_V_MF4_MASK
    0U,	// PseudoVSSE32_V_M1
    0U,	// PseudoVSSE32_V_M1_MASK
    0U,	// PseudoVSSE32_V_M2
    0U,	// PseudoVSSE32_V_M2_MASK
    0U,	// PseudoVSSE32_V_M4
    0U,	// PseudoVSSE32_V_M4_MASK
    0U,	// PseudoVSSE32_V_M8
    0U,	// PseudoVSSE32_V_M8_MASK
    0U,	// PseudoVSSE32_V_MF2
    0U,	// PseudoVSSE32_V_MF2_MASK
    0U,	// PseudoVSSE64_V_M1
    0U,	// PseudoVSSE64_V_M1_MASK
    0U,	// PseudoVSSE64_V_M2
    0U,	// PseudoVSSE64_V_M2_MASK
    0U,	// PseudoVSSE64_V_M4
    0U,	// PseudoVSSE64_V_M4_MASK
    0U,	// PseudoVSSE64_V_M8
    0U,	// PseudoVSSE64_V_M8_MASK
    0U,	// PseudoVSSE8_V_M1
    0U,	// PseudoVSSE8_V_M1_MASK
    0U,	// PseudoVSSE8_V_M2
    0U,	// PseudoVSSE8_V_M2_MASK
    0U,	// PseudoVSSE8_V_M4
    0U,	// PseudoVSSE8_V_M4_MASK
    0U,	// PseudoVSSE8_V_M8
    0U,	// PseudoVSSE8_V_M8_MASK
    0U,	// PseudoVSSE8_V_MF2
    0U,	// PseudoVSSE8_V_MF2_MASK
    0U,	// PseudoVSSE8_V_MF4
    0U,	// PseudoVSSE8_V_MF4_MASK
    0U,	// PseudoVSSE8_V_MF8
    0U,	// PseudoVSSE8_V_MF8_MASK
    0U,	// PseudoVSSEG2E16_V_M1
    0U,	// PseudoVSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSEG2E16_V_M2
    0U,	// PseudoVSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSEG2E16_V_M4
    0U,	// PseudoVSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSEG2E16_V_MF2
    0U,	// PseudoVSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSEG2E16_V_MF4
    0U,	// PseudoVSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSEG2E32_V_M1
    0U,	// PseudoVSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSEG2E32_V_M2
    0U,	// PseudoVSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSEG2E32_V_M4
    0U,	// PseudoVSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSEG2E32_V_MF2
    0U,	// PseudoVSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSEG2E64_V_M1
    0U,	// PseudoVSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSEG2E64_V_M2
    0U,	// PseudoVSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSEG2E64_V_M4
    0U,	// PseudoVSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_M1
    0U,	// PseudoVSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSEG2E8_V_M2
    0U,	// PseudoVSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSEG2E8_V_M4
    0U,	// PseudoVSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSEG2E8_V_MF2
    0U,	// PseudoVSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSEG2E8_V_MF4
    0U,	// PseudoVSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSEG2E8_V_MF8
    0U,	// PseudoVSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSEG3E16_V_M1
    0U,	// PseudoVSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSEG3E16_V_M2
    0U,	// PseudoVSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSEG3E16_V_MF2
    0U,	// PseudoVSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSEG3E16_V_MF4
    0U,	// PseudoVSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSEG3E32_V_M1
    0U,	// PseudoVSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSEG3E32_V_M2
    0U,	// PseudoVSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSEG3E32_V_MF2
    0U,	// PseudoVSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSEG3E64_V_M1
    0U,	// PseudoVSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSEG3E64_V_M2
    0U,	// PseudoVSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_M1
    0U,	// PseudoVSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSEG3E8_V_M2
    0U,	// PseudoVSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSEG3E8_V_MF2
    0U,	// PseudoVSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSEG3E8_V_MF4
    0U,	// PseudoVSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSEG3E8_V_MF8
    0U,	// PseudoVSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSEG4E16_V_M1
    0U,	// PseudoVSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSEG4E16_V_M2
    0U,	// PseudoVSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSEG4E16_V_MF2
    0U,	// PseudoVSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSEG4E16_V_MF4
    0U,	// PseudoVSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSEG4E32_V_M1
    0U,	// PseudoVSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSEG4E32_V_M2
    0U,	// PseudoVSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSEG4E32_V_MF2
    0U,	// PseudoVSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSEG4E64_V_M1
    0U,	// PseudoVSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSEG4E64_V_M2
    0U,	// PseudoVSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_M1
    0U,	// PseudoVSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSEG4E8_V_M2
    0U,	// PseudoVSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSEG4E8_V_MF2
    0U,	// PseudoVSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSEG4E8_V_MF4
    0U,	// PseudoVSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSEG4E8_V_MF8
    0U,	// PseudoVSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSEG5E16_V_M1
    0U,	// PseudoVSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSEG5E16_V_MF2
    0U,	// PseudoVSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSEG5E16_V_MF4
    0U,	// PseudoVSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSEG5E32_V_M1
    0U,	// PseudoVSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSEG5E32_V_MF2
    0U,	// PseudoVSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSEG5E64_V_M1
    0U,	// PseudoVSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_M1
    0U,	// PseudoVSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSEG5E8_V_MF2
    0U,	// PseudoVSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSEG5E8_V_MF4
    0U,	// PseudoVSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSEG5E8_V_MF8
    0U,	// PseudoVSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSEG6E16_V_M1
    0U,	// PseudoVSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSEG6E16_V_MF2
    0U,	// PseudoVSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSEG6E16_V_MF4
    0U,	// PseudoVSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSEG6E32_V_M1
    0U,	// PseudoVSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSEG6E32_V_MF2
    0U,	// PseudoVSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSEG6E64_V_M1
    0U,	// PseudoVSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_M1
    0U,	// PseudoVSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSEG6E8_V_MF2
    0U,	// PseudoVSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSEG6E8_V_MF4
    0U,	// PseudoVSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSEG6E8_V_MF8
    0U,	// PseudoVSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSEG7E16_V_M1
    0U,	// PseudoVSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSEG7E16_V_MF2
    0U,	// PseudoVSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSEG7E16_V_MF4
    0U,	// PseudoVSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSEG7E32_V_M1
    0U,	// PseudoVSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSEG7E32_V_MF2
    0U,	// PseudoVSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSEG7E64_V_M1
    0U,	// PseudoVSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_M1
    0U,	// PseudoVSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSEG7E8_V_MF2
    0U,	// PseudoVSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSEG7E8_V_MF4
    0U,	// PseudoVSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSEG7E8_V_MF8
    0U,	// PseudoVSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSEG8E16_V_M1
    0U,	// PseudoVSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSEG8E16_V_MF2
    0U,	// PseudoVSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSEG8E16_V_MF4
    0U,	// PseudoVSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSEG8E32_V_M1
    0U,	// PseudoVSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSEG8E32_V_MF2
    0U,	// PseudoVSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSEG8E64_V_M1
    0U,	// PseudoVSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_M1
    0U,	// PseudoVSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSEG8E8_V_MF2
    0U,	// PseudoVSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSEG8E8_V_MF4
    0U,	// PseudoVSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSEG8E8_V_MF8
    0U,	// PseudoVSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSRA_VI_M1
    0U,	// PseudoVSSRA_VI_M1_MASK
    0U,	// PseudoVSSRA_VI_M2
    0U,	// PseudoVSSRA_VI_M2_MASK
    0U,	// PseudoVSSRA_VI_M4
    0U,	// PseudoVSSRA_VI_M4_MASK
    0U,	// PseudoVSSRA_VI_M8
    0U,	// PseudoVSSRA_VI_M8_MASK
    0U,	// PseudoVSSRA_VI_MF2
    0U,	// PseudoVSSRA_VI_MF2_MASK
    0U,	// PseudoVSSRA_VI_MF4
    0U,	// PseudoVSSRA_VI_MF4_MASK
    0U,	// PseudoVSSRA_VI_MF8
    0U,	// PseudoVSSRA_VI_MF8_MASK
    0U,	// PseudoVSSRA_VV_M1
    0U,	// PseudoVSSRA_VV_M1_MASK
    0U,	// PseudoVSSRA_VV_M2
    0U,	// PseudoVSSRA_VV_M2_MASK
    0U,	// PseudoVSSRA_VV_M4
    0U,	// PseudoVSSRA_VV_M4_MASK
    0U,	// PseudoVSSRA_VV_M8
    0U,	// PseudoVSSRA_VV_M8_MASK
    0U,	// PseudoVSSRA_VV_MF2
    0U,	// PseudoVSSRA_VV_MF2_MASK
    0U,	// PseudoVSSRA_VV_MF4
    0U,	// PseudoVSSRA_VV_MF4_MASK
    0U,	// PseudoVSSRA_VV_MF8
    0U,	// PseudoVSSRA_VV_MF8_MASK
    0U,	// PseudoVSSRA_VX_M1
    0U,	// PseudoVSSRA_VX_M1_MASK
    0U,	// PseudoVSSRA_VX_M2
    0U,	// PseudoVSSRA_VX_M2_MASK
    0U,	// PseudoVSSRA_VX_M4
    0U,	// PseudoVSSRA_VX_M4_MASK
    0U,	// PseudoVSSRA_VX_M8
    0U,	// PseudoVSSRA_VX_M8_MASK
    0U,	// PseudoVSSRA_VX_MF2
    0U,	// PseudoVSSRA_VX_MF2_MASK
    0U,	// PseudoVSSRA_VX_MF4
    0U,	// PseudoVSSRA_VX_MF4_MASK
    0U,	// PseudoVSSRA_VX_MF8
    0U,	// PseudoVSSRA_VX_MF8_MASK
    0U,	// PseudoVSSRL_VI_M1
    0U,	// PseudoVSSRL_VI_M1_MASK
    0U,	// PseudoVSSRL_VI_M2
    0U,	// PseudoVSSRL_VI_M2_MASK
    0U,	// PseudoVSSRL_VI_M4
    0U,	// PseudoVSSRL_VI_M4_MASK
    0U,	// PseudoVSSRL_VI_M8
    0U,	// PseudoVSSRL_VI_M8_MASK
    0U,	// PseudoVSSRL_VI_MF2
    0U,	// PseudoVSSRL_VI_MF2_MASK
    0U,	// PseudoVSSRL_VI_MF4
    0U,	// PseudoVSSRL_VI_MF4_MASK
    0U,	// PseudoVSSRL_VI_MF8
    0U,	// PseudoVSSRL_VI_MF8_MASK
    0U,	// PseudoVSSRL_VV_M1
    0U,	// PseudoVSSRL_VV_M1_MASK
    0U,	// PseudoVSSRL_VV_M2
    0U,	// PseudoVSSRL_VV_M2_MASK
    0U,	// PseudoVSSRL_VV_M4
    0U,	// PseudoVSSRL_VV_M4_MASK
    0U,	// PseudoVSSRL_VV_M8
    0U,	// PseudoVSSRL_VV_M8_MASK
    0U,	// PseudoVSSRL_VV_MF2
    0U,	// PseudoVSSRL_VV_MF2_MASK
    0U,	// PseudoVSSRL_VV_MF4
    0U,	// PseudoVSSRL_VV_MF4_MASK
    0U,	// PseudoVSSRL_VV_MF8
    0U,	// PseudoVSSRL_VV_MF8_MASK
    0U,	// PseudoVSSRL_VX_M1
    0U,	// PseudoVSSRL_VX_M1_MASK
    0U,	// PseudoVSSRL_VX_M2
    0U,	// PseudoVSSRL_VX_M2_MASK
    0U,	// PseudoVSSRL_VX_M4
    0U,	// PseudoVSSRL_VX_M4_MASK
    0U,	// PseudoVSSRL_VX_M8
    0U,	// PseudoVSSRL_VX_M8_MASK
    0U,	// PseudoVSSRL_VX_MF2
    0U,	// PseudoVSSRL_VX_MF2_MASK
    0U,	// PseudoVSSRL_VX_MF4
    0U,	// PseudoVSSRL_VX_MF4_MASK
    0U,	// PseudoVSSRL_VX_MF8
    0U,	// PseudoVSSRL_VX_MF8_MASK
    0U,	// PseudoVSSSEG2E16_V_M1
    0U,	// PseudoVSSSEG2E16_V_M1_MASK
    0U,	// PseudoVSSSEG2E16_V_M2
    0U,	// PseudoVSSSEG2E16_V_M2_MASK
    0U,	// PseudoVSSSEG2E16_V_M4
    0U,	// PseudoVSSSEG2E16_V_M4_MASK
    0U,	// PseudoVSSSEG2E16_V_MF2
    0U,	// PseudoVSSSEG2E16_V_MF2_MASK
    0U,	// PseudoVSSSEG2E16_V_MF4
    0U,	// PseudoVSSSEG2E16_V_MF4_MASK
    0U,	// PseudoVSSSEG2E32_V_M1
    0U,	// PseudoVSSSEG2E32_V_M1_MASK
    0U,	// PseudoVSSSEG2E32_V_M2
    0U,	// PseudoVSSSEG2E32_V_M2_MASK
    0U,	// PseudoVSSSEG2E32_V_M4
    0U,	// PseudoVSSSEG2E32_V_M4_MASK
    0U,	// PseudoVSSSEG2E32_V_MF2
    0U,	// PseudoVSSSEG2E32_V_MF2_MASK
    0U,	// PseudoVSSSEG2E64_V_M1
    0U,	// PseudoVSSSEG2E64_V_M1_MASK
    0U,	// PseudoVSSSEG2E64_V_M2
    0U,	// PseudoVSSSEG2E64_V_M2_MASK
    0U,	// PseudoVSSSEG2E64_V_M4
    0U,	// PseudoVSSSEG2E64_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_M1
    0U,	// PseudoVSSSEG2E8_V_M1_MASK
    0U,	// PseudoVSSSEG2E8_V_M2
    0U,	// PseudoVSSSEG2E8_V_M2_MASK
    0U,	// PseudoVSSSEG2E8_V_M4
    0U,	// PseudoVSSSEG2E8_V_M4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF2
    0U,	// PseudoVSSSEG2E8_V_MF2_MASK
    0U,	// PseudoVSSSEG2E8_V_MF4
    0U,	// PseudoVSSSEG2E8_V_MF4_MASK
    0U,	// PseudoVSSSEG2E8_V_MF8
    0U,	// PseudoVSSSEG2E8_V_MF8_MASK
    0U,	// PseudoVSSSEG3E16_V_M1
    0U,	// PseudoVSSSEG3E16_V_M1_MASK
    0U,	// PseudoVSSSEG3E16_V_M2
    0U,	// PseudoVSSSEG3E16_V_M2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF2
    0U,	// PseudoVSSSEG3E16_V_MF2_MASK
    0U,	// PseudoVSSSEG3E16_V_MF4
    0U,	// PseudoVSSSEG3E16_V_MF4_MASK
    0U,	// PseudoVSSSEG3E32_V_M1
    0U,	// PseudoVSSSEG3E32_V_M1_MASK
    0U,	// PseudoVSSSEG3E32_V_M2
    0U,	// PseudoVSSSEG3E32_V_M2_MASK
    0U,	// PseudoVSSSEG3E32_V_MF2
    0U,	// PseudoVSSSEG3E32_V_MF2_MASK
    0U,	// PseudoVSSSEG3E64_V_M1
    0U,	// PseudoVSSSEG3E64_V_M1_MASK
    0U,	// PseudoVSSSEG3E64_V_M2
    0U,	// PseudoVSSSEG3E64_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_M1
    0U,	// PseudoVSSSEG3E8_V_M1_MASK
    0U,	// PseudoVSSSEG3E8_V_M2
    0U,	// PseudoVSSSEG3E8_V_M2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF2
    0U,	// PseudoVSSSEG3E8_V_MF2_MASK
    0U,	// PseudoVSSSEG3E8_V_MF4
    0U,	// PseudoVSSSEG3E8_V_MF4_MASK
    0U,	// PseudoVSSSEG3E8_V_MF8
    0U,	// PseudoVSSSEG3E8_V_MF8_MASK
    0U,	// PseudoVSSSEG4E16_V_M1
    0U,	// PseudoVSSSEG4E16_V_M1_MASK
    0U,	// PseudoVSSSEG4E16_V_M2
    0U,	// PseudoVSSSEG4E16_V_M2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF2
    0U,	// PseudoVSSSEG4E16_V_MF2_MASK
    0U,	// PseudoVSSSEG4E16_V_MF4
    0U,	// PseudoVSSSEG4E16_V_MF4_MASK
    0U,	// PseudoVSSSEG4E32_V_M1
    0U,	// PseudoVSSSEG4E32_V_M1_MASK
    0U,	// PseudoVSSSEG4E32_V_M2
    0U,	// PseudoVSSSEG4E32_V_M2_MASK
    0U,	// PseudoVSSSEG4E32_V_MF2
    0U,	// PseudoVSSSEG4E32_V_MF2_MASK
    0U,	// PseudoVSSSEG4E64_V_M1
    0U,	// PseudoVSSSEG4E64_V_M1_MASK
    0U,	// PseudoVSSSEG4E64_V_M2
    0U,	// PseudoVSSSEG4E64_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_M1
    0U,	// PseudoVSSSEG4E8_V_M1_MASK
    0U,	// PseudoVSSSEG4E8_V_M2
    0U,	// PseudoVSSSEG4E8_V_M2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF2
    0U,	// PseudoVSSSEG4E8_V_MF2_MASK
    0U,	// PseudoVSSSEG4E8_V_MF4
    0U,	// PseudoVSSSEG4E8_V_MF4_MASK
    0U,	// PseudoVSSSEG4E8_V_MF8
    0U,	// PseudoVSSSEG4E8_V_MF8_MASK
    0U,	// PseudoVSSSEG5E16_V_M1
    0U,	// PseudoVSSSEG5E16_V_M1_MASK
    0U,	// PseudoVSSSEG5E16_V_MF2
    0U,	// PseudoVSSSEG5E16_V_MF2_MASK
    0U,	// PseudoVSSSEG5E16_V_MF4
    0U,	// PseudoVSSSEG5E16_V_MF4_MASK
    0U,	// PseudoVSSSEG5E32_V_M1
    0U,	// PseudoVSSSEG5E32_V_M1_MASK
    0U,	// PseudoVSSSEG5E32_V_MF2
    0U,	// PseudoVSSSEG5E32_V_MF2_MASK
    0U,	// PseudoVSSSEG5E64_V_M1
    0U,	// PseudoVSSSEG5E64_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_M1
    0U,	// PseudoVSSSEG5E8_V_M1_MASK
    0U,	// PseudoVSSSEG5E8_V_MF2
    0U,	// PseudoVSSSEG5E8_V_MF2_MASK
    0U,	// PseudoVSSSEG5E8_V_MF4
    0U,	// PseudoVSSSEG5E8_V_MF4_MASK
    0U,	// PseudoVSSSEG5E8_V_MF8
    0U,	// PseudoVSSSEG5E8_V_MF8_MASK
    0U,	// PseudoVSSSEG6E16_V_M1
    0U,	// PseudoVSSSEG6E16_V_M1_MASK
    0U,	// PseudoVSSSEG6E16_V_MF2
    0U,	// PseudoVSSSEG6E16_V_MF2_MASK
    0U,	// PseudoVSSSEG6E16_V_MF4
    0U,	// PseudoVSSSEG6E16_V_MF4_MASK
    0U,	// PseudoVSSSEG6E32_V_M1
    0U,	// PseudoVSSSEG6E32_V_M1_MASK
    0U,	// PseudoVSSSEG6E32_V_MF2
    0U,	// PseudoVSSSEG6E32_V_MF2_MASK
    0U,	// PseudoVSSSEG6E64_V_M1
    0U,	// PseudoVSSSEG6E64_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_M1
    0U,	// PseudoVSSSEG6E8_V_M1_MASK
    0U,	// PseudoVSSSEG6E8_V_MF2
    0U,	// PseudoVSSSEG6E8_V_MF2_MASK
    0U,	// PseudoVSSSEG6E8_V_MF4
    0U,	// PseudoVSSSEG6E8_V_MF4_MASK
    0U,	// PseudoVSSSEG6E8_V_MF8
    0U,	// PseudoVSSSEG6E8_V_MF8_MASK
    0U,	// PseudoVSSSEG7E16_V_M1
    0U,	// PseudoVSSSEG7E16_V_M1_MASK
    0U,	// PseudoVSSSEG7E16_V_MF2
    0U,	// PseudoVSSSEG7E16_V_MF2_MASK
    0U,	// PseudoVSSSEG7E16_V_MF4
    0U,	// PseudoVSSSEG7E16_V_MF4_MASK
    0U,	// PseudoVSSSEG7E32_V_M1
    0U,	// PseudoVSSSEG7E32_V_M1_MASK
    0U,	// PseudoVSSSEG7E32_V_MF2
    0U,	// PseudoVSSSEG7E32_V_MF2_MASK
    0U,	// PseudoVSSSEG7E64_V_M1
    0U,	// PseudoVSSSEG7E64_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_M1
    0U,	// PseudoVSSSEG7E8_V_M1_MASK
    0U,	// PseudoVSSSEG7E8_V_MF2
    0U,	// PseudoVSSSEG7E8_V_MF2_MASK
    0U,	// PseudoVSSSEG7E8_V_MF4
    0U,	// PseudoVSSSEG7E8_V_MF4_MASK
    0U,	// PseudoVSSSEG7E8_V_MF8
    0U,	// PseudoVSSSEG7E8_V_MF8_MASK
    0U,	// PseudoVSSSEG8E16_V_M1
    0U,	// PseudoVSSSEG8E16_V_M1_MASK
    0U,	// PseudoVSSSEG8E16_V_MF2
    0U,	// PseudoVSSSEG8E16_V_MF2_MASK
    0U,	// PseudoVSSSEG8E16_V_MF4
    0U,	// PseudoVSSSEG8E16_V_MF4_MASK
    0U,	// PseudoVSSSEG8E32_V_M1
    0U,	// PseudoVSSSEG8E32_V_M1_MASK
    0U,	// PseudoVSSSEG8E32_V_MF2
    0U,	// PseudoVSSSEG8E32_V_MF2_MASK
    0U,	// PseudoVSSSEG8E64_V_M1
    0U,	// PseudoVSSSEG8E64_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_M1
    0U,	// PseudoVSSSEG8E8_V_M1_MASK
    0U,	// PseudoVSSSEG8E8_V_MF2
    0U,	// PseudoVSSSEG8E8_V_MF2_MASK
    0U,	// PseudoVSSSEG8E8_V_MF4
    0U,	// PseudoVSSSEG8E8_V_MF4_MASK
    0U,	// PseudoVSSSEG8E8_V_MF8
    0U,	// PseudoVSSSEG8E8_V_MF8_MASK
    0U,	// PseudoVSSUBU_VV_M1
    0U,	// PseudoVSSUBU_VV_M1_MASK
    0U,	// PseudoVSSUBU_VV_M2
    0U,	// PseudoVSSUBU_VV_M2_MASK
    0U,	// PseudoVSSUBU_VV_M4
    0U,	// PseudoVSSUBU_VV_M4_MASK
    0U,	// PseudoVSSUBU_VV_M8
    0U,	// PseudoVSSUBU_VV_M8_MASK
    0U,	// PseudoVSSUBU_VV_MF2
    0U,	// PseudoVSSUBU_VV_MF2_MASK
    0U,	// PseudoVSSUBU_VV_MF4
    0U,	// PseudoVSSUBU_VV_MF4_MASK
    0U,	// PseudoVSSUBU_VV_MF8
    0U,	// PseudoVSSUBU_VV_MF8_MASK
    0U,	// PseudoVSSUBU_VX_M1
    0U,	// PseudoVSSUBU_VX_M1_MASK
    0U,	// PseudoVSSUBU_VX_M2
    0U,	// PseudoVSSUBU_VX_M2_MASK
    0U,	// PseudoVSSUBU_VX_M4
    0U,	// PseudoVSSUBU_VX_M4_MASK
    0U,	// PseudoVSSUBU_VX_M8
    0U,	// PseudoVSSUBU_VX_M8_MASK
    0U,	// PseudoVSSUBU_VX_MF2
    0U,	// PseudoVSSUBU_VX_MF2_MASK
    0U,	// PseudoVSSUBU_VX_MF4
    0U,	// PseudoVSSUBU_VX_MF4_MASK
    0U,	// PseudoVSSUBU_VX_MF8
    0U,	// PseudoVSSUBU_VX_MF8_MASK
    0U,	// PseudoVSSUB_VV_M1
    0U,	// PseudoVSSUB_VV_M1_MASK
    0U,	// PseudoVSSUB_VV_M2
    0U,	// PseudoVSSUB_VV_M2_MASK
    0U,	// PseudoVSSUB_VV_M4
    0U,	// PseudoVSSUB_VV_M4_MASK
    0U,	// PseudoVSSUB_VV_M8
    0U,	// PseudoVSSUB_VV_M8_MASK
    0U,	// PseudoVSSUB_VV_MF2
    0U,	// PseudoVSSUB_VV_MF2_MASK
    0U,	// PseudoVSSUB_VV_MF4
    0U,	// PseudoVSSUB_VV_MF4_MASK
    0U,	// PseudoVSSUB_VV_MF8
    0U,	// PseudoVSSUB_VV_MF8_MASK
    0U,	// PseudoVSSUB_VX_M1
    0U,	// PseudoVSSUB_VX_M1_MASK
    0U,	// PseudoVSSUB_VX_M2
    0U,	// PseudoVSSUB_VX_M2_MASK
    0U,	// PseudoVSSUB_VX_M4
    0U,	// PseudoVSSUB_VX_M4_MASK
    0U,	// PseudoVSSUB_VX_M8
    0U,	// PseudoVSSUB_VX_M8_MASK
    0U,	// PseudoVSSUB_VX_MF2
    0U,	// PseudoVSSUB_VX_MF2_MASK
    0U,	// PseudoVSSUB_VX_MF4
    0U,	// PseudoVSSUB_VX_MF4_MASK
    0U,	// PseudoVSSUB_VX_MF8
    0U,	// PseudoVSSUB_VX_MF8_MASK
    0U,	// PseudoVSUB_VV_M1
    0U,	// PseudoVSUB_VV_M1_MASK
    0U,	// PseudoVSUB_VV_M2
    0U,	// PseudoVSUB_VV_M2_MASK
    0U,	// PseudoVSUB_VV_M4
    0U,	// PseudoVSUB_VV_M4_MASK
    0U,	// PseudoVSUB_VV_M8
    0U,	// PseudoVSUB_VV_M8_MASK
    0U,	// PseudoVSUB_VV_MF2
    0U,	// PseudoVSUB_VV_MF2_MASK
    0U,	// PseudoVSUB_VV_MF4
    0U,	// PseudoVSUB_VV_MF4_MASK
    0U,	// PseudoVSUB_VV_MF8
    0U,	// PseudoVSUB_VV_MF8_MASK
    0U,	// PseudoVSUB_VX_M1
    0U,	// PseudoVSUB_VX_M1_MASK
    0U,	// PseudoVSUB_VX_M2
    0U,	// PseudoVSUB_VX_M2_MASK
    0U,	// PseudoVSUB_VX_M4
    0U,	// PseudoVSUB_VX_M4_MASK
    0U,	// PseudoVSUB_VX_M8
    0U,	// PseudoVSUB_VX_M8_MASK
    0U,	// PseudoVSUB_VX_MF2
    0U,	// PseudoVSUB_VX_MF2_MASK
    0U,	// PseudoVSUB_VX_MF4
    0U,	// PseudoVSUB_VX_MF4_MASK
    0U,	// PseudoVSUB_VX_MF8
    0U,	// PseudoVSUB_VX_MF8_MASK
    0U,	// PseudoVSUXEI16_V_M1_M1
    0U,	// PseudoVSUXEI16_V_M1_M1_MASK
    0U,	// PseudoVSUXEI16_V_M1_M2
    0U,	// PseudoVSUXEI16_V_M1_M2_MASK
    0U,	// PseudoVSUXEI16_V_M1_M4
    0U,	// PseudoVSUXEI16_V_M1_M4_MASK
    0U,	// PseudoVSUXEI16_V_M1_MF2
    0U,	// PseudoVSUXEI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M1
    0U,	// PseudoVSUXEI16_V_M2_M1_MASK
    0U,	// PseudoVSUXEI16_V_M2_M2
    0U,	// PseudoVSUXEI16_V_M2_M2_MASK
    0U,	// PseudoVSUXEI16_V_M2_M4
    0U,	// PseudoVSUXEI16_V_M2_M4_MASK
    0U,	// PseudoVSUXEI16_V_M2_M8
    0U,	// PseudoVSUXEI16_V_M2_M8_MASK
    0U,	// PseudoVSUXEI16_V_M4_M2
    0U,	// PseudoVSUXEI16_V_M4_M2_MASK
    0U,	// PseudoVSUXEI16_V_M4_M4
    0U,	// PseudoVSUXEI16_V_M4_M4_MASK
    0U,	// PseudoVSUXEI16_V_M4_M8
    0U,	// PseudoVSUXEI16_V_M4_M8_MASK
    0U,	// PseudoVSUXEI16_V_M8_M4
    0U,	// PseudoVSUXEI16_V_M8_M4_MASK
    0U,	// PseudoVSUXEI16_V_M8_M8
    0U,	// PseudoVSUXEI16_V_M8_M8_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M1
    0U,	// PseudoVSUXEI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF2_M2
    0U,	// PseudoVSUXEI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF2
    0U,	// PseudoVSUXEI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF2_MF4
    0U,	// PseudoVSUXEI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_M1
    0U,	// PseudoVSUXEI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF2
    0U,	// PseudoVSUXEI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF4
    0U,	// PseudoVSUXEI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI16_V_MF4_MF8
    0U,	// PseudoVSUXEI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXEI32_V_M1_M1
    0U,	// PseudoVSUXEI32_V_M1_M1_MASK
    0U,	// PseudoVSUXEI32_V_M1_M2
    0U,	// PseudoVSUXEI32_V_M1_M2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF2
    0U,	// PseudoVSUXEI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M1_MF4
    0U,	// PseudoVSUXEI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI32_V_M2_M1
    0U,	// PseudoVSUXEI32_V_M2_M1_MASK
    0U,	// PseudoVSUXEI32_V_M2_M2
    0U,	// PseudoVSUXEI32_V_M2_M2_MASK
    0U,	// PseudoVSUXEI32_V_M2_M4
    0U,	// PseudoVSUXEI32_V_M2_M4_MASK
    0U,	// PseudoVSUXEI32_V_M2_MF2
    0U,	// PseudoVSUXEI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M1
    0U,	// PseudoVSUXEI32_V_M4_M1_MASK
    0U,	// PseudoVSUXEI32_V_M4_M2
    0U,	// PseudoVSUXEI32_V_M4_M2_MASK
    0U,	// PseudoVSUXEI32_V_M4_M4
    0U,	// PseudoVSUXEI32_V_M4_M4_MASK
    0U,	// PseudoVSUXEI32_V_M4_M8
    0U,	// PseudoVSUXEI32_V_M4_M8_MASK
    0U,	// PseudoVSUXEI32_V_M8_M2
    0U,	// PseudoVSUXEI32_V_M8_M2_MASK
    0U,	// PseudoVSUXEI32_V_M8_M4
    0U,	// PseudoVSUXEI32_V_M8_M4_MASK
    0U,	// PseudoVSUXEI32_V_M8_M8
    0U,	// PseudoVSUXEI32_V_M8_M8_MASK
    0U,	// PseudoVSUXEI32_V_MF2_M1
    0U,	// PseudoVSUXEI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF2
    0U,	// PseudoVSUXEI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF4
    0U,	// PseudoVSUXEI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXEI32_V_MF2_MF8
    0U,	// PseudoVSUXEI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M1_M1
    0U,	// PseudoVSUXEI64_V_M1_M1_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF2
    0U,	// PseudoVSUXEI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF4
    0U,	// PseudoVSUXEI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M1_MF8
    0U,	// PseudoVSUXEI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXEI64_V_M2_M1
    0U,	// PseudoVSUXEI64_V_M2_M1_MASK
    0U,	// PseudoVSUXEI64_V_M2_M2
    0U,	// PseudoVSUXEI64_V_M2_M2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF2
    0U,	// PseudoVSUXEI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M2_MF4
    0U,	// PseudoVSUXEI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXEI64_V_M4_M1
    0U,	// PseudoVSUXEI64_V_M4_M1_MASK
    0U,	// PseudoVSUXEI64_V_M4_M2
    0U,	// PseudoVSUXEI64_V_M4_M2_MASK
    0U,	// PseudoVSUXEI64_V_M4_M4
    0U,	// PseudoVSUXEI64_V_M4_M4_MASK
    0U,	// PseudoVSUXEI64_V_M4_MF2
    0U,	// PseudoVSUXEI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M1
    0U,	// PseudoVSUXEI64_V_M8_M1_MASK
    0U,	// PseudoVSUXEI64_V_M8_M2
    0U,	// PseudoVSUXEI64_V_M8_M2_MASK
    0U,	// PseudoVSUXEI64_V_M8_M4
    0U,	// PseudoVSUXEI64_V_M8_M4_MASK
    0U,	// PseudoVSUXEI64_V_M8_M8
    0U,	// PseudoVSUXEI64_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_M1_M1
    0U,	// PseudoVSUXEI8_V_M1_M1_MASK
    0U,	// PseudoVSUXEI8_V_M1_M2
    0U,	// PseudoVSUXEI8_V_M1_M2_MASK
    0U,	// PseudoVSUXEI8_V_M1_M4
    0U,	// PseudoVSUXEI8_V_M1_M4_MASK
    0U,	// PseudoVSUXEI8_V_M1_M8
    0U,	// PseudoVSUXEI8_V_M1_M8_MASK
    0U,	// PseudoVSUXEI8_V_M2_M2
    0U,	// PseudoVSUXEI8_V_M2_M2_MASK
    0U,	// PseudoVSUXEI8_V_M2_M4
    0U,	// PseudoVSUXEI8_V_M2_M4_MASK
    0U,	// PseudoVSUXEI8_V_M2_M8
    0U,	// PseudoVSUXEI8_V_M2_M8_MASK
    0U,	// PseudoVSUXEI8_V_M4_M4
    0U,	// PseudoVSUXEI8_V_M4_M4_MASK
    0U,	// PseudoVSUXEI8_V_M4_M8
    0U,	// PseudoVSUXEI8_V_M4_M8_MASK
    0U,	// PseudoVSUXEI8_V_M8_M8
    0U,	// PseudoVSUXEI8_V_M8_M8_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M1
    0U,	// PseudoVSUXEI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M2
    0U,	// PseudoVSUXEI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF2_M4
    0U,	// PseudoVSUXEI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXEI8_V_MF2_MF2
    0U,	// PseudoVSUXEI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M1
    0U,	// PseudoVSUXEI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF4_M2
    0U,	// PseudoVSUXEI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF2
    0U,	// PseudoVSUXEI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF4_MF4
    0U,	// PseudoVSUXEI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_M1
    0U,	// PseudoVSUXEI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF2
    0U,	// PseudoVSUXEI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF4
    0U,	// PseudoVSUXEI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXEI8_V_MF8_MF8
    0U,	// PseudoVSUXEI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1
    0U,	// PseudoVSUXSEG2EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2
    0U,	// PseudoVSUXSEG2EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4
    0U,	// PseudoVSUXSEG2EI16_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1
    0U,	// PseudoVSUXSEG2EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2
    0U,	// PseudoVSUXSEG2EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4
    0U,	// PseudoVSUXSEG2EI16_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2
    0U,	// PseudoVSUXSEG2EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4
    0U,	// PseudoVSUXSEG2EI16_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4
    0U,	// PseudoVSUXSEG2EI16_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG2EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1
    0U,	// PseudoVSUXSEG2EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2
    0U,	// PseudoVSUXSEG2EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1
    0U,	// PseudoVSUXSEG2EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2
    0U,	// PseudoVSUXSEG2EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4
    0U,	// PseudoVSUXSEG2EI32_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1
    0U,	// PseudoVSUXSEG2EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2
    0U,	// PseudoVSUXSEG2EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4
    0U,	// PseudoVSUXSEG2EI32_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2
    0U,	// PseudoVSUXSEG2EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4
    0U,	// PseudoVSUXSEG2EI32_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG2EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1
    0U,	// PseudoVSUXSEG2EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG2EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1
    0U,	// PseudoVSUXSEG2EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2
    0U,	// PseudoVSUXSEG2EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG2EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1
    0U,	// PseudoVSUXSEG2EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2
    0U,	// PseudoVSUXSEG2EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4
    0U,	// PseudoVSUXSEG2EI64_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG2EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1
    0U,	// PseudoVSUXSEG2EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2
    0U,	// PseudoVSUXSEG2EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4
    0U,	// PseudoVSUXSEG2EI64_V_M8_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1
    0U,	// PseudoVSUXSEG2EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2
    0U,	// PseudoVSUXSEG2EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4
    0U,	// PseudoVSUXSEG2EI8_V_M1_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2
    0U,	// PseudoVSUXSEG2EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4
    0U,	// PseudoVSUXSEG2EI8_V_M2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4
    0U,	// PseudoVSUXSEG2EI8_V_M4_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4
    0U,	// PseudoVSUXSEG2EI8_V_MF2_M4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG2EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG2EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1
    0U,	// PseudoVSUXSEG3EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2
    0U,	// PseudoVSUXSEG3EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1
    0U,	// PseudoVSUXSEG3EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2
    0U,	// PseudoVSUXSEG3EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2
    0U,	// PseudoVSUXSEG3EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG3EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1
    0U,	// PseudoVSUXSEG3EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2
    0U,	// PseudoVSUXSEG3EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1
    0U,	// PseudoVSUXSEG3EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2
    0U,	// PseudoVSUXSEG3EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1
    0U,	// PseudoVSUXSEG3EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2
    0U,	// PseudoVSUXSEG3EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2
    0U,	// PseudoVSUXSEG3EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG3EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1
    0U,	// PseudoVSUXSEG3EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG3EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1
    0U,	// PseudoVSUXSEG3EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2
    0U,	// PseudoVSUXSEG3EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG3EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1
    0U,	// PseudoVSUXSEG3EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2
    0U,	// PseudoVSUXSEG3EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG3EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1
    0U,	// PseudoVSUXSEG3EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2
    0U,	// PseudoVSUXSEG3EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1
    0U,	// PseudoVSUXSEG3EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2
    0U,	// PseudoVSUXSEG3EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2
    0U,	// PseudoVSUXSEG3EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG3EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG3EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1
    0U,	// PseudoVSUXSEG4EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2
    0U,	// PseudoVSUXSEG4EI16_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1
    0U,	// PseudoVSUXSEG4EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2
    0U,	// PseudoVSUXSEG4EI16_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2
    0U,	// PseudoVSUXSEG4EI16_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG4EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1
    0U,	// PseudoVSUXSEG4EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2
    0U,	// PseudoVSUXSEG4EI32_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1
    0U,	// PseudoVSUXSEG4EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2
    0U,	// PseudoVSUXSEG4EI32_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1
    0U,	// PseudoVSUXSEG4EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2
    0U,	// PseudoVSUXSEG4EI32_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2
    0U,	// PseudoVSUXSEG4EI32_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG4EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1
    0U,	// PseudoVSUXSEG4EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG4EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1
    0U,	// PseudoVSUXSEG4EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2
    0U,	// PseudoVSUXSEG4EI64_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG4EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1
    0U,	// PseudoVSUXSEG4EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2
    0U,	// PseudoVSUXSEG4EI64_V_M4_M2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG4EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1
    0U,	// PseudoVSUXSEG4EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2
    0U,	// PseudoVSUXSEG4EI64_V_M8_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1
    0U,	// PseudoVSUXSEG4EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2
    0U,	// PseudoVSUXSEG4EI8_V_M1_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2
    0U,	// PseudoVSUXSEG4EI8_V_M2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_M2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG4EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG4EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1
    0U,	// PseudoVSUXSEG5EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1
    0U,	// PseudoVSUXSEG5EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG5EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1
    0U,	// PseudoVSUXSEG5EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1
    0U,	// PseudoVSUXSEG5EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1
    0U,	// PseudoVSUXSEG5EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG5EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1
    0U,	// PseudoVSUXSEG5EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG5EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1
    0U,	// PseudoVSUXSEG5EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG5EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1
    0U,	// PseudoVSUXSEG5EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG5EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1
    0U,	// PseudoVSUXSEG5EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1
    0U,	// PseudoVSUXSEG5EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG5EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG5EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1
    0U,	// PseudoVSUXSEG6EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1
    0U,	// PseudoVSUXSEG6EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG6EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1
    0U,	// PseudoVSUXSEG6EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1
    0U,	// PseudoVSUXSEG6EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1
    0U,	// PseudoVSUXSEG6EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG6EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1
    0U,	// PseudoVSUXSEG6EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG6EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1
    0U,	// PseudoVSUXSEG6EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG6EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1
    0U,	// PseudoVSUXSEG6EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG6EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1
    0U,	// PseudoVSUXSEG6EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1
    0U,	// PseudoVSUXSEG6EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG6EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG6EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1
    0U,	// PseudoVSUXSEG7EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1
    0U,	// PseudoVSUXSEG7EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG7EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1
    0U,	// PseudoVSUXSEG7EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1
    0U,	// PseudoVSUXSEG7EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1
    0U,	// PseudoVSUXSEG7EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG7EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1
    0U,	// PseudoVSUXSEG7EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG7EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1
    0U,	// PseudoVSUXSEG7EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG7EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1
    0U,	// PseudoVSUXSEG7EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG7EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1
    0U,	// PseudoVSUXSEG7EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1
    0U,	// PseudoVSUXSEG7EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG7EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG7EI8_V_MF8_MF8_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1
    0U,	// PseudoVSUXSEG8EI16_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI16_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1
    0U,	// PseudoVSUXSEG8EI16_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI16_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8
    0U,	// PseudoVSUXSEG8EI16_V_MF4_MF8_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1
    0U,	// PseudoVSUXSEG8EI32_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI32_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1
    0U,	// PseudoVSUXSEG8EI32_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1
    0U,	// PseudoVSUXSEG8EI32_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI32_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8
    0U,	// PseudoVSUXSEG8EI32_V_MF2_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1
    0U,	// PseudoVSUXSEG8EI64_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8
    0U,	// PseudoVSUXSEG8EI64_V_M1_MF8_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1
    0U,	// PseudoVSUXSEG8EI64_V_M2_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4
    0U,	// PseudoVSUXSEG8EI64_V_M2_MF4_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1
    0U,	// PseudoVSUXSEG8EI64_V_M4_M1_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2
    0U,	// PseudoVSUXSEG8EI64_V_M4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1
    0U,	// PseudoVSUXSEG8EI64_V_M8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1
    0U,	// PseudoVSUXSEG8EI8_V_M1_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF2_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF2_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF4_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF4_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1
    0U,	// PseudoVSUXSEG8EI8_V_MF8_M1_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF2_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF4_MASK
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8
    0U,	// PseudoVSUXSEG8EI8_V_MF8_MF8_MASK
    0U,	// PseudoVWADDU_VV_M1
    0U,	// PseudoVWADDU_VV_M1_MASK
    0U,	// PseudoVWADDU_VV_M2
    0U,	// PseudoVWADDU_VV_M2_MASK
    0U,	// PseudoVWADDU_VV_M4
    0U,	// PseudoVWADDU_VV_M4_MASK
    0U,	// PseudoVWADDU_VV_MF2
    0U,	// PseudoVWADDU_VV_MF2_MASK
    0U,	// PseudoVWADDU_VV_MF4
    0U,	// PseudoVWADDU_VV_MF4_MASK
    0U,	// PseudoVWADDU_VV_MF8
    0U,	// PseudoVWADDU_VV_MF8_MASK
    0U,	// PseudoVWADDU_VX_M1
    0U,	// PseudoVWADDU_VX_M1_MASK
    0U,	// PseudoVWADDU_VX_M2
    0U,	// PseudoVWADDU_VX_M2_MASK
    0U,	// PseudoVWADDU_VX_M4
    0U,	// PseudoVWADDU_VX_M4_MASK
    0U,	// PseudoVWADDU_VX_MF2
    0U,	// PseudoVWADDU_VX_MF2_MASK
    0U,	// PseudoVWADDU_VX_MF4
    0U,	// PseudoVWADDU_VX_MF4_MASK
    0U,	// PseudoVWADDU_VX_MF8
    0U,	// PseudoVWADDU_VX_MF8_MASK
    0U,	// PseudoVWADDU_WV_M1
    0U,	// PseudoVWADDU_WV_M1_MASK
    0U,	// PseudoVWADDU_WV_M1_MASK_TIED
    0U,	// PseudoVWADDU_WV_M1_TIED
    0U,	// PseudoVWADDU_WV_M2
    0U,	// PseudoVWADDU_WV_M2_MASK
    0U,	// PseudoVWADDU_WV_M2_MASK_TIED
    0U,	// PseudoVWADDU_WV_M2_TIED
    0U,	// PseudoVWADDU_WV_M4
    0U,	// PseudoVWADDU_WV_M4_MASK
    0U,	// PseudoVWADDU_WV_M4_MASK_TIED
    0U,	// PseudoVWADDU_WV_M4_TIED
    0U,	// PseudoVWADDU_WV_MF2
    0U,	// PseudoVWADDU_WV_MF2_MASK
    0U,	// PseudoVWADDU_WV_MF2_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF2_TIED
    0U,	// PseudoVWADDU_WV_MF4
    0U,	// PseudoVWADDU_WV_MF4_MASK
    0U,	// PseudoVWADDU_WV_MF4_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF4_TIED
    0U,	// PseudoVWADDU_WV_MF8
    0U,	// PseudoVWADDU_WV_MF8_MASK
    0U,	// PseudoVWADDU_WV_MF8_MASK_TIED
    0U,	// PseudoVWADDU_WV_MF8_TIED
    0U,	// PseudoVWADDU_WX_M1
    0U,	// PseudoVWADDU_WX_M1_MASK
    0U,	// PseudoVWADDU_WX_M2
    0U,	// PseudoVWADDU_WX_M2_MASK
    0U,	// PseudoVWADDU_WX_M4
    0U,	// PseudoVWADDU_WX_M4_MASK
    0U,	// PseudoVWADDU_WX_MF2
    0U,	// PseudoVWADDU_WX_MF2_MASK
    0U,	// PseudoVWADDU_WX_MF4
    0U,	// PseudoVWADDU_WX_MF4_MASK
    0U,	// PseudoVWADDU_WX_MF8
    0U,	// PseudoVWADDU_WX_MF8_MASK
    0U,	// PseudoVWADD_VV_M1
    0U,	// PseudoVWADD_VV_M1_MASK
    0U,	// PseudoVWADD_VV_M2
    0U,	// PseudoVWADD_VV_M2_MASK
    0U,	// PseudoVWADD_VV_M4
    0U,	// PseudoVWADD_VV_M4_MASK
    0U,	// PseudoVWADD_VV_MF2
    0U,	// PseudoVWADD_VV_MF2_MASK
    0U,	// PseudoVWADD_VV_MF4
    0U,	// PseudoVWADD_VV_MF4_MASK
    0U,	// PseudoVWADD_VV_MF8
    0U,	// PseudoVWADD_VV_MF8_MASK
    0U,	// PseudoVWADD_VX_M1
    0U,	// PseudoVWADD_VX_M1_MASK
    0U,	// PseudoVWADD_VX_M2
    0U,	// PseudoVWADD_VX_M2_MASK
    0U,	// PseudoVWADD_VX_M4
    0U,	// PseudoVWADD_VX_M4_MASK
    0U,	// PseudoVWADD_VX_MF2
    0U,	// PseudoVWADD_VX_MF2_MASK
    0U,	// PseudoVWADD_VX_MF4
    0U,	// PseudoVWADD_VX_MF4_MASK
    0U,	// PseudoVWADD_VX_MF8
    0U,	// PseudoVWADD_VX_MF8_MASK
    0U,	// PseudoVWADD_WV_M1
    0U,	// PseudoVWADD_WV_M1_MASK
    0U,	// PseudoVWADD_WV_M1_MASK_TIED
    0U,	// PseudoVWADD_WV_M1_TIED
    0U,	// PseudoVWADD_WV_M2
    0U,	// PseudoVWADD_WV_M2_MASK
    0U,	// PseudoVWADD_WV_M2_MASK_TIED
    0U,	// PseudoVWADD_WV_M2_TIED
    0U,	// PseudoVWADD_WV_M4
    0U,	// PseudoVWADD_WV_M4_MASK
    0U,	// PseudoVWADD_WV_M4_MASK_TIED
    0U,	// PseudoVWADD_WV_M4_TIED
    0U,	// PseudoVWADD_WV_MF2
    0U,	// PseudoVWADD_WV_MF2_MASK
    0U,	// PseudoVWADD_WV_MF2_MASK_TIED
    0U,	// PseudoVWADD_WV_MF2_TIED
    0U,	// PseudoVWADD_WV_MF4
    0U,	// PseudoVWADD_WV_MF4_MASK
    0U,	// PseudoVWADD_WV_MF4_MASK_TIED
    0U,	// PseudoVWADD_WV_MF4_TIED
    0U,	// PseudoVWADD_WV_MF8
    0U,	// PseudoVWADD_WV_MF8_MASK
    0U,	// PseudoVWADD_WV_MF8_MASK_TIED
    0U,	// PseudoVWADD_WV_MF8_TIED
    0U,	// PseudoVWADD_WX_M1
    0U,	// PseudoVWADD_WX_M1_MASK
    0U,	// PseudoVWADD_WX_M2
    0U,	// PseudoVWADD_WX_M2_MASK
    0U,	// PseudoVWADD_WX_M4
    0U,	// PseudoVWADD_WX_M4_MASK
    0U,	// PseudoVWADD_WX_MF2
    0U,	// PseudoVWADD_WX_MF2_MASK
    0U,	// PseudoVWADD_WX_MF4
    0U,	// PseudoVWADD_WX_MF4_MASK
    0U,	// PseudoVWADD_WX_MF8
    0U,	// PseudoVWADD_WX_MF8_MASK
    0U,	// PseudoVWMACCSU_VV_M1
    0U,	// PseudoVWMACCSU_VV_M1_MASK
    0U,	// PseudoVWMACCSU_VV_M2
    0U,	// PseudoVWMACCSU_VV_M2_MASK
    0U,	// PseudoVWMACCSU_VV_M4
    0U,	// PseudoVWMACCSU_VV_M4_MASK
    0U,	// PseudoVWMACCSU_VV_MF2
    0U,	// PseudoVWMACCSU_VV_MF2_MASK
    0U,	// PseudoVWMACCSU_VV_MF4
    0U,	// PseudoVWMACCSU_VV_MF4_MASK
    0U,	// PseudoVWMACCSU_VV_MF8
    0U,	// PseudoVWMACCSU_VV_MF8_MASK
    0U,	// PseudoVWMACCSU_VX_M1
    0U,	// PseudoVWMACCSU_VX_M1_MASK
    0U,	// PseudoVWMACCSU_VX_M2
    0U,	// PseudoVWMACCSU_VX_M2_MASK
    0U,	// PseudoVWMACCSU_VX_M4
    0U,	// PseudoVWMACCSU_VX_M4_MASK
    0U,	// PseudoVWMACCSU_VX_MF2
    0U,	// PseudoVWMACCSU_VX_MF2_MASK
    0U,	// PseudoVWMACCSU_VX_MF4
    0U,	// PseudoVWMACCSU_VX_MF4_MASK
    0U,	// PseudoVWMACCSU_VX_MF8
    0U,	// PseudoVWMACCSU_VX_MF8_MASK
    0U,	// PseudoVWMACCUS_VX_M1
    0U,	// PseudoVWMACCUS_VX_M1_MASK
    0U,	// PseudoVWMACCUS_VX_M2
    0U,	// PseudoVWMACCUS_VX_M2_MASK
    0U,	// PseudoVWMACCUS_VX_M4
    0U,	// PseudoVWMACCUS_VX_M4_MASK
    0U,	// PseudoVWMACCUS_VX_MF2
    0U,	// PseudoVWMACCUS_VX_MF2_MASK
    0U,	// PseudoVWMACCUS_VX_MF4
    0U,	// PseudoVWMACCUS_VX_MF4_MASK
    0U,	// PseudoVWMACCUS_VX_MF8
    0U,	// PseudoVWMACCUS_VX_MF8_MASK
    0U,	// PseudoVWMACCU_VV_M1
    0U,	// PseudoVWMACCU_VV_M1_MASK
    0U,	// PseudoVWMACCU_VV_M2
    0U,	// PseudoVWMACCU_VV_M2_MASK
    0U,	// PseudoVWMACCU_VV_M4
    0U,	// PseudoVWMACCU_VV_M4_MASK
    0U,	// PseudoVWMACCU_VV_MF2
    0U,	// PseudoVWMACCU_VV_MF2_MASK
    0U,	// PseudoVWMACCU_VV_MF4
    0U,	// PseudoVWMACCU_VV_MF4_MASK
    0U,	// PseudoVWMACCU_VV_MF8
    0U,	// PseudoVWMACCU_VV_MF8_MASK
    0U,	// PseudoVWMACCU_VX_M1
    0U,	// PseudoVWMACCU_VX_M1_MASK
    0U,	// PseudoVWMACCU_VX_M2
    0U,	// PseudoVWMACCU_VX_M2_MASK
    0U,	// PseudoVWMACCU_VX_M4
    0U,	// PseudoVWMACCU_VX_M4_MASK
    0U,	// PseudoVWMACCU_VX_MF2
    0U,	// PseudoVWMACCU_VX_MF2_MASK
    0U,	// PseudoVWMACCU_VX_MF4
    0U,	// PseudoVWMACCU_VX_MF4_MASK
    0U,	// PseudoVWMACCU_VX_MF8
    0U,	// PseudoVWMACCU_VX_MF8_MASK
    0U,	// PseudoVWMACC_VV_M1
    0U,	// PseudoVWMACC_VV_M1_MASK
    0U,	// PseudoVWMACC_VV_M2
    0U,	// PseudoVWMACC_VV_M2_MASK
    0U,	// PseudoVWMACC_VV_M4
    0U,	// PseudoVWMACC_VV_M4_MASK
    0U,	// PseudoVWMACC_VV_MF2
    0U,	// PseudoVWMACC_VV_MF2_MASK
    0U,	// PseudoVWMACC_VV_MF4
    0U,	// PseudoVWMACC_VV_MF4_MASK
    0U,	// PseudoVWMACC_VV_MF8
    0U,	// PseudoVWMACC_VV_MF8_MASK
    0U,	// PseudoVWMACC_VX_M1
    0U,	// PseudoVWMACC_VX_M1_MASK
    0U,	// PseudoVWMACC_VX_M2
    0U,	// PseudoVWMACC_VX_M2_MASK
    0U,	// PseudoVWMACC_VX_M4
    0U,	// PseudoVWMACC_VX_M4_MASK
    0U,	// PseudoVWMACC_VX_MF2
    0U,	// PseudoVWMACC_VX_MF2_MASK
    0U,	// PseudoVWMACC_VX_MF4
    0U,	// PseudoVWMACC_VX_MF4_MASK
    0U,	// PseudoVWMACC_VX_MF8
    0U,	// PseudoVWMACC_VX_MF8_MASK
    0U,	// PseudoVWMULSU_VV_M1
    0U,	// PseudoVWMULSU_VV_M1_MASK
    0U,	// PseudoVWMULSU_VV_M2
    0U,	// PseudoVWMULSU_VV_M2_MASK
    0U,	// PseudoVWMULSU_VV_M4
    0U,	// PseudoVWMULSU_VV_M4_MASK
    0U,	// PseudoVWMULSU_VV_MF2
    0U,	// PseudoVWMULSU_VV_MF2_MASK
    0U,	// PseudoVWMULSU_VV_MF4
    0U,	// PseudoVWMULSU_VV_MF4_MASK
    0U,	// PseudoVWMULSU_VV_MF8
    0U,	// PseudoVWMULSU_VV_MF8_MASK
    0U,	// PseudoVWMULSU_VX_M1
    0U,	// PseudoVWMULSU_VX_M1_MASK
    0U,	// PseudoVWMULSU_VX_M2
    0U,	// PseudoVWMULSU_VX_M2_MASK
    0U,	// PseudoVWMULSU_VX_M4
    0U,	// PseudoVWMULSU_VX_M4_MASK
    0U,	// PseudoVWMULSU_VX_MF2
    0U,	// PseudoVWMULSU_VX_MF2_MASK
    0U,	// PseudoVWMULSU_VX_MF4
    0U,	// PseudoVWMULSU_VX_MF4_MASK
    0U,	// PseudoVWMULSU_VX_MF8
    0U,	// PseudoVWMULSU_VX_MF8_MASK
    0U,	// PseudoVWMULU_VV_M1
    0U,	// PseudoVWMULU_VV_M1_MASK
    0U,	// PseudoVWMULU_VV_M2
    0U,	// PseudoVWMULU_VV_M2_MASK
    0U,	// PseudoVWMULU_VV_M4
    0U,	// PseudoVWMULU_VV_M4_MASK
    0U,	// PseudoVWMULU_VV_MF2
    0U,	// PseudoVWMULU_VV_MF2_MASK
    0U,	// PseudoVWMULU_VV_MF4
    0U,	// PseudoVWMULU_VV_MF4_MASK
    0U,	// PseudoVWMULU_VV_MF8
    0U,	// PseudoVWMULU_VV_MF8_MASK
    0U,	// PseudoVWMULU_VX_M1
    0U,	// PseudoVWMULU_VX_M1_MASK
    0U,	// PseudoVWMULU_VX_M2
    0U,	// PseudoVWMULU_VX_M2_MASK
    0U,	// PseudoVWMULU_VX_M4
    0U,	// PseudoVWMULU_VX_M4_MASK
    0U,	// PseudoVWMULU_VX_MF2
    0U,	// PseudoVWMULU_VX_MF2_MASK
    0U,	// PseudoVWMULU_VX_MF4
    0U,	// PseudoVWMULU_VX_MF4_MASK
    0U,	// PseudoVWMULU_VX_MF8
    0U,	// PseudoVWMULU_VX_MF8_MASK
    0U,	// PseudoVWMUL_VV_M1
    0U,	// PseudoVWMUL_VV_M1_MASK
    0U,	// PseudoVWMUL_VV_M2
    0U,	// PseudoVWMUL_VV_M2_MASK
    0U,	// PseudoVWMUL_VV_M4
    0U,	// PseudoVWMUL_VV_M4_MASK
    0U,	// PseudoVWMUL_VV_MF2
    0U,	// PseudoVWMUL_VV_MF2_MASK
    0U,	// PseudoVWMUL_VV_MF4
    0U,	// PseudoVWMUL_VV_MF4_MASK
    0U,	// PseudoVWMUL_VV_MF8
    0U,	// PseudoVWMUL_VV_MF8_MASK
    0U,	// PseudoVWMUL_VX_M1
    0U,	// PseudoVWMUL_VX_M1_MASK
    0U,	// PseudoVWMUL_VX_M2
    0U,	// PseudoVWMUL_VX_M2_MASK
    0U,	// PseudoVWMUL_VX_M4
    0U,	// PseudoVWMUL_VX_M4_MASK
    0U,	// PseudoVWMUL_VX_MF2
    0U,	// PseudoVWMUL_VX_MF2_MASK
    0U,	// PseudoVWMUL_VX_MF4
    0U,	// PseudoVWMUL_VX_MF4_MASK
    0U,	// PseudoVWMUL_VX_MF8
    0U,	// PseudoVWMUL_VX_MF8_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E16
    0U,	// PseudoVWREDSUMU_VS_M1_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E32
    0U,	// PseudoVWREDSUMU_VS_M1_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M1_E8
    0U,	// PseudoVWREDSUMU_VS_M1_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E16
    0U,	// PseudoVWREDSUMU_VS_M2_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E32
    0U,	// PseudoVWREDSUMU_VS_M2_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M2_E8
    0U,	// PseudoVWREDSUMU_VS_M2_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E16
    0U,	// PseudoVWREDSUMU_VS_M4_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E32
    0U,	// PseudoVWREDSUMU_VS_M4_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M4_E8
    0U,	// PseudoVWREDSUMU_VS_M4_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E16
    0U,	// PseudoVWREDSUMU_VS_M8_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E32
    0U,	// PseudoVWREDSUMU_VS_M8_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_M8_E8
    0U,	// PseudoVWREDSUMU_VS_M8_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E16
    0U,	// PseudoVWREDSUMU_VS_MF2_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E32
    0U,	// PseudoVWREDSUMU_VS_MF2_E32_MASK
    0U,	// PseudoVWREDSUMU_VS_MF2_E8
    0U,	// PseudoVWREDSUMU_VS_MF2_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4_E16
    0U,	// PseudoVWREDSUMU_VS_MF4_E16_MASK
    0U,	// PseudoVWREDSUMU_VS_MF4_E8
    0U,	// PseudoVWREDSUMU_VS_MF4_E8_MASK
    0U,	// PseudoVWREDSUMU_VS_MF8_E8
    0U,	// PseudoVWREDSUMU_VS_MF8_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E16
    0U,	// PseudoVWREDSUM_VS_M1_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E32
    0U,	// PseudoVWREDSUM_VS_M1_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M1_E8
    0U,	// PseudoVWREDSUM_VS_M1_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E16
    0U,	// PseudoVWREDSUM_VS_M2_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E32
    0U,	// PseudoVWREDSUM_VS_M2_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M2_E8
    0U,	// PseudoVWREDSUM_VS_M2_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E16
    0U,	// PseudoVWREDSUM_VS_M4_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E32
    0U,	// PseudoVWREDSUM_VS_M4_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M4_E8
    0U,	// PseudoVWREDSUM_VS_M4_E8_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E16
    0U,	// PseudoVWREDSUM_VS_M8_E16_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E32
    0U,	// PseudoVWREDSUM_VS_M8_E32_MASK
    0U,	// PseudoVWREDSUM_VS_M8_E8
    0U,	// PseudoVWREDSUM_VS_M8_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E16
    0U,	// PseudoVWREDSUM_VS_MF2_E16_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E32
    0U,	// PseudoVWREDSUM_VS_MF2_E32_MASK
    0U,	// PseudoVWREDSUM_VS_MF2_E8
    0U,	// PseudoVWREDSUM_VS_MF2_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF4_E16
    0U,	// PseudoVWREDSUM_VS_MF4_E16_MASK
    0U,	// PseudoVWREDSUM_VS_MF4_E8
    0U,	// PseudoVWREDSUM_VS_MF4_E8_MASK
    0U,	// PseudoVWREDSUM_VS_MF8_E8
    0U,	// PseudoVWREDSUM_VS_MF8_E8_MASK
    0U,	// PseudoVWSLL_VI_M1
    0U,	// PseudoVWSLL_VI_M1_MASK
    0U,	// PseudoVWSLL_VI_M2
    0U,	// PseudoVWSLL_VI_M2_MASK
    0U,	// PseudoVWSLL_VI_M4
    0U,	// PseudoVWSLL_VI_M4_MASK
    0U,	// PseudoVWSLL_VI_MF2
    0U,	// PseudoVWSLL_VI_MF2_MASK
    0U,	// PseudoVWSLL_VI_MF4
    0U,	// PseudoVWSLL_VI_MF4_MASK
    0U,	// PseudoVWSLL_VI_MF8
    0U,	// PseudoVWSLL_VI_MF8_MASK
    0U,	// PseudoVWSLL_VV_M1
    0U,	// PseudoVWSLL_VV_M1_MASK
    0U,	// PseudoVWSLL_VV_M2
    0U,	// PseudoVWSLL_VV_M2_MASK
    0U,	// PseudoVWSLL_VV_M4
    0U,	// PseudoVWSLL_VV_M4_MASK
    0U,	// PseudoVWSLL_VV_MF2
    0U,	// PseudoVWSLL_VV_MF2_MASK
    0U,	// PseudoVWSLL_VV_MF4
    0U,	// PseudoVWSLL_VV_MF4_MASK
    0U,	// PseudoVWSLL_VV_MF8
    0U,	// PseudoVWSLL_VV_MF8_MASK
    0U,	// PseudoVWSLL_VX_M1
    0U,	// PseudoVWSLL_VX_M1_MASK
    0U,	// PseudoVWSLL_VX_M2
    0U,	// PseudoVWSLL_VX_M2_MASK
    0U,	// PseudoVWSLL_VX_M4
    0U,	// PseudoVWSLL_VX_M4_MASK
    0U,	// PseudoVWSLL_VX_MF2
    0U,	// PseudoVWSLL_VX_MF2_MASK
    0U,	// PseudoVWSLL_VX_MF4
    0U,	// PseudoVWSLL_VX_MF4_MASK
    0U,	// PseudoVWSLL_VX_MF8
    0U,	// PseudoVWSLL_VX_MF8_MASK
    0U,	// PseudoVWSUBU_VV_M1
    0U,	// PseudoVWSUBU_VV_M1_MASK
    0U,	// PseudoVWSUBU_VV_M2
    0U,	// PseudoVWSUBU_VV_M2_MASK
    0U,	// PseudoVWSUBU_VV_M4
    0U,	// PseudoVWSUBU_VV_M4_MASK
    0U,	// PseudoVWSUBU_VV_MF2
    0U,	// PseudoVWSUBU_VV_MF2_MASK
    0U,	// PseudoVWSUBU_VV_MF4
    0U,	// PseudoVWSUBU_VV_MF4_MASK
    0U,	// PseudoVWSUBU_VV_MF8
    0U,	// PseudoVWSUBU_VV_MF8_MASK
    0U,	// PseudoVWSUBU_VX_M1
    0U,	// PseudoVWSUBU_VX_M1_MASK
    0U,	// PseudoVWSUBU_VX_M2
    0U,	// PseudoVWSUBU_VX_M2_MASK
    0U,	// PseudoVWSUBU_VX_M4
    0U,	// PseudoVWSUBU_VX_M4_MASK
    0U,	// PseudoVWSUBU_VX_MF2
    0U,	// PseudoVWSUBU_VX_MF2_MASK
    0U,	// PseudoVWSUBU_VX_MF4
    0U,	// PseudoVWSUBU_VX_MF4_MASK
    0U,	// PseudoVWSUBU_VX_MF8
    0U,	// PseudoVWSUBU_VX_MF8_MASK
    0U,	// PseudoVWSUBU_WV_M1
    0U,	// PseudoVWSUBU_WV_M1_MASK
    0U,	// PseudoVWSUBU_WV_M1_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M1_TIED
    0U,	// PseudoVWSUBU_WV_M2
    0U,	// PseudoVWSUBU_WV_M2_MASK
    0U,	// PseudoVWSUBU_WV_M2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M2_TIED
    0U,	// PseudoVWSUBU_WV_M4
    0U,	// PseudoVWSUBU_WV_M4_MASK
    0U,	// PseudoVWSUBU_WV_M4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_M4_TIED
    0U,	// PseudoVWSUBU_WV_MF2
    0U,	// PseudoVWSUBU_WV_MF2_MASK
    0U,	// PseudoVWSUBU_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF2_TIED
    0U,	// PseudoVWSUBU_WV_MF4
    0U,	// PseudoVWSUBU_WV_MF4_MASK
    0U,	// PseudoVWSUBU_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF4_TIED
    0U,	// PseudoVWSUBU_WV_MF8
    0U,	// PseudoVWSUBU_WV_MF8_MASK
    0U,	// PseudoVWSUBU_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUBU_WV_MF8_TIED
    0U,	// PseudoVWSUBU_WX_M1
    0U,	// PseudoVWSUBU_WX_M1_MASK
    0U,	// PseudoVWSUBU_WX_M2
    0U,	// PseudoVWSUBU_WX_M2_MASK
    0U,	// PseudoVWSUBU_WX_M4
    0U,	// PseudoVWSUBU_WX_M4_MASK
    0U,	// PseudoVWSUBU_WX_MF2
    0U,	// PseudoVWSUBU_WX_MF2_MASK
    0U,	// PseudoVWSUBU_WX_MF4
    0U,	// PseudoVWSUBU_WX_MF4_MASK
    0U,	// PseudoVWSUBU_WX_MF8
    0U,	// PseudoVWSUBU_WX_MF8_MASK
    0U,	// PseudoVWSUB_VV_M1
    0U,	// PseudoVWSUB_VV_M1_MASK
    0U,	// PseudoVWSUB_VV_M2
    0U,	// PseudoVWSUB_VV_M2_MASK
    0U,	// PseudoVWSUB_VV_M4
    0U,	// PseudoVWSUB_VV_M4_MASK
    0U,	// PseudoVWSUB_VV_MF2
    0U,	// PseudoVWSUB_VV_MF2_MASK
    0U,	// PseudoVWSUB_VV_MF4
    0U,	// PseudoVWSUB_VV_MF4_MASK
    0U,	// PseudoVWSUB_VV_MF8
    0U,	// PseudoVWSUB_VV_MF8_MASK
    0U,	// PseudoVWSUB_VX_M1
    0U,	// PseudoVWSUB_VX_M1_MASK
    0U,	// PseudoVWSUB_VX_M2
    0U,	// PseudoVWSUB_VX_M2_MASK
    0U,	// PseudoVWSUB_VX_M4
    0U,	// PseudoVWSUB_VX_M4_MASK
    0U,	// PseudoVWSUB_VX_MF2
    0U,	// PseudoVWSUB_VX_MF2_MASK
    0U,	// PseudoVWSUB_VX_MF4
    0U,	// PseudoVWSUB_VX_MF4_MASK
    0U,	// PseudoVWSUB_VX_MF8
    0U,	// PseudoVWSUB_VX_MF8_MASK
    0U,	// PseudoVWSUB_WV_M1
    0U,	// PseudoVWSUB_WV_M1_MASK
    0U,	// PseudoVWSUB_WV_M1_MASK_TIED
    0U,	// PseudoVWSUB_WV_M1_TIED
    0U,	// PseudoVWSUB_WV_M2
    0U,	// PseudoVWSUB_WV_M2_MASK
    0U,	// PseudoVWSUB_WV_M2_MASK_TIED
    0U,	// PseudoVWSUB_WV_M2_TIED
    0U,	// PseudoVWSUB_WV_M4
    0U,	// PseudoVWSUB_WV_M4_MASK
    0U,	// PseudoVWSUB_WV_M4_MASK_TIED
    0U,	// PseudoVWSUB_WV_M4_TIED
    0U,	// PseudoVWSUB_WV_MF2
    0U,	// PseudoVWSUB_WV_MF2_MASK
    0U,	// PseudoVWSUB_WV_MF2_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF2_TIED
    0U,	// PseudoVWSUB_WV_MF4
    0U,	// PseudoVWSUB_WV_MF4_MASK
    0U,	// PseudoVWSUB_WV_MF4_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF4_TIED
    0U,	// PseudoVWSUB_WV_MF8
    0U,	// PseudoVWSUB_WV_MF8_MASK
    0U,	// PseudoVWSUB_WV_MF8_MASK_TIED
    0U,	// PseudoVWSUB_WV_MF8_TIED
    0U,	// PseudoVWSUB_WX_M1
    0U,	// PseudoVWSUB_WX_M1_MASK
    0U,	// PseudoVWSUB_WX_M2
    0U,	// PseudoVWSUB_WX_M2_MASK
    0U,	// PseudoVWSUB_WX_M4
    0U,	// PseudoVWSUB_WX_M4_MASK
    0U,	// PseudoVWSUB_WX_MF2
    0U,	// PseudoVWSUB_WX_MF2_MASK
    0U,	// PseudoVWSUB_WX_MF4
    0U,	// PseudoVWSUB_WX_MF4_MASK
    0U,	// PseudoVWSUB_WX_MF8
    0U,	// PseudoVWSUB_WX_MF8_MASK
    0U,	// PseudoVXOR_VI_M1
    0U,	// PseudoVXOR_VI_M1_MASK
    0U,	// PseudoVXOR_VI_M2
    0U,	// PseudoVXOR_VI_M2_MASK
    0U,	// PseudoVXOR_VI_M4
    0U,	// PseudoVXOR_VI_M4_MASK
    0U,	// PseudoVXOR_VI_M8
    0U,	// PseudoVXOR_VI_M8_MASK
    0U,	// PseudoVXOR_VI_MF2
    0U,	// PseudoVXOR_VI_MF2_MASK
    0U,	// PseudoVXOR_VI_MF4
    0U,	// PseudoVXOR_VI_MF4_MASK
    0U,	// PseudoVXOR_VI_MF8
    0U,	// PseudoVXOR_VI_MF8_MASK
    0U,	// PseudoVXOR_VV_M1
    0U,	// PseudoVXOR_VV_M1_MASK
    0U,	// PseudoVXOR_VV_M2
    0U,	// PseudoVXOR_VV_M2_MASK
    0U,	// PseudoVXOR_VV_M4
    0U,	// PseudoVXOR_VV_M4_MASK
    0U,	// PseudoVXOR_VV_M8
    0U,	// PseudoVXOR_VV_M8_MASK
    0U,	// PseudoVXOR_VV_MF2
    0U,	// PseudoVXOR_VV_MF2_MASK
    0U,	// PseudoVXOR_VV_MF4
    0U,	// PseudoVXOR_VV_MF4_MASK
    0U,	// PseudoVXOR_VV_MF8
    0U,	// PseudoVXOR_VV_MF8_MASK
    0U,	// PseudoVXOR_VX_M1
    0U,	// PseudoVXOR_VX_M1_MASK
    0U,	// PseudoVXOR_VX_M2
    0U,	// PseudoVXOR_VX_M2_MASK
    0U,	// PseudoVXOR_VX_M4
    0U,	// PseudoVXOR_VX_M4_MASK
    0U,	// PseudoVXOR_VX_M8
    0U,	// PseudoVXOR_VX_M8_MASK
    0U,	// PseudoVXOR_VX_MF2
    0U,	// PseudoVXOR_VX_MF2_MASK
    0U,	// PseudoVXOR_VX_MF4
    0U,	// PseudoVXOR_VX_MF4_MASK
    0U,	// PseudoVXOR_VX_MF8
    0U,	// PseudoVXOR_VX_MF8_MASK
    0U,	// PseudoVZEXT_VF2_M1
    0U,	// PseudoVZEXT_VF2_M1_MASK
    0U,	// PseudoVZEXT_VF2_M2
    0U,	// PseudoVZEXT_VF2_M2_MASK
    0U,	// PseudoVZEXT_VF2_M4
    0U,	// PseudoVZEXT_VF2_M4_MASK
    0U,	// PseudoVZEXT_VF2_M8
    0U,	// PseudoVZEXT_VF2_M8_MASK
    0U,	// PseudoVZEXT_VF2_MF2
    0U,	// PseudoVZEXT_VF2_MF2_MASK
    0U,	// PseudoVZEXT_VF2_MF4
    0U,	// PseudoVZEXT_VF2_MF4_MASK
    0U,	// PseudoVZEXT_VF4_M1
    0U,	// PseudoVZEXT_VF4_M1_MASK
    0U,	// PseudoVZEXT_VF4_M2
    0U,	// PseudoVZEXT_VF4_M2_MASK
    0U,	// PseudoVZEXT_VF4_M4
    0U,	// PseudoVZEXT_VF4_M4_MASK
    0U,	// PseudoVZEXT_VF4_M8
    0U,	// PseudoVZEXT_VF4_M8_MASK
    0U,	// PseudoVZEXT_VF4_MF2
    0U,	// PseudoVZEXT_VF4_MF2_MASK
    0U,	// PseudoVZEXT_VF8_M1
    0U,	// PseudoVZEXT_VF8_M1_MASK
    0U,	// PseudoVZEXT_VF8_M2
    0U,	// PseudoVZEXT_VF8_M2_MASK
    0U,	// PseudoVZEXT_VF8_M4
    0U,	// PseudoVZEXT_VF8_M4_MASK
    0U,	// PseudoVZEXT_VF8_M8
    0U,	// PseudoVZEXT_VF8_M8_MASK
    0U,	// PseudoZEXT_H
    0U,	// PseudoZEXT_W
    0U,	// ReadCounterWide
    0U,	// ReadFCSR
    0U,	// ReadFFLAGS
    0U,	// ReadFRM
    0U,	// Select_FPR16INX_Using_CC_GPR
    0U,	// Select_FPR16_Using_CC_GPR
    0U,	// Select_FPR32INX_Using_CC_GPR
    0U,	// Select_FPR32_Using_CC_GPR
    0U,	// Select_FPR64IN32X_Using_CC_GPR
    0U,	// Select_FPR64INX_Using_CC_GPR
    0U,	// Select_FPR64_Using_CC_GPR
    0U,	// Select_GPRNoX0_Using_CC_SImm16NonZero_QC
    0U,	// Select_GPRNoX0_Using_CC_SImm5NonZero_QC
    0U,	// Select_GPRNoX0_Using_CC_UImm16NonZero_QC
    0U,	// Select_GPRNoX0_Using_CC_UImm5NonZero_QC
    0U,	// Select_GPR_Using_CC_GPR
    0U,	// Select_GPR_Using_CC_Imm5_Zibi
    0U,	// Select_GPR_Using_CC_SImm5_CV
    0U,	// Select_GPR_Using_CC_UImm7_NDS
    0U,	// Select_GPR_Using_CC_UImmLog2XLen_NDS
    0U,	// SetFCSR
    0U,	// SetFCSRImm
    0U,	// SplitF64Pseudo
    0U,	// SwapFRMImm
    0U,	// WriteFCSR
    0U,	// WriteFCSRImm
    0U,	// WriteFFLAGS
    0U,	// WriteFRM
    0U,	// WriteFRMImm
    0U,	// WriteVXRMImm
    1U,	// AADD
    1U,	// AADDU
    0U,	// ABS
    0U,	// ABSW
    1U,	// ADD
    1U,	// ADDD
    1U,	// ADDI
    1U,	// ADDIW
    1U,	// ADDW
    1U,	// ADD_UW
    0U,	// AES32DSI
    0U,	// AES32DSMI
    0U,	// AES32ESI
    0U,	// AES32ESMI
    1U,	// AES64DS
    1U,	// AES64DSM
    1U,	// AES64ES
    1U,	// AES64ESM
    0U,	// AES64IM
    1U,	// AES64KS1I
    1U,	// AES64KS2
    0U,	// AMOADD_B
    0U,	// AMOADD_B_AQ
    0U,	// AMOADD_B_AQRL
    0U,	// AMOADD_B_RL
    0U,	// AMOADD_D
    0U,	// AMOADD_D_AQ
    0U,	// AMOADD_D_AQRL
    0U,	// AMOADD_D_RL
    0U,	// AMOADD_H
    0U,	// AMOADD_H_AQ
    0U,	// AMOADD_H_AQRL
    0U,	// AMOADD_H_RL
    0U,	// AMOADD_W
    0U,	// AMOADD_W_AQ
    0U,	// AMOADD_W_AQRL
    0U,	// AMOADD_W_RL
    0U,	// AMOAND_B
    0U,	// AMOAND_B_AQ
    0U,	// AMOAND_B_AQRL
    0U,	// AMOAND_B_RL
    0U,	// AMOAND_D
    0U,	// AMOAND_D_AQ
    0U,	// AMOAND_D_AQRL
    0U,	// AMOAND_D_RL
    0U,	// AMOAND_H
    0U,	// AMOAND_H_AQ
    0U,	// AMOAND_H_AQRL
    0U,	// AMOAND_H_RL
    0U,	// AMOAND_W
    0U,	// AMOAND_W_AQ
    0U,	// AMOAND_W_AQRL
    0U,	// AMOAND_W_RL
    0U,	// AMOCAS_B
    0U,	// AMOCAS_B_AQ
    0U,	// AMOCAS_B_AQRL
    0U,	// AMOCAS_B_RL
    0U,	// AMOCAS_D_RV32
    0U,	// AMOCAS_D_RV32_AQ
    0U,	// AMOCAS_D_RV32_AQRL
    0U,	// AMOCAS_D_RV32_RL
    0U,	// AMOCAS_D_RV64
    0U,	// AMOCAS_D_RV64_AQ
    0U,	// AMOCAS_D_RV64_AQRL
    0U,	// AMOCAS_D_RV64_RL
    0U,	// AMOCAS_H
    0U,	// AMOCAS_H_AQ
    0U,	// AMOCAS_H_AQRL
    0U,	// AMOCAS_H_RL
    0U,	// AMOCAS_Q
    0U,	// AMOCAS_Q_AQ
    0U,	// AMOCAS_Q_AQRL
    0U,	// AMOCAS_Q_RL
    0U,	// AMOCAS_W
    0U,	// AMOCAS_W_AQ
    0U,	// AMOCAS_W_AQRL
    0U,	// AMOCAS_W_RL
    0U,	// AMOMAXU_B
    0U,	// AMOMAXU_B_AQ
    0U,	// AMOMAXU_B_AQRL
    0U,	// AMOMAXU_B_RL
    0U,	// AMOMAXU_D
    0U,	// AMOMAXU_D_AQ
    0U,	// AMOMAXU_D_AQRL
    0U,	// AMOMAXU_D_RL
    0U,	// AMOMAXU_H
    0U,	// AMOMAXU_H_AQ
    0U,	// AMOMAXU_H_AQRL
    0U,	// AMOMAXU_H_RL
    0U,	// AMOMAXU_W
    0U,	// AMOMAXU_W_AQ
    0U,	// AMOMAXU_W_AQRL
    0U,	// AMOMAXU_W_RL
    0U,	// AMOMAX_B
    0U,	// AMOMAX_B_AQ
    0U,	// AMOMAX_B_AQRL
    0U,	// AMOMAX_B_RL
    0U,	// AMOMAX_D
    0U,	// AMOMAX_D_AQ
    0U,	// AMOMAX_D_AQRL
    0U,	// AMOMAX_D_RL
    0U,	// AMOMAX_H
    0U,	// AMOMAX_H_AQ
    0U,	// AMOMAX_H_AQRL
    0U,	// AMOMAX_H_RL
    0U,	// AMOMAX_W
    0U,	// AMOMAX_W_AQ
    0U,	// AMOMAX_W_AQRL
    0U,	// AMOMAX_W_RL
    0U,	// AMOMINU_B
    0U,	// AMOMINU_B_AQ
    0U,	// AMOMINU_B_AQRL
    0U,	// AMOMINU_B_RL
    0U,	// AMOMINU_D
    0U,	// AMOMINU_D_AQ
    0U,	// AMOMINU_D_AQRL
    0U,	// AMOMINU_D_RL
    0U,	// AMOMINU_H
    0U,	// AMOMINU_H_AQ
    0U,	// AMOMINU_H_AQRL
    0U,	// AMOMINU_H_RL
    0U,	// AMOMINU_W
    0U,	// AMOMINU_W_AQ
    0U,	// AMOMINU_W_AQRL
    0U,	// AMOMINU_W_RL
    0U,	// AMOMIN_B
    0U,	// AMOMIN_B_AQ
    0U,	// AMOMIN_B_AQRL
    0U,	// AMOMIN_B_RL
    0U,	// AMOMIN_D
    0U,	// AMOMIN_D_AQ
    0U,	// AMOMIN_D_AQRL
    0U,	// AMOMIN_D_RL
    0U,	// AMOMIN_H
    0U,	// AMOMIN_H_AQ
    0U,	// AMOMIN_H_AQRL
    0U,	// AMOMIN_H_RL
    0U,	// AMOMIN_W
    0U,	// AMOMIN_W_AQ
    0U,	// AMOMIN_W_AQRL
    0U,	// AMOMIN_W_RL
    0U,	// AMOOR_B
    0U,	// AMOOR_B_AQ
    0U,	// AMOOR_B_AQRL
    0U,	// AMOOR_B_RL
    0U,	// AMOOR_D
    0U,	// AMOOR_D_AQ
    0U,	// AMOOR_D_AQRL
    0U,	// AMOOR_D_RL
    0U,	// AMOOR_H
    0U,	// AMOOR_H_AQ
    0U,	// AMOOR_H_AQRL
    0U,	// AMOOR_H_RL
    0U,	// AMOOR_W
    0U,	// AMOOR_W_AQ
    0U,	// AMOOR_W_AQRL
    0U,	// AMOOR_W_RL
    0U,	// AMOSWAP_B
    0U,	// AMOSWAP_B_AQ
    0U,	// AMOSWAP_B_AQRL
    0U,	// AMOSWAP_B_RL
    0U,	// AMOSWAP_D
    0U,	// AMOSWAP_D_AQ
    0U,	// AMOSWAP_D_AQRL
    0U,	// AMOSWAP_D_RL
    0U,	// AMOSWAP_H
    0U,	// AMOSWAP_H_AQ
    0U,	// AMOSWAP_H_AQRL
    0U,	// AMOSWAP_H_RL
    0U,	// AMOSWAP_W
    0U,	// AMOSWAP_W_AQ
    0U,	// AMOSWAP_W_AQRL
    0U,	// AMOSWAP_W_RL
    0U,	// AMOXOR_B
    0U,	// AMOXOR_B_AQ
    0U,	// AMOXOR_B_AQRL
    0U,	// AMOXOR_B_RL
    0U,	// AMOXOR_D
    0U,	// AMOXOR_D_AQ
    0U,	// AMOXOR_D_AQRL
    0U,	// AMOXOR_D_RL
    0U,	// AMOXOR_H
    0U,	// AMOXOR_H_AQ
    0U,	// AMOXOR_H_AQRL
    0U,	// AMOXOR_H_RL
    0U,	// AMOXOR_W
    0U,	// AMOXOR_W_AQ
    0U,	// AMOXOR_W_AQRL
    0U,	// AMOXOR_W_RL
    1U,	// AND
    1U,	// ANDI
    1U,	// ANDN
    1U,	// ASUB
    1U,	// ASUBU
    0U,	// AUIPC
    1U,	// BCLR
    1U,	// BCLRI
    0U,	// BEQ
    0U,	// BEQI
    1U,	// BEXT
    1U,	// BEXTI
    0U,	// BGE
    0U,	// BGEU
    1U,	// BINV
    1U,	// BINVI
    0U,	// BLT
    0U,	// BLTU
    0U,	// BNE
    0U,	// BNEI
    0U,	// BREV8
    1U,	// BSET
    1U,	// BSETI
    0U,	// CBO_CLEAN
    0U,	// CBO_FLUSH
    0U,	// CBO_INVAL
    0U,	// CBO_ZERO
    1U,	// CLMUL
    1U,	// CLMULH
    1U,	// CLMULR
    0U,	// CLS
    0U,	// CLSW
    0U,	// CLZ
    0U,	// CLZW
    0U,	// CM_JALT
    0U,	// CM_JT
    0U,	// CM_MVA01S
    0U,	// CM_MVSA01
    0U,	// CM_POP
    0U,	// CM_POPRET
    0U,	// CM_POPRETZ
    0U,	// CM_PUSH
    0U,	// CPOP
    0U,	// CPOPW
    0U,	// CSRRC
    0U,	// CSRRCI
    0U,	// CSRRS
    0U,	// CSRRSI
    0U,	// CSRRW
    0U,	// CSRRWI
    0U,	// CTZ
    0U,	// CTZW
    0U,	// CV_ABS
    0U,	// CV_ABS_B
    0U,	// CV_ABS_H
    0U,	// CV_ADDN
    1U,	// CV_ADDNR
    0U,	// CV_ADDRN
    1U,	// CV_ADDRNR
    0U,	// CV_ADDUN
    1U,	// CV_ADDUNR
    0U,	// CV_ADDURN
    1U,	// CV_ADDURNR
    1U,	// CV_ADD_B
    1U,	// CV_ADD_DIV2
    1U,	// CV_ADD_DIV4
    1U,	// CV_ADD_DIV8
    1U,	// CV_ADD_H
    1U,	// CV_ADD_SCI_B
    1U,	// CV_ADD_SCI_H
    1U,	// CV_ADD_SC_B
    1U,	// CV_ADD_SC_H
    1U,	// CV_AND_B
    1U,	// CV_AND_H
    1U,	// CV_AND_SCI_B
    1U,	// CV_AND_SCI_H
    1U,	// CV_AND_SC_B
    1U,	// CV_AND_SC_H
    1U,	// CV_AVGU_B
    1U,	// CV_AVGU_H
    1U,	// CV_AVGU_SCI_B
    1U,	// CV_AVGU_SCI_H
    1U,	// CV_AVGU_SC_B
    1U,	// CV_AVGU_SC_H
    1U,	// CV_AVG_B
    1U,	// CV_AVG_H
    1U,	// CV_AVG_SCI_B
    1U,	// CV_AVG_SCI_H
    1U,	// CV_AVG_SC_B
    1U,	// CV_AVG_SC_H
    0U,	// CV_BCLR
    1U,	// CV_BCLRR
    0U,	// CV_BEQIMM
    0U,	// CV_BITREV
    0U,	// CV_BNEIMM
    0U,	// CV_BSET
    1U,	// CV_BSETR
    0U,	// CV_CLB
    1U,	// CV_CLIP
    1U,	// CV_CLIPR
    1U,	// CV_CLIPU
    1U,	// CV_CLIPUR
    1U,	// CV_CMPEQ_B
    1U,	// CV_CMPEQ_H
    1U,	// CV_CMPEQ_SCI_B
    1U,	// CV_CMPEQ_SCI_H
    1U,	// CV_CMPEQ_SC_B
    1U,	// CV_CMPEQ_SC_H
    1U,	// CV_CMPGEU_B
    1U,	// CV_CMPGEU_H
    1U,	// CV_CMPGEU_SCI_B
    1U,	// CV_CMPGEU_SCI_H
    1U,	// CV_CMPGEU_SC_B
    1U,	// CV_CMPGEU_SC_H
    1U,	// CV_CMPGE_B
    1U,	// CV_CMPGE_H
    1U,	// CV_CMPGE_SCI_B
    1U,	// CV_CMPGE_SCI_H
    1U,	// CV_CMPGE_SC_B
    1U,	// CV_CMPGE_SC_H
    1U,	// CV_CMPGTU_B
    1U,	// CV_CMPGTU_H
    1U,	// CV_CMPGTU_SCI_B
    1U,	// CV_CMPGTU_SCI_H
    1U,	// CV_CMPGTU_SC_B
    1U,	// CV_CMPGTU_SC_H
    1U,	// CV_CMPGT_B
    1U,	// CV_CMPGT_H
    1U,	// CV_CMPGT_SCI_B
    1U,	// CV_CMPGT_SCI_H
    1U,	// CV_CMPGT_SC_B
    1U,	// CV_CMPGT_SC_H
    1U,	// CV_CMPLEU_B
    1U,	// CV_CMPLEU_H
    1U,	// CV_CMPLEU_SCI_B
    1U,	// CV_CMPLEU_SCI_H
    1U,	// CV_CMPLEU_SC_B
    1U,	// CV_CMPLEU_SC_H
    1U,	// CV_CMPLE_B
    1U,	// CV_CMPLE_H
    1U,	// CV_CMPLE_SCI_B
    1U,	// CV_CMPLE_SCI_H
    1U,	// CV_CMPLE_SC_B
    1U,	// CV_CMPLE_SC_H
    1U,	// CV_CMPLTU_B
    1U,	// CV_CMPLTU_H
    1U,	// CV_CMPLTU_SCI_B
    1U,	// CV_CMPLTU_SCI_H
    1U,	// CV_CMPLTU_SC_B
    1U,	// CV_CMPLTU_SC_H
    1U,	// CV_CMPLT_B
    1U,	// CV_CMPLT_H
    1U,	// CV_CMPLT_SCI_B
    1U,	// CV_CMPLT_SCI_H
    1U,	// CV_CMPLT_SC_B
    1U,	// CV_CMPLT_SC_H
    1U,	// CV_CMPNE_B
    1U,	// CV_CMPNE_H
    1U,	// CV_CMPNE_SCI_B
    1U,	// CV_CMPNE_SCI_H
    1U,	// CV_CMPNE_SC_B
    1U,	// CV_CMPNE_SC_H
    0U,	// CV_CNT
    0U,	// CV_CPLXCONJ
    1U,	// CV_CPLXMUL_I
    1U,	// CV_CPLXMUL_I_DIV2
    1U,	// CV_CPLXMUL_I_DIV4
    1U,	// CV_CPLXMUL_I_DIV8
    1U,	// CV_CPLXMUL_R
    1U,	// CV_CPLXMUL_R_DIV2
    1U,	// CV_CPLXMUL_R_DIV4
    1U,	// CV_CPLXMUL_R_DIV8
    1U,	// CV_DOTSP_B
    1U,	// CV_DOTSP_H
    1U,	// CV_DOTSP_SCI_B
    1U,	// CV_DOTSP_SCI_H
    1U,	// CV_DOTSP_SC_B
    1U,	// CV_DOTSP_SC_H
    1U,	// CV_DOTUP_B
    1U,	// CV_DOTUP_H
    1U,	// CV_DOTUP_SCI_B
    1U,	// CV_DOTUP_SCI_H
    1U,	// CV_DOTUP_SC_B
    1U,	// CV_DOTUP_SC_H
    1U,	// CV_DOTUSP_B
    1U,	// CV_DOTUSP_H
    1U,	// CV_DOTUSP_SCI_B
    1U,	// CV_DOTUSP_SCI_H
    1U,	// CV_DOTUSP_SC_B
    1U,	// CV_DOTUSP_SC_H
    0U,	// CV_ELW
    0U,	// CV_EXTBS
    0U,	// CV_EXTBZ
    0U,	// CV_EXTHS
    0U,	// CV_EXTHZ
    0U,	// CV_EXTRACT
    1U,	// CV_EXTRACTR
    0U,	// CV_EXTRACTU
    1U,	// CV_EXTRACTUR
    1U,	// CV_EXTRACTU_B
    1U,	// CV_EXTRACTU_H
    1U,	// CV_EXTRACT_B
    1U,	// CV_EXTRACT_H
    0U,	// CV_FF1
    0U,	// CV_FL1
    16U,	// CV_INSERT
    1U,	// CV_INSERTR
    1U,	// CV_INSERT_B
    1U,	// CV_INSERT_H
    0U,	// CV_LBU_ri_inc
    0U,	// CV_LBU_rr
    0U,	// CV_LBU_rr_inc
    0U,	// CV_LB_ri_inc
    0U,	// CV_LB_rr
    0U,	// CV_LB_rr_inc
    0U,	// CV_LHU_ri_inc
    0U,	// CV_LHU_rr
    0U,	// CV_LHU_rr_inc
    0U,	// CV_LH_ri_inc
    0U,	// CV_LH_rr
    0U,	// CV_LH_rr_inc
    0U,	// CV_LW_ri_inc
    0U,	// CV_LW_rr
    0U,	// CV_LW_rr_inc
    1U,	// CV_MAC
    16U,	// CV_MACHHSN
    16U,	// CV_MACHHSRN
    16U,	// CV_MACHHUN
    16U,	// CV_MACHHURN
    16U,	// CV_MACSN
    16U,	// CV_MACSRN
    16U,	// CV_MACUN
    16U,	// CV_MACURN
    1U,	// CV_MAX
    1U,	// CV_MAXU
    1U,	// CV_MAXU_B
    1U,	// CV_MAXU_H
    1U,	// CV_MAXU_SCI_B
    1U,	// CV_MAXU_SCI_H
    1U,	// CV_MAXU_SC_B
    1U,	// CV_MAXU_SC_H
    1U,	// CV_MAX_B
    1U,	// CV_MAX_H
    1U,	// CV_MAX_SCI_B
    1U,	// CV_MAX_SCI_H
    1U,	// CV_MAX_SC_B
    1U,	// CV_MAX_SC_H
    1U,	// CV_MIN
    1U,	// CV_MINU
    1U,	// CV_MINU_B
    1U,	// CV_MINU_H
    1U,	// CV_MINU_SCI_B
    1U,	// CV_MINU_SCI_H
    1U,	// CV_MINU_SC_B
    1U,	// CV_MINU_SC_H
    1U,	// CV_MIN_B
    1U,	// CV_MIN_H
    1U,	// CV_MIN_SCI_B
    1U,	// CV_MIN_SCI_H
    1U,	// CV_MIN_SC_B
    1U,	// CV_MIN_SC_H
    1U,	// CV_MSU
    0U,	// CV_MULHHSN
    0U,	// CV_MULHHSRN
    0U,	// CV_MULHHUN
    0U,	// CV_MULHHURN
    0U,	// CV_MULSN
    0U,	// CV_MULSRN
    0U,	// CV_MULUN
    0U,	// CV_MULURN
    1U,	// CV_OR_B
    1U,	// CV_OR_H
    1U,	// CV_OR_SCI_B
    1U,	// CV_OR_SCI_H
    1U,	// CV_OR_SC_B
    1U,	// CV_OR_SC_H
    1U,	// CV_PACK
    1U,	// CV_PACKHI_B
    1U,	// CV_PACKLO_B
    1U,	// CV_PACK_H
    1U,	// CV_ROR
    0U,	// CV_SB_ri_inc
    0U,	// CV_SB_rr
    0U,	// CV_SB_rr_inc
    1U,	// CV_SDOTSP_B
    1U,	// CV_SDOTSP_H
    1U,	// CV_SDOTSP_SCI_B
    1U,	// CV_SDOTSP_SCI_H
    1U,	// CV_SDOTSP_SC_B
    1U,	// CV_SDOTSP_SC_H
    1U,	// CV_SDOTUP_B
    1U,	// CV_SDOTUP_H
    1U,	// CV_SDOTUP_SCI_B
    1U,	// CV_SDOTUP_SCI_H
    1U,	// CV_SDOTUP_SC_B
    1U,	// CV_SDOTUP_SC_H
    1U,	// CV_SDOTUSP_B
    1U,	// CV_SDOTUSP_H
    1U,	// CV_SDOTUSP_SCI_B
    1U,	// CV_SDOTUSP_SCI_H
    1U,	// CV_SDOTUSP_SC_B
    1U,	// CV_SDOTUSP_SC_H
    1U,	// CV_SHUFFLE2_B
    1U,	// CV_SHUFFLE2_H
    1U,	// CV_SHUFFLEI0_SCI_B
    1U,	// CV_SHUFFLEI1_SCI_B
    1U,	// CV_SHUFFLEI2_SCI_B
    1U,	// CV_SHUFFLEI3_SCI_B
    1U,	// CV_SHUFFLE_B
    1U,	// CV_SHUFFLE_H
    1U,	// CV_SHUFFLE_SCI_H
    0U,	// CV_SH_ri_inc
    0U,	// CV_SH_rr
    0U,	// CV_SH_rr_inc
    1U,	// CV_SLE
    1U,	// CV_SLEU
    1U,	// CV_SLL_B
    1U,	// CV_SLL_H
    1U,	// CV_SLL_SCI_B
    1U,	// CV_SLL_SCI_H
    1U,	// CV_SLL_SC_B
    1U,	// CV_SLL_SC_H
    1U,	// CV_SRA_B
    1U,	// CV_SRA_H
    1U,	// CV_SRA_SCI_B
    1U,	// CV_SRA_SCI_H
    1U,	// CV_SRA_SC_B
    1U,	// CV_SRA_SC_H
    1U,	// CV_SRL_B
    1U,	// CV_SRL_H
    1U,	// CV_SRL_SCI_B
    1U,	// CV_SRL_SCI_H
    1U,	// CV_SRL_SC_B
    1U,	// CV_SRL_SC_H
    0U,	// CV_SUBN
    1U,	// CV_SUBNR
    0U,	// CV_SUBRN
    1U,	// CV_SUBRNR
    1U,	// CV_SUBROTMJ
    1U,	// CV_SUBROTMJ_DIV2
    1U,	// CV_SUBROTMJ_DIV4
    1U,	// CV_SUBROTMJ_DIV8
    0U,	// CV_SUBUN
    1U,	// CV_SUBUNR
    0U,	// CV_SUBURN
    1U,	// CV_SUBURNR
    1U,	// CV_SUB_B
    1U,	// CV_SUB_DIV2
    1U,	// CV_SUB_DIV4
    1U,	// CV_SUB_DIV8
    1U,	// CV_SUB_H
    1U,	// CV_SUB_SCI_B
    1U,	// CV_SUB_SCI_H
    1U,	// CV_SUB_SC_B
    1U,	// CV_SUB_SC_H
    0U,	// CV_SW_ri_inc
    0U,	// CV_SW_rr
    0U,	// CV_SW_rr_inc
    1U,	// CV_XOR_B
    1U,	// CV_XOR_H
    1U,	// CV_XOR_SCI_B
    1U,	// CV_XOR_SCI_H
    1U,	// CV_XOR_SC_B
    1U,	// CV_XOR_SC_H
    1U,	// CZERO_EQZ
    1U,	// CZERO_NEZ
    0U,	// C_ADD
    0U,	// C_ADDI
    0U,	// C_ADDI16SP
    1U,	// C_ADDI4SPN
    0U,	// C_ADDIW
    0U,	// C_ADDW
    0U,	// C_AND
    0U,	// C_ANDI
    0U,	// C_BEQZ
    0U,	// C_BNEZ
    0U,	// C_EBREAK
    0U,	// C_FLD
    0U,	// C_FLDSP
    0U,	// C_FLW
    0U,	// C_FLWSP
    0U,	// C_FSD
    0U,	// C_FSDSP
    0U,	// C_FSW
    0U,	// C_FSWSP
    0U,	// C_J
    0U,	// C_JAL
    0U,	// C_JALR
    0U,	// C_JR
    0U,	// C_LBU
    0U,	// C_LD
    0U,	// C_LDSP
    0U,	// C_LDSP_RV32
    0U,	// C_LD_RV32
    0U,	// C_LH
    0U,	// C_LHU
    0U,	// C_LH_INX
    0U,	// C_LI
    0U,	// C_LUI
    0U,	// C_LW
    0U,	// C_LWSP
    0U,	// C_LWSP_INX
    0U,	// C_LW_INX
    0U,	// C_MOP_1
    0U,	// C_MOP_11
    0U,	// C_MOP_13
    0U,	// C_MOP_15
    0U,	// C_MOP_3
    0U,	// C_MOP_5
    0U,	// C_MOP_7
    0U,	// C_MOP_9
    0U,	// C_MUL
    0U,	// C_MV
    0U,	// C_NOP
    0U,	// C_NOP_HINT
    0U,	// C_NOT
    0U,	// C_OR
    0U,	// C_SB
    0U,	// C_SD
    0U,	// C_SDSP
    0U,	// C_SDSP_RV32
    0U,	// C_SD_RV32
    0U,	// C_SEXT_B
    0U,	// C_SEXT_H
    0U,	// C_SH
    0U,	// C_SH_INX
    0U,	// C_SLLI
    0U,	// C_SRAI
    0U,	// C_SRLI
    0U,	// C_SSPOPCHK
    0U,	// C_SSPUSH
    0U,	// C_SUB
    0U,	// C_SUBW
    0U,	// C_SW
    0U,	// C_SWSP
    0U,	// C_SWSP_INX
    0U,	// C_SW_INX
    0U,	// C_UNIMP
    0U,	// C_XOR
    0U,	// C_ZEXT_B
    0U,	// C_ZEXT_H
    0U,	// C_ZEXT_W
    1U,	// DIV
    1U,	// DIVU
    1U,	// DIVUW
    1U,	// DIVW
    0U,	// DRET
    0U,	// EBREAK
    0U,	// ECALL
    4U,	// FADD_D
    4U,	// FADD_D_IN32X
    4U,	// FADD_D_INX
    4U,	// FADD_H
    4U,	// FADD_H_INX
    4U,	// FADD_Q
    4U,	// FADD_S
    4U,	// FADD_S_INX
    0U,	// FCLASS_D
    0U,	// FCLASS_D_IN32X
    0U,	// FCLASS_D_INX
    0U,	// FCLASS_H
    0U,	// FCLASS_H_INX
    0U,	// FCLASS_Q
    0U,	// FCLASS_S
    0U,	// FCLASS_S_INX
    0U,	// FCVTMOD_W_D
    0U,	// FCVT_BF16_S
    0U,	// FCVT_D_H
    0U,	// FCVT_D_H_IN32X
    0U,	// FCVT_D_H_INX
    0U,	// FCVT_D_L
    0U,	// FCVT_D_LU
    0U,	// FCVT_D_LU_INX
    0U,	// FCVT_D_L_INX
    0U,	// FCVT_D_Q
    0U,	// FCVT_D_S
    0U,	// FCVT_D_S_IN32X
    0U,	// FCVT_D_S_INX
    0U,	// FCVT_D_W
    0U,	// FCVT_D_WU
    0U,	// FCVT_D_WU_IN32X
    0U,	// FCVT_D_WU_INX
    0U,	// FCVT_D_W_IN32X
    0U,	// FCVT_D_W_INX
    0U,	// FCVT_H_D
    0U,	// FCVT_H_D_IN32X
    0U,	// FCVT_H_D_INX
    0U,	// FCVT_H_L
    0U,	// FCVT_H_LU
    0U,	// FCVT_H_LU_INX
    0U,	// FCVT_H_L_INX
    0U,	// FCVT_H_S
    0U,	// FCVT_H_S_INX
    0U,	// FCVT_H_W
    0U,	// FCVT_H_WU
    0U,	// FCVT_H_WU_INX
    0U,	// FCVT_H_W_INX
    0U,	// FCVT_LU_D
    0U,	// FCVT_LU_D_INX
    0U,	// FCVT_LU_H
    0U,	// FCVT_LU_H_INX
    0U,	// FCVT_LU_Q
    0U,	// FCVT_LU_S
    0U,	// FCVT_LU_S_INX
    0U,	// FCVT_L_D
    0U,	// FCVT_L_D_INX
    0U,	// FCVT_L_H
    0U,	// FCVT_L_H_INX
    0U,	// FCVT_L_Q
    0U,	// FCVT_L_S
    0U,	// FCVT_L_S_INX
    0U,	// FCVT_Q_D
    0U,	// FCVT_Q_L
    0U,	// FCVT_Q_LU
    0U,	// FCVT_Q_S
    0U,	// FCVT_Q_W
    0U,	// FCVT_Q_WU
    0U,	// FCVT_S_BF16
    0U,	// FCVT_S_D
    0U,	// FCVT_S_D_IN32X
    0U,	// FCVT_S_D_INX
    0U,	// FCVT_S_H
    0U,	// FCVT_S_H_INX
    0U,	// FCVT_S_L
    0U,	// FCVT_S_LU
    0U,	// FCVT_S_LU_INX
    0U,	// FCVT_S_L_INX
    0U,	// FCVT_S_Q
    0U,	// FCVT_S_W
    0U,	// FCVT_S_WU
    0U,	// FCVT_S_WU_INX
    0U,	// FCVT_S_W_INX
    0U,	// FCVT_WU_D
    0U,	// FCVT_WU_D_IN32X
    0U,	// FCVT_WU_D_INX
    0U,	// FCVT_WU_H
    0U,	// FCVT_WU_H_INX
    0U,	// FCVT_WU_Q
    0U,	// FCVT_WU_S
    0U,	// FCVT_WU_S_INX
    0U,	// FCVT_W_D
    0U,	// FCVT_W_D_IN32X
    0U,	// FCVT_W_D_INX
    0U,	// FCVT_W_H
    0U,	// FCVT_W_H_INX
    0U,	// FCVT_W_Q
    0U,	// FCVT_W_S
    0U,	// FCVT_W_S_INX
    4U,	// FDIV_D
    4U,	// FDIV_D_IN32X
    4U,	// FDIV_D_INX
    4U,	// FDIV_H
    4U,	// FDIV_H_INX
    4U,	// FDIV_Q
    4U,	// FDIV_S
    4U,	// FDIV_S_INX
    0U,	// FENCE
    0U,	// FENCE_I
    0U,	// FENCE_TSO
    1U,	// FEQ_D
    1U,	// FEQ_D_IN32X
    1U,	// FEQ_D_INX
    1U,	// FEQ_H
    1U,	// FEQ_H_INX
    1U,	// FEQ_Q
    1U,	// FEQ_S
    1U,	// FEQ_S_INX
    0U,	// FLD
    1U,	// FLEQ_D
    1U,	// FLEQ_H
    1U,	// FLEQ_Q
    1U,	// FLEQ_S
    1U,	// FLE_D
    1U,	// FLE_D_IN32X
    1U,	// FLE_D_INX
    1U,	// FLE_H
    1U,	// FLE_H_INX
    1U,	// FLE_Q
    1U,	// FLE_S
    1U,	// FLE_S_INX
    0U,	// FLH
    0U,	// FLI_D
    0U,	// FLI_H
    0U,	// FLI_Q
    0U,	// FLI_S
    0U,	// FLQ
    1U,	// FLTQ_D
    1U,	// FLTQ_H
    1U,	// FLTQ_Q
    1U,	// FLTQ_S
    1U,	// FLT_D
    1U,	// FLT_D_IN32X
    1U,	// FLT_D_INX
    1U,	// FLT_H
    1U,	// FLT_H_INX
    1U,	// FLT_Q
    1U,	// FLT_S
    1U,	// FLT_S_INX
    0U,	// FLW
    64U,	// FMADD_D
    64U,	// FMADD_D_IN32X
    64U,	// FMADD_D_INX
    64U,	// FMADD_H
    64U,	// FMADD_H_INX
    64U,	// FMADD_Q
    64U,	// FMADD_S
    64U,	// FMADD_S_INX
    1U,	// FMAXM_D
    1U,	// FMAXM_H
    1U,	// FMAXM_Q
    1U,	// FMAXM_S
    1U,	// FMAX_D
    1U,	// FMAX_D_IN32X
    1U,	// FMAX_D_INX
    1U,	// FMAX_H
    1U,	// FMAX_H_INX
    1U,	// FMAX_Q
    1U,	// FMAX_S
    1U,	// FMAX_S_INX
    1U,	// FMINM_D
    1U,	// FMINM_H
    1U,	// FMINM_Q
    1U,	// FMINM_S
    1U,	// FMIN_D
    1U,	// FMIN_D_IN32X
    1U,	// FMIN_D_INX
    1U,	// FMIN_H
    1U,	// FMIN_H_INX
    1U,	// FMIN_Q
    1U,	// FMIN_S
    1U,	// FMIN_S_INX
    64U,	// FMSUB_D
    64U,	// FMSUB_D_IN32X
    64U,	// FMSUB_D_INX
    64U,	// FMSUB_H
    64U,	// FMSUB_H_INX
    64U,	// FMSUB_Q
    64U,	// FMSUB_S
    64U,	// FMSUB_S_INX
    4U,	// FMUL_D
    4U,	// FMUL_D_IN32X
    4U,	// FMUL_D_INX
    4U,	// FMUL_H
    4U,	// FMUL_H_INX
    4U,	// FMUL_Q
    4U,	// FMUL_S
    4U,	// FMUL_S_INX
    0U,	// FMVH_X_D
    0U,	// FMVH_X_Q
    1U,	// FMVP_D_X
    1U,	// FMVP_Q_X
    0U,	// FMV_D_X
    0U,	// FMV_H_X
    0U,	// FMV_W_X
    0U,	// FMV_X_D
    0U,	// FMV_X_H
    0U,	// FMV_X_W
    0U,	// FMV_X_W_FPR64
    64U,	// FNMADD_D
    64U,	// FNMADD_D_IN32X
    64U,	// FNMADD_D_INX
    64U,	// FNMADD_H
    64U,	// FNMADD_H_INX
    64U,	// FNMADD_Q
    64U,	// FNMADD_S
    64U,	// FNMADD_S_INX
    64U,	// FNMSUB_D
    64U,	// FNMSUB_D_IN32X
    64U,	// FNMSUB_D_INX
    64U,	// FNMSUB_H
    64U,	// FNMSUB_H_INX
    64U,	// FNMSUB_Q
    64U,	// FNMSUB_S
    64U,	// FNMSUB_S_INX
    0U,	// FROUNDNX_D
    0U,	// FROUNDNX_H
    0U,	// FROUNDNX_Q
    0U,	// FROUNDNX_S
    0U,	// FROUND_D
    0U,	// FROUND_H
    0U,	// FROUND_Q
    0U,	// FROUND_S
    0U,	// FSD
    1U,	// FSGNJN_D
    1U,	// FSGNJN_D_IN32X
    1U,	// FSGNJN_D_INX
    1U,	// FSGNJN_H
    1U,	// FSGNJN_H_INX
    1U,	// FSGNJN_Q
    1U,	// FSGNJN_S
    1U,	// FSGNJN_S_INX
    1U,	// FSGNJX_D
    1U,	// FSGNJX_D_IN32X
    1U,	// FSGNJX_D_INX
    1U,	// FSGNJX_H
    1U,	// FSGNJX_H_INX
    1U,	// FSGNJX_Q
    1U,	// FSGNJX_S
    1U,	// FSGNJX_S_INX
    1U,	// FSGNJ_D
    1U,	// FSGNJ_D_IN32X
    1U,	// FSGNJ_D_INX
    1U,	// FSGNJ_H
    1U,	// FSGNJ_H_INX
    1U,	// FSGNJ_Q
    1U,	// FSGNJ_S
    1U,	// FSGNJ_S_INX
    0U,	// FSH
    0U,	// FSQ
    0U,	// FSQRT_D
    0U,	// FSQRT_D_IN32X
    0U,	// FSQRT_D_INX
    0U,	// FSQRT_H
    0U,	// FSQRT_H_INX
    0U,	// FSQRT_Q
    0U,	// FSQRT_S
    0U,	// FSQRT_S_INX
    4U,	// FSUB_D
    4U,	// FSUB_D_IN32X
    4U,	// FSUB_D_INX
    4U,	// FSUB_H
    4U,	// FSUB_H_INX
    4U,	// FSUB_Q
    4U,	// FSUB_S
    4U,	// FSUB_S_INX
    0U,	// FSW
    0U,	// HFENCE_GVMA
    0U,	// HFENCE_VVMA
    0U,	// HINVAL_GVMA
    0U,	// HINVAL_VVMA
    0U,	// HLVX_HU
    0U,	// HLVX_WU
    0U,	// HLV_B
    0U,	// HLV_BU
    0U,	// HLV_D
    0U,	// HLV_H
    0U,	// HLV_HU
    0U,	// HLV_W
    0U,	// HLV_WU
    0U,	// HSV_B
    0U,	// HSV_D
    0U,	// HSV_H
    0U,	// HSV_W
    0U,	// Insn16
    0U,	// Insn32
    0U,	// Insn48
    0U,	// Insn64
    128U,	// InsnB
    728U,	// InsnCA
    32U,	// InsnCB
    0U,	// InsnCI
    0U,	// InsnCIW
    0U,	// InsnCJ
    272U,	// InsnCL
    0U,	// InsnCR
    272U,	// InsnCS
    0U,	// InsnCSS
    1152U,	// InsnI
    272U,	// InsnI_Mem
    0U,	// InsnJ
    728U,	// InsnQC_EAI
    5248U,	// InsnQC_EB
    1752U,	// InsnQC_EI
    344U,	// InsnQC_EI_Mem
    128U,	// InsnQC_EJ
    2176U,	// InsnQC_ES
    1752U,	// InsnR
    14040U,	// InsnR4
    272U,	// InsnS
    1U,	// InsnU
    0U,	// JAL
    0U,	// JALR
    0U,	// LB
    0U,	// LBU
    0U,	// LB_AQ
    0U,	// LB_AQRL
    0U,	// LD
    0U,	// LD_AQ
    0U,	// LD_AQRL
    0U,	// LD_RV32
    0U,	// LH
    0U,	// LHU
    0U,	// LH_AQ
    0U,	// LH_AQRL
    0U,	// LH_INX
    0U,	// LR_D
    0U,	// LR_D_AQ
    0U,	// LR_D_AQRL
    0U,	// LR_D_RL
    0U,	// LR_W
    0U,	// LR_W_AQ
    0U,	// LR_W_AQRL
    0U,	// LR_W_RL
    0U,	// LUI
    0U,	// LW
    0U,	// LWU
    0U,	// LW_AQ
    0U,	// LW_AQRL
    0U,	// LW_INX
    1U,	// MACCSU_H00
    1U,	// MACCSU_H11
    1U,	// MACCSU_W00
    1U,	// MACCSU_W11
    1U,	// MACCU_H00
    1U,	// MACCU_H01
    1U,	// MACCU_H11
    1U,	// MACCU_W00
    1U,	// MACCU_W01
    1U,	// MACCU_W11
    1U,	// MACC_H00
    1U,	// MACC_H01
    1U,	// MACC_H11
    1U,	// MACC_W00
    1U,	// MACC_W01
    1U,	// MACC_W11
    1U,	// MAX
    1U,	// MAXU
    1U,	// MERGE
    1U,	// MHACC
    1U,	// MHACCSU
    1U,	// MHACCSU_H0
    1U,	// MHACCSU_H1
    1U,	// MHACCU
    1U,	// MHACC_H0
    1U,	// MHACC_H1
    1U,	// MHRACC
    1U,	// MHRACCSU
    1U,	// MHRACCU
    1U,	// MIN
    1U,	// MINU
    0U,	// MIPS_CCMOV
    0U,	// MIPS_EHB
    0U,	// MIPS_IHB
    45U,	// MIPS_LDP
    45U,	// MIPS_LWP
    0U,	// MIPS_PAUSE
    0U,	// MIPS_PREF
    45U,	// MIPS_SDP
    45U,	// MIPS_SWP
    0U,	// MNRET
    1U,	// MOP_RR_0
    1U,	// MOP_RR_1
    1U,	// MOP_RR_2
    1U,	// MOP_RR_3
    1U,	// MOP_RR_4
    1U,	// MOP_RR_5
    1U,	// MOP_RR_6
    1U,	// MOP_RR_7
    0U,	// MOP_R_0
    0U,	// MOP_R_1
    0U,	// MOP_R_10
    0U,	// MOP_R_11
    0U,	// MOP_R_12
    0U,	// MOP_R_13
    0U,	// MOP_R_14
    0U,	// MOP_R_15
    0U,	// MOP_R_16
    0U,	// MOP_R_17
    0U,	// MOP_R_18
    0U,	// MOP_R_19
    0U,	// MOP_R_2
    0U,	// MOP_R_20
    0U,	// MOP_R_21
    0U,	// MOP_R_22
    0U,	// MOP_R_23
    0U,	// MOP_R_24
    0U,	// MOP_R_25
    0U,	// MOP_R_26
    0U,	// MOP_R_27
    0U,	// MOP_R_28
    0U,	// MOP_R_29
    0U,	// MOP_R_3
    0U,	// MOP_R_30
    0U,	// MOP_R_31
    0U,	// MOP_R_4
    0U,	// MOP_R_5
    0U,	// MOP_R_6
    0U,	// MOP_R_7
    0U,	// MOP_R_8
    0U,	// MOP_R_9
    1U,	// MQACC_H00
    1U,	// MQACC_H01
    1U,	// MQACC_H11
    1U,	// MQACC_W00
    1U,	// MQACC_W01
    1U,	// MQACC_W11
    1U,	// MQRACC_H00
    1U,	// MQRACC_H01
    1U,	// MQRACC_H11
    1U,	// MQRACC_W00
    1U,	// MQRACC_W01
    1U,	// MQRACC_W11
    0U,	// MRET
    1U,	// MSEQ
    1U,	// MSLT
    1U,	// MSLTU
    1U,	// MUL
    1U,	// MULH
    1U,	// MULHR
    1U,	// MULHRSU
    1U,	// MULHRU
    1U,	// MULHSU
    1U,	// MULHSU_H0
    1U,	// MULHSU_H1
    1U,	// MULHU
    1U,	// MULH_H0
    1U,	// MULH_H1
    1U,	// MULQ
    1U,	// MULQR
    1U,	// MULSU_H00
    1U,	// MULSU_H11
    1U,	// MULSU_W00
    1U,	// MULSU_W11
    1U,	// MULU_H00
    1U,	// MULU_H01
    1U,	// MULU_H11
    1U,	// MULU_W00
    1U,	// MULU_W01
    1U,	// MULU_W11
    1U,	// MULW
    1U,	// MUL_H00
    1U,	// MUL_H01
    1U,	// MUL_H11
    1U,	// MUL_W00
    1U,	// MUL_W01
    1U,	// MUL_W11
    1U,	// MVM
    1U,	// MVMN
    1U,	// NCLIP
    1U,	// NCLIPI
    1U,	// NCLIPIU
    1U,	// NCLIPR
    1U,	// NCLIPRI
    1U,	// NCLIPRIU
    1U,	// NCLIPRU
    1U,	// NCLIPU
    0U,	// NDS_ADDIGP
    0U,	// NDS_BBC
    0U,	// NDS_BBS
    0U,	// NDS_BEQC
    0U,	// NDS_BFOS
    0U,	// NDS_BFOZ
    0U,	// NDS_BNEC
    0U,	// NDS_FCVT_BF16_S
    0U,	// NDS_FCVT_S_BF16
    1U,	// NDS_FFB
    1U,	// NDS_FFMISM
    1U,	// NDS_FFZMISM
    1U,	// NDS_FLMISM
    0U,	// NDS_FMV_BF16_X
    0U,	// NDS_FMV_X_BF16
    0U,	// NDS_LBGP
    0U,	// NDS_LBUGP
    0U,	// NDS_LDGP
    1U,	// NDS_LEA_B_ZE
    1U,	// NDS_LEA_D
    1U,	// NDS_LEA_D_ZE
    1U,	// NDS_LEA_H
    1U,	// NDS_LEA_H_ZE
    1U,	// NDS_LEA_W
    1U,	// NDS_LEA_W_ZE
    0U,	// NDS_LHGP
    0U,	// NDS_LHUGP
    0U,	// NDS_LWGP
    0U,	// NDS_LWUGP
    0U,	// NDS_SBGP
    0U,	// NDS_SDGP
    0U,	// NDS_SHGP
    0U,	// NDS_SWGP
    2U,	// NDS_VD4DOTSU_VV
    2U,	// NDS_VD4DOTS_VV
    2U,	// NDS_VD4DOTU_VV
    0U,	// NDS_VFNCVT_BF16_S
    2U,	// NDS_VFPMADB_VF
    2U,	// NDS_VFPMADT_VF
    0U,	// NDS_VFWCVT_F_B
    0U,	// NDS_VFWCVT_F_BU
    0U,	// NDS_VFWCVT_F_N
    0U,	// NDS_VFWCVT_F_NU
    0U,	// NDS_VFWCVT_S_BF16
    0U,	// NDS_VLE4_V
    0U,	// NDS_VLN8_V
    0U,	// NDS_VLNU8_V
    1U,	// NSARI
    1U,	// NSRA
    1U,	// NSRAI
    1U,	// NSRAR
    1U,	// NSRL
    1U,	// NSRLI
    1U,	// OR
    0U,	// ORC_B
    1U,	// ORI
    1U,	// ORN
    1U,	// PAADDU_B
    1U,	// PAADDU_DB
    1U,	// PAADDU_DH
    1U,	// PAADDU_DW
    1U,	// PAADDU_H
    1U,	// PAADDU_W
    1U,	// PAADD_B
    1U,	// PAADD_DB
    1U,	// PAADD_DH
    1U,	// PAADD_DW
    1U,	// PAADD_H
    1U,	// PAADD_W
    1U,	// PAAS_HX
    1U,	// PAAS_WX
    1U,	// PAAX_DHX
    1U,	// PABDSUMAU_B
    1U,	// PABDSUMU_B
    1U,	// PABDU_B
    1U,	// PABDU_DB
    1U,	// PABDU_DH
    1U,	// PABDU_H
    1U,	// PABD_B
    1U,	// PABD_DB
    1U,	// PABD_DH
    1U,	// PABD_H
    1U,	// PACK
    1U,	// PACKH
    1U,	// PACKW
    1U,	// PADD_B
    1U,	// PADD_BS
    1U,	// PADD_DB
    1U,	// PADD_DBS
    1U,	// PADD_DH
    1U,	// PADD_DHS
    1U,	// PADD_DW
    1U,	// PADD_DWS
    1U,	// PADD_H
    1U,	// PADD_HS
    1U,	// PADD_W
    1U,	// PADD_WS
    1U,	// PASA_DHX
    1U,	// PASA_HX
    1U,	// PASA_WX
    1U,	// PASUBU_B
    1U,	// PASUBU_DB
    1U,	// PASUBU_DH
    1U,	// PASUBU_DW
    1U,	// PASUBU_H
    1U,	// PASUBU_W
    1U,	// PASUB_B
    1U,	// PASUB_DB
    1U,	// PASUB_DH
    1U,	// PASUB_DW
    1U,	// PASUB_H
    1U,	// PASUB_W
    1U,	// PAS_DHX
    1U,	// PAS_HX
    1U,	// PAS_WX
    0U,	// PLI_B
    0U,	// PLI_DB
    0U,	// PLI_DH
    0U,	// PLI_H
    0U,	// PLI_W
    0U,	// PLUI_DH
    0U,	// PLUI_H
    0U,	// PLUI_W
    1U,	// PM2ADDASU_H
    1U,	// PM2ADDASU_W
    1U,	// PM2ADDAU_H
    1U,	// PM2ADDAU_W
    1U,	// PM2ADDA_H
    1U,	// PM2ADDA_HX
    1U,	// PM2ADDA_W
    1U,	// PM2ADDA_WX
    1U,	// PM2ADDSU_H
    1U,	// PM2ADDSU_W
    1U,	// PM2ADDU_H
    1U,	// PM2ADDU_W
    1U,	// PM2ADD_H
    1U,	// PM2ADD_HX
    1U,	// PM2ADD_W
    1U,	// PM2ADD_WX
    1U,	// PM2SADD_H
    1U,	// PM2SADD_HX
    1U,	// PM2SUBA_H
    1U,	// PM2SUBA_HX
    1U,	// PM2SUBA_W
    1U,	// PM2SUBA_WX
    1U,	// PM2SUB_H
    1U,	// PM2SUB_HX
    1U,	// PM2SUB_W
    1U,	// PM2SUB_WX
    1U,	// PM2WADDASU_H
    1U,	// PM2WADDAU_H
    1U,	// PM2WADDA_H
    1U,	// PM2WADDA_HX
    1U,	// PM2WADDSU_H
    1U,	// PM2WADDU_H
    1U,	// PM2WADD_H
    1U,	// PM2WADD_HX
    1U,	// PM2WSUBA_H
    1U,	// PM2WSUBA_HX
    1U,	// PM2WSUB_H
    1U,	// PM2WSUB_HX
    1U,	// PM4ADDASU_B
    1U,	// PM4ADDASU_H
    1U,	// PM4ADDAU_B
    1U,	// PM4ADDAU_H
    1U,	// PM4ADDA_B
    1U,	// PM4ADDA_H
    1U,	// PM4ADDSU_B
    1U,	// PM4ADDSU_H
    1U,	// PM4ADDU_B
    1U,	// PM4ADDU_H
    1U,	// PM4ADD_B
    1U,	// PM4ADD_H
    1U,	// PMACCSU_W_H00
    1U,	// PMACCSU_W_H11
    1U,	// PMACCU_W_H00
    1U,	// PMACCU_W_H01
    1U,	// PMACCU_W_H11
    1U,	// PMACC_W_H00
    1U,	// PMACC_W_H01
    1U,	// PMACC_W_H11
    1U,	// PMAXU_B
    1U,	// PMAXU_DB
    1U,	// PMAXU_DH
    1U,	// PMAXU_DW
    1U,	// PMAXU_H
    1U,	// PMAXU_W
    1U,	// PMAX_B
    1U,	// PMAX_DB
    1U,	// PMAX_DH
    1U,	// PMAX_DW
    1U,	// PMAX_H
    1U,	// PMAX_W
    1U,	// PMHACCSU_H
    1U,	// PMHACCSU_H_B0
    1U,	// PMHACCSU_H_B1
    1U,	// PMHACCSU_W
    1U,	// PMHACCSU_W_H0
    1U,	// PMHACCSU_W_H1
    1U,	// PMHACCU_H
    1U,	// PMHACCU_W
    1U,	// PMHACC_H
    1U,	// PMHACC_H_B0
    1U,	// PMHACC_H_B1
    1U,	// PMHACC_W
    1U,	// PMHACC_W_H0
    1U,	// PMHACC_W_H1
    1U,	// PMHRACCSU_H
    1U,	// PMHRACCSU_W
    1U,	// PMHRACCU_H
    1U,	// PMHRACCU_W
    1U,	// PMHRACC_H
    1U,	// PMHRACC_W
    1U,	// PMINU_B
    1U,	// PMINU_DB
    1U,	// PMINU_DH
    1U,	// PMINU_DW
    1U,	// PMINU_H
    1U,	// PMINU_W
    1U,	// PMIN_B
    1U,	// PMIN_DB
    1U,	// PMIN_DH
    1U,	// PMIN_DW
    1U,	// PMIN_H
    1U,	// PMIN_W
    1U,	// PMQ2ADDA_H
    1U,	// PMQ2ADDA_W
    1U,	// PMQ2ADD_H
    1U,	// PMQ2ADD_W
    1U,	// PMQACC_W_H00
    1U,	// PMQACC_W_H01
    1U,	// PMQACC_W_H11
    1U,	// PMQR2ADDA_H
    1U,	// PMQR2ADDA_W
    1U,	// PMQR2ADD_H
    1U,	// PMQR2ADD_W
    1U,	// PMQRACC_W_H00
    1U,	// PMQRACC_W_H01
    1U,	// PMQRACC_W_H11
    1U,	// PMQRWACC
    1U,	// PMQRWACC_H
    1U,	// PMQWACC
    1U,	// PMQWACC_H
    1U,	// PMSEQ_B
    1U,	// PMSEQ_DB
    1U,	// PMSEQ_DH
    1U,	// PMSEQ_DW
    1U,	// PMSEQ_H
    1U,	// PMSEQ_W
    1U,	// PMSLTU_B
    1U,	// PMSLTU_DB
    1U,	// PMSLTU_DH
    1U,	// PMSLTU_DW
    1U,	// PMSLTU_H
    1U,	// PMSLTU_W
    1U,	// PMSLT_B
    1U,	// PMSLT_DB
    1U,	// PMSLT_DH
    1U,	// PMSLT_DW
    1U,	// PMSLT_H
    1U,	// PMSLT_W
    1U,	// PMULHRSU_H
    1U,	// PMULHRSU_W
    1U,	// PMULHRU_H
    1U,	// PMULHRU_W
    1U,	// PMULHR_H
    1U,	// PMULHR_W
    1U,	// PMULHSU_H
    1U,	// PMULHSU_H_B0
    1U,	// PMULHSU_H_B1
    1U,	// PMULHSU_W
    1U,	// PMULHSU_W_H0
    1U,	// PMULHSU_W_H1
    1U,	// PMULHU_H
    1U,	// PMULHU_W
    1U,	// PMULH_H
    1U,	// PMULH_H_B0
    1U,	// PMULH_H_B1
    1U,	// PMULH_W
    1U,	// PMULH_W_H0
    1U,	// PMULH_W_H1
    1U,	// PMULQR_H
    1U,	// PMULQR_W
    1U,	// PMULQ_H
    1U,	// PMULQ_W
    1U,	// PMULSU_H_B00
    1U,	// PMULSU_H_B11
    1U,	// PMULSU_W_H00
    1U,	// PMULSU_W_H11
    1U,	// PMULU_H_B00
    1U,	// PMULU_H_B01
    1U,	// PMULU_H_B11
    1U,	// PMULU_W_H00
    1U,	// PMULU_W_H01
    1U,	// PMULU_W_H11
    1U,	// PMUL_H_B00
    1U,	// PMUL_H_B01
    1U,	// PMUL_H_B11
    1U,	// PMUL_W_H00
    1U,	// PMUL_W_H01
    1U,	// PMUL_W_H11
    1U,	// PNCLIPIU_B
    1U,	// PNCLIPIU_H
    1U,	// PNCLIPI_B
    1U,	// PNCLIPI_H
    1U,	// PNCLIPRIU_B
    1U,	// PNCLIPRIU_H
    1U,	// PNCLIPRI_B
    1U,	// PNCLIPRI_H
    1U,	// PNCLIPRU_BS
    1U,	// PNCLIPRU_HS
    1U,	// PNCLIPR_BS
    1U,	// PNCLIPR_HS
    1U,	// PNCLIPU_BS
    1U,	// PNCLIPU_HS
    1U,	// PNCLIP_BS
    1U,	// PNCLIP_HS
    1U,	// PNSARI_B
    1U,	// PNSARI_H
    1U,	// PNSRAI_B
    1U,	// PNSRAI_H
    1U,	// PNSRAR_BS
    1U,	// PNSRAR_HS
    1U,	// PNSRA_BS
    1U,	// PNSRA_HS
    1U,	// PNSRLI_B
    1U,	// PNSRLI_H
    1U,	// PNSRL_BS
    1U,	// PNSRL_HS
    1U,	// PPAIREO_B
    1U,	// PPAIREO_DB
    1U,	// PPAIREO_DH
    1U,	// PPAIREO_H
    1U,	// PPAIREO_W
    1U,	// PPAIRE_B
    1U,	// PPAIRE_DB
    1U,	// PPAIRE_DH
    1U,	// PPAIRE_H
    1U,	// PPAIROE_B
    1U,	// PPAIROE_DB
    1U,	// PPAIROE_DH
    1U,	// PPAIROE_H
    1U,	// PPAIROE_W
    1U,	// PPAIRO_B
    1U,	// PPAIRO_DB
    1U,	// PPAIRO_DH
    1U,	// PPAIRO_H
    1U,	// PPAIRO_W
    1U,	// PREDSUMU_BS
    1U,	// PREDSUMU_DBS
    1U,	// PREDSUMU_DHS
    1U,	// PREDSUMU_HS
    1U,	// PREDSUMU_WS
    1U,	// PREDSUM_BS
    1U,	// PREDSUM_DBS
    1U,	// PREDSUM_DHS
    1U,	// PREDSUM_HS
    1U,	// PREDSUM_WS
    0U,	// PREFETCH_I
    0U,	// PREFETCH_R
    0U,	// PREFETCH_W
    0U,	// PSABS_B
    0U,	// PSABS_DB
    0U,	// PSABS_DH
    0U,	// PSABS_H
    1U,	// PSADDU_B
    1U,	// PSADDU_DB
    1U,	// PSADDU_DH
    1U,	// PSADDU_DW
    1U,	// PSADDU_H
    1U,	// PSADDU_W
    1U,	// PSADD_B
    1U,	// PSADD_DB
    1U,	// PSADD_DH
    1U,	// PSADD_DW
    1U,	// PSADD_H
    1U,	// PSADD_W
    1U,	// PSAS_DHX
    1U,	// PSAS_HX
    1U,	// PSAS_WX
    1U,	// PSATI_DH
    1U,	// PSATI_DW
    1U,	// PSATI_H
    1U,	// PSATI_W
    1U,	// PSA_DHX
    1U,	// PSA_HX
    1U,	// PSA_WX
    0U,	// PSEXT_DH_B
    0U,	// PSEXT_DW_B
    0U,	// PSEXT_DW_H
    0U,	// PSEXT_H_B
    0U,	// PSEXT_W_B
    0U,	// PSEXT_W_H
    1U,	// PSH1ADD_DH
    1U,	// PSH1ADD_DW
    1U,	// PSH1ADD_H
    1U,	// PSH1ADD_W
    1U,	// PSLLI_B
    1U,	// PSLLI_DB
    1U,	// PSLLI_DH
    1U,	// PSLLI_DW
    1U,	// PSLLI_H
    1U,	// PSLLI_W
    1U,	// PSLL_BS
    1U,	// PSLL_DBS
    1U,	// PSLL_DHS
    1U,	// PSLL_DWS
    1U,	// PSLL_HS
    1U,	// PSLL_WS
    1U,	// PSRAI_B
    1U,	// PSRAI_DB
    1U,	// PSRAI_DH
    1U,	// PSRAI_DW
    1U,	// PSRAI_H
    1U,	// PSRAI_W
    1U,	// PSRARI_DH
    1U,	// PSRARI_DW
    1U,	// PSRARI_H
    1U,	// PSRARI_W
    1U,	// PSRA_BS
    1U,	// PSRA_DBS
    1U,	// PSRA_DHS
    1U,	// PSRA_DWS
    1U,	// PSRA_HS
    1U,	// PSRA_WS
    1U,	// PSRLI_B
    1U,	// PSRLI_DB
    1U,	// PSRLI_DH
    1U,	// PSRLI_DW
    1U,	// PSRLI_H
    1U,	// PSRLI_W
    1U,	// PSRL_BS
    1U,	// PSRL_DBS
    1U,	// PSRL_DHS
    1U,	// PSRL_DWS
    1U,	// PSRL_HS
    1U,	// PSRL_WS
    1U,	// PSSA_DHX
    1U,	// PSSA_HX
    1U,	// PSSA_WX
    1U,	// PSSH1SADD_DH
    1U,	// PSSH1SADD_DW
    1U,	// PSSH1SADD_H
    1U,	// PSSH1SADD_W
    1U,	// PSSHAR_DHS
    1U,	// PSSHAR_DWS
    1U,	// PSSHAR_HS
    1U,	// PSSHAR_WS
    1U,	// PSSHA_DHS
    1U,	// PSSHA_DWS
    1U,	// PSSHA_HS
    1U,	// PSSHA_WS
    1U,	// PSSLAI_DH
    1U,	// PSSLAI_DW
    1U,	// PSSLAI_H
    1U,	// PSSLAI_W
    1U,	// PSSUBU_B
    1U,	// PSSUBU_DB
    1U,	// PSSUBU_DH
    1U,	// PSSUBU_DW
    1U,	// PSSUBU_H
    1U,	// PSSUBU_W
    1U,	// PSSUB_B
    1U,	// PSSUB_DB
    1U,	// PSSUB_DH
    1U,	// PSSUB_DW
    1U,	// PSSUB_H
    1U,	// PSSUB_W
    1U,	// PSUB_B
    1U,	// PSUB_DB
    1U,	// PSUB_DH
    1U,	// PSUB_DW
    1U,	// PSUB_H
    1U,	// PSUB_W
    1U,	// PUSATI_DH
    1U,	// PUSATI_DW
    1U,	// PUSATI_H
    1U,	// PUSATI_W
    1U,	// PWADDAU_B
    1U,	// PWADDAU_H
    1U,	// PWADDA_B
    1U,	// PWADDA_H
    1U,	// PWADDU_B
    1U,	// PWADDU_H
    1U,	// PWADD_B
    1U,	// PWADD_H
    1U,	// PWMACCSU_H
    1U,	// PWMACCU_H
    1U,	// PWMACC_H
    1U,	// PWMULSU_B
    1U,	// PWMULSU_H
    1U,	// PWMULU_B
    1U,	// PWMULU_H
    1U,	// PWMUL_B
    1U,	// PWMUL_H
    1U,	// PWSLAI_B
    1U,	// PWSLAI_H
    1U,	// PWSLA_BS
    1U,	// PWSLA_HS
    1U,	// PWSLLI_B
    1U,	// PWSLLI_H
    1U,	// PWSLL_BS
    1U,	// PWSLL_HS
    1U,	// PWSUBAU_B
    1U,	// PWSUBAU_H
    1U,	// PWSUBA_B
    1U,	// PWSUBA_H
    1U,	// PWSUBU_B
    1U,	// PWSUBU_H
    1U,	// PWSUB_B
    1U,	// PWSUB_H
    1U,	// QC_ADDSAT
    1U,	// QC_ADDUSAT
    0U,	// QC_BEQI
    0U,	// QC_BGEI
    0U,	// QC_BGEUI
    0U,	// QC_BLTI
    0U,	// QC_BLTUI
    0U,	// QC_BNEI
    0U,	// QC_BREV32
    0U,	// QC_CLO
    0U,	// QC_CLRINTI
    0U,	// QC_CM_MVA01S
    0U,	// QC_CM_MVSA01
    0U,	// QC_CM_POP
    0U,	// QC_CM_POPRET
    0U,	// QC_CM_POPRETZ
    0U,	// QC_CM_PUSH
    0U,	// QC_CM_PUSHFP
    0U,	// QC_COMPRESS2
    0U,	// QC_COMPRESS3
    1U,	// QC_CSRRWR
    1U,	// QC_CSRRWRI
    0U,	// QC_CTO
    0U,	// QC_C_BEXTI
    0U,	// QC_C_BSETI
    0U,	// QC_C_CLRINT
    0U,	// QC_C_DI
    0U,	// QC_C_DIR
    0U,	// QC_C_EI
    0U,	// QC_C_EIR
    0U,	// QC_C_EXTU
    0U,	// QC_C_MIENTER
    0U,	// QC_C_MIENTER_NEST
    0U,	// QC_C_MILEAVERET
    0U,	// QC_C_MNRET
    0U,	// QC_C_MRET
    1U,	// QC_C_MULIADD
    0U,	// QC_C_MVEQZ
    0U,	// QC_C_SETINT
    0U,	// QC_C_SYNC
    0U,	// QC_C_SYNCR
    0U,	// QC_C_SYNCWF
    0U,	// QC_C_SYNCWL
    0U,	// QC_EXPAND2
    0U,	// QC_EXPAND3
    0U,	// QC_EXT
    0U,	// QC_EXTD
    1U,	// QC_EXTDPR
    1U,	// QC_EXTDPRH
    1U,	// QC_EXTDR
    0U,	// QC_EXTDU
    1U,	// QC_EXTDUPR
    1U,	// QC_EXTDUPRH
    1U,	// QC_EXTDUR
    0U,	// QC_EXTU
    0U,	// QC_E_ADDAI
    1U,	// QC_E_ADDI
    0U,	// QC_E_ANDAI
    1U,	// QC_E_ANDI
    0U,	// QC_E_BEQI
    0U,	// QC_E_BGEI
    0U,	// QC_E_BGEUI
    0U,	// QC_E_BLTI
    0U,	// QC_E_BLTUI
    0U,	// QC_E_BNEI
    0U,	// QC_E_J
    0U,	// QC_E_JAL
    0U,	// QC_E_LB
    0U,	// QC_E_LBU
    0U,	// QC_E_LH
    0U,	// QC_E_LHU
    0U,	// QC_E_LI
    0U,	// QC_E_LW
    0U,	// QC_E_ORAI
    1U,	// QC_E_ORI
    0U,	// QC_E_SB
    0U,	// QC_E_SH
    0U,	// QC_E_SW
    0U,	// QC_E_XORAI
    1U,	// QC_E_XORI
    16U,	// QC_INSB
    16U,	// QC_INSBH
    1U,	// QC_INSBHR
    16U,	// QC_INSBI
    1U,	// QC_INSBPR
    1U,	// QC_INSBPRH
    1U,	// QC_INSBR
    1U,	// QC_INSBRI
    0U,	// QC_INW
    0U,	// QC_LI
    16U,	// QC_LIEQ
    16U,	// QC_LIEQI
    16U,	// QC_LIGE
    16U,	// QC_LIGEI
    16U,	// QC_LIGEU
    16U,	// QC_LIGEUI
    16U,	// QC_LILT
    16U,	// QC_LILTI
    16U,	// QC_LILTU
    16U,	// QC_LILTUI
    16U,	// QC_LINE
    16U,	// QC_LINEI
    0U,	// QC_LRB
    0U,	// QC_LRBU
    0U,	// QC_LRH
    0U,	// QC_LRHU
    0U,	// QC_LRW
    53U,	// QC_LWM
    53U,	// QC_LWMI
    1U,	// QC_MULIADD
    16U,	// QC_MVEQ
    16U,	// QC_MVEQI
    16U,	// QC_MVGE
    16U,	// QC_MVGEI
    16U,	// QC_MVGEU
    16U,	// QC_MVGEUI
    16U,	// QC_MVLT
    16U,	// QC_MVLTI
    16U,	// QC_MVLTU
    16U,	// QC_MVLTUI
    16U,	// QC_MVNE
    16U,	// QC_MVNEI
    0U,	// QC_NORM
    0U,	// QC_NORMEU
    0U,	// QC_NORMU
    0U,	// QC_OUTW
    0U,	// QC_PPUTCI
    16U,	// QC_SELECTEQI
    16U,	// QC_SELECTIEQ
    16U,	// QC_SELECTIEQI
    16U,	// QC_SELECTIIEQ
    16U,	// QC_SELECTIINE
    16U,	// QC_SELECTINE
    16U,	// QC_SELECTINEI
    16U,	// QC_SELECTNEI
    0U,	// QC_SETINTI
    53U,	// QC_SETWM
    53U,	// QC_SETWMI
    0U,	// QC_SHLADD
    1U,	// QC_SHLSAT
    1U,	// QC_SHLUSAT
    0U,	// QC_SRB
    0U,	// QC_SRH
    0U,	// QC_SRW
    1U,	// QC_SUBSAT
    1U,	// QC_SUBUSAT
    53U,	// QC_SWM
    53U,	// QC_SWMI
    0U,	// QC_SYNC
    0U,	// QC_SYNCR
    0U,	// QC_SYNCWF
    0U,	// QC_SYNCWL
    1U,	// QC_WRAP
    1U,	// QC_WRAPI
    0U,	// QK_C_LBU
    0U,	// QK_C_LBUSP
    0U,	// QK_C_LHU
    0U,	// QK_C_LHUSP
    0U,	// QK_C_SB
    0U,	// QK_C_SBSP
    0U,	// QK_C_SH
    0U,	// QK_C_SHSP
    1U,	// REM
    1U,	// REMU
    1U,	// REMUW
    1U,	// REMW
    0U,	// REV16
    0U,	// REV8_RV32
    0U,	// REV8_RV64
    0U,	// REV_RV32
    0U,	// REV_RV64
    1U,	// RI_VEXTRACT
    1U,	// RI_VINSERT
    2U,	// RI_VUNZIP2A_VV
    2U,	// RI_VUNZIP2B_VV
    0U,	// RI_VZERO
    2U,	// RI_VZIP2A_VV
    2U,	// RI_VZIP2B_VV
    2U,	// RI_VZIPEVEN_VV
    2U,	// RI_VZIPODD_VV
    1U,	// ROL
    1U,	// ROLW
    1U,	// ROR
    1U,	// RORI
    1U,	// RORIW
    1U,	// RORW
    1U,	// SADD
    1U,	// SADDU
    1U,	// SATI_RV32
    1U,	// SATI_RV64
    0U,	// SB
    0U,	// SB_AQRL
    0U,	// SB_RL
    0U,	// SCTRCLR
    0U,	// SC_D
    0U,	// SC_D_AQ
    0U,	// SC_D_AQRL
    0U,	// SC_D_RL
    0U,	// SC_W
    0U,	// SC_W_AQ
    0U,	// SC_W_AQRL
    0U,	// SC_W_RL
    0U,	// SD
    0U,	// SD_AQRL
    0U,	// SD_RL
    0U,	// SD_RV32
    0U,	// SEXT_B
    0U,	// SEXT_H
    0U,	// SFENCE_INVAL_IR
    0U,	// SFENCE_VMA
    0U,	// SFENCE_W_INVAL
    0U,	// SF_CDISCARD_D_L1
    0U,	// SF_CEASE
    0U,	// SF_CFLUSH_D_L1
    1U,	// SF_MM_E4M3_E4M3
    1U,	// SF_MM_E4M3_E5M2
    1U,	// SF_MM_E5M2_E4M3
    1U,	// SF_MM_E5M2_E5M2
    1U,	// SF_MM_F_F
    1U,	// SF_MM_S_S
    1U,	// SF_MM_S_U
    1U,	// SF_MM_U_S
    1U,	// SF_MM_U_U
    0U,	// SF_VC_FV
    0U,	// SF_VC_FVV
    0U,	// SF_VC_FVW
    0U,	// SF_VC_I
    0U,	// SF_VC_IV
    0U,	// SF_VC_IVV
    0U,	// SF_VC_IVW
    0U,	// SF_VC_VV
    0U,	// SF_VC_VVV
    0U,	// SF_VC_VVW
    0U,	// SF_VC_V_FV
    16U,	// SF_VC_V_FVV
    16U,	// SF_VC_V_FVW
    0U,	// SF_VC_V_I
    0U,	// SF_VC_V_IV
    16U,	// SF_VC_V_IVV
    16U,	// SF_VC_V_IVW
    0U,	// SF_VC_V_VV
    16U,	// SF_VC_V_VVV
    16U,	// SF_VC_V_VVW
    0U,	// SF_VC_V_X
    0U,	// SF_VC_V_XV
    16U,	// SF_VC_V_XVV
    16U,	// SF_VC_V_XVW
    0U,	// SF_VC_X
    0U,	// SF_VC_XV
    0U,	// SF_VC_XVV
    0U,	// SF_VC_XVW
    0U,	// SF_VFEXPA_V
    0U,	// SF_VFEXP_V
    2U,	// SF_VFNRCLIP_XU_F_QF
    2U,	// SF_VFNRCLIP_X_F_QF
    1U,	// SF_VFWMACC_4x4x4
    0U,	// SF_VLTE16
    0U,	// SF_VLTE32
    0U,	// SF_VLTE64
    0U,	// SF_VLTE8
    1U,	// SF_VQMACCSU_2x8x2
    1U,	// SF_VQMACCSU_4x8x4
    1U,	// SF_VQMACCUS_2x8x2
    1U,	// SF_VQMACCUS_4x8x4
    1U,	// SF_VQMACCU_2x8x2
    1U,	// SF_VQMACCU_4x8x4
    1U,	// SF_VQMACC_2x8x2
    1U,	// SF_VQMACC_4x8x4
    0U,	// SF_VSETTK
    0U,	// SF_VSETTM
    0U,	// SF_VSETTN
    0U,	// SF_VSTE16
    0U,	// SF_VSTE32
    0U,	// SF_VSTE64
    0U,	// SF_VSTE8
    0U,	// SF_VTDISCARD
    0U,	// SF_VTMV_T_V
    0U,	// SF_VTMV_V_T
    0U,	// SF_VTZERO_T
    0U,	// SH
    1U,	// SH1ADD
    1U,	// SH1ADD_UW
    1U,	// SH2ADD
    1U,	// SH2ADD_UW
    1U,	// SH3ADD
    1U,	// SH3ADD_UW
    1U,	// SHA
    0U,	// SHA256SIG0
    0U,	// SHA256SIG1
    0U,	// SHA256SUM0
    0U,	// SHA256SUM1
    0U,	// SHA512SIG0
    1U,	// SHA512SIG0H
    1U,	// SHA512SIG0L
    0U,	// SHA512SIG1
    1U,	// SHA512SIG1H
    1U,	// SHA512SIG1L
    0U,	// SHA512SUM0
    1U,	// SHA512SUM0R
    0U,	// SHA512SUM1
    1U,	// SHA512SUM1R
    1U,	// SHAR
    0U,	// SH_AQRL
    0U,	// SH_INX
    0U,	// SH_RL
    0U,	// SINVAL_VMA
    1U,	// SLL
    1U,	// SLLI
    1U,	// SLLIW
    1U,	// SLLI_UW
    1U,	// SLLW
    1U,	// SLT
    1U,	// SLTI
    1U,	// SLTIU
    1U,	// SLTU
    1U,	// SLX
    0U,	// SM3P0
    0U,	// SM3P1
    0U,	// SM4ED
    0U,	// SM4KS
    1U,	// SMT_VMADOT
    1U,	// SMT_VMADOT1
    1U,	// SMT_VMADOT1SU
    1U,	// SMT_VMADOT1U
    1U,	// SMT_VMADOT1US
    1U,	// SMT_VMADOT2
    1U,	// SMT_VMADOT2SU
    1U,	// SMT_VMADOT2U
    1U,	// SMT_VMADOT2US
    1U,	// SMT_VMADOT3
    1U,	// SMT_VMADOT3SU
    1U,	// SMT_VMADOT3U
    1U,	// SMT_VMADOT3US
    1U,	// SMT_VMADOTSU
    1U,	// SMT_VMADOTU
    1U,	// SMT_VMADOTUS
    1U,	// SRA
    1U,	// SRAI
    1U,	// SRAIW
    1U,	// SRARI_RV32
    1U,	// SRARI_RV64
    1U,	// SRAW
    0U,	// SRET
    1U,	// SRL
    1U,	// SRLI
    1U,	// SRLIW
    1U,	// SRLW
    1U,	// SRX
    0U,	// SSAMOSWAP_D
    0U,	// SSAMOSWAP_D_AQ
    0U,	// SSAMOSWAP_D_AQRL
    0U,	// SSAMOSWAP_D_RL
    0U,	// SSAMOSWAP_W
    0U,	// SSAMOSWAP_W_AQ
    0U,	// SSAMOSWAP_W_AQRL
    0U,	// SSAMOSWAP_W_RL
    1U,	// SSH1SADD
    1U,	// SSHA
    1U,	// SSHAR
    1U,	// SSLAI
    0U,	// SSPOPCHK
    0U,	// SSPUSH
    0U,	// SSRDP
    1U,	// SSUB
    1U,	// SSUBU
    1U,	// SUB
    1U,	// SUBD
    1U,	// SUBW
    0U,	// SW
    0U,	// SW_AQRL
    0U,	// SW_INX
    0U,	// SW_RL
    0U,	// TH_ADDSL
    0U,	// TH_DCACHE_CALL
    0U,	// TH_DCACHE_CIALL
    0U,	// TH_DCACHE_CIPA
    0U,	// TH_DCACHE_CISW
    0U,	// TH_DCACHE_CIVA
    0U,	// TH_DCACHE_CPA
    0U,	// TH_DCACHE_CPAL1
    0U,	// TH_DCACHE_CSW
    0U,	// TH_DCACHE_CVA
    0U,	// TH_DCACHE_CVAL1
    0U,	// TH_DCACHE_IALL
    0U,	// TH_DCACHE_IPA
    0U,	// TH_DCACHE_ISW
    0U,	// TH_DCACHE_IVA
    0U,	// TH_EXT
    0U,	// TH_EXTU
    0U,	// TH_FF0
    0U,	// TH_FF1
    0U,	// TH_FLRD
    0U,	// TH_FLRW
    0U,	// TH_FLURD
    0U,	// TH_FLURW
    0U,	// TH_FSRD
    0U,	// TH_FSRW
    0U,	// TH_FSURD
    0U,	// TH_FSURW
    0U,	// TH_ICACHE_IALL
    0U,	// TH_ICACHE_IALLS
    0U,	// TH_ICACHE_IPA
    0U,	// TH_ICACHE_IVA
    0U,	// TH_L2CACHE_CALL
    0U,	// TH_L2CACHE_CIALL
    0U,	// TH_L2CACHE_IALL
    0U,	// TH_LBIA
    0U,	// TH_LBIB
    0U,	// TH_LBUIA
    0U,	// TH_LBUIB
    0U,	// TH_LDD
    0U,	// TH_LDIA
    0U,	// TH_LDIB
    0U,	// TH_LHIA
    0U,	// TH_LHIB
    0U,	// TH_LHUIA
    0U,	// TH_LHUIB
    0U,	// TH_LRB
    0U,	// TH_LRBU
    0U,	// TH_LRD
    0U,	// TH_LRH
    0U,	// TH_LRHU
    0U,	// TH_LRW
    0U,	// TH_LRWU
    0U,	// TH_LURB
    0U,	// TH_LURBU
    0U,	// TH_LURD
    0U,	// TH_LURH
    0U,	// TH_LURHU
    0U,	// TH_LURW
    0U,	// TH_LURWU
    0U,	// TH_LWD
    0U,	// TH_LWIA
    0U,	// TH_LWIB
    0U,	// TH_LWUD
    0U,	// TH_LWUIA
    0U,	// TH_LWUIB
    1U,	// TH_MULA
    1U,	// TH_MULAH
    1U,	// TH_MULAW
    1U,	// TH_MULS
    1U,	// TH_MULSH
    1U,	// TH_MULSW
    1U,	// TH_MVEQZ
    1U,	// TH_MVNEZ
    0U,	// TH_REV
    0U,	// TH_REVW
    0U,	// TH_SBIA
    0U,	// TH_SBIB
    0U,	// TH_SDD
    0U,	// TH_SDIA
    0U,	// TH_SDIB
    0U,	// TH_SFENCE_VMAS
    0U,	// TH_SHIA
    0U,	// TH_SHIB
    0U,	// TH_SRB
    0U,	// TH_SRD
    0U,	// TH_SRH
    1U,	// TH_SRRI
    1U,	// TH_SRRIW
    0U,	// TH_SRW
    0U,	// TH_SURB
    0U,	// TH_SURD
    0U,	// TH_SURH
    0U,	// TH_SURW
    0U,	// TH_SWD
    0U,	// TH_SWIA
    0U,	// TH_SWIB
    0U,	// TH_SYNC
    0U,	// TH_SYNC_I
    0U,	// TH_SYNC_IS
    0U,	// TH_SYNC_S
    1U,	// TH_TST
    0U,	// TH_TSTNBZ
    59U,	// TH_VMAQASU_VV
    59U,	// TH_VMAQASU_VX
    59U,	// TH_VMAQAUS_VX
    59U,	// TH_VMAQAU_VV
    59U,	// TH_VMAQAU_VX
    59U,	// TH_VMAQA_VV
    59U,	// TH_VMAQA_VX
    0U,	// UNIMP
    1U,	// UNZIP16HP
    1U,	// UNZIP16P
    1U,	// UNZIP8HP
    1U,	// UNZIP8P
    0U,	// UNZIP_RV32
    1U,	// USATI_RV32
    1U,	// USATI_RV64
    2U,	// VAADDU_VV
    2U,	// VAADDU_VX
    2U,	// VAADD_VV
    2U,	// VAADD_VX
    0U,	// VADC_VIM
    0U,	// VADC_VVM
    0U,	// VADC_VXM
    2U,	// VADD_VI
    2U,	// VADD_VV
    2U,	// VADD_VX
    0U,	// VAESDF_VS
    0U,	// VAESDF_VV
    0U,	// VAESDM_VS
    0U,	// VAESDM_VV
    0U,	// VAESEF_VS
    0U,	// VAESEF_VV
    0U,	// VAESEM_VS
    0U,	// VAESEM_VV
    1U,	// VAESKF1_VI
    1U,	// VAESKF2_VI
    0U,	// VAESZ_VS
    2U,	// VANDN_VV
    2U,	// VANDN_VX
    2U,	// VAND_VI
    2U,	// VAND_VV
    2U,	// VAND_VX
    2U,	// VASUBU_VV
    2U,	// VASUBU_VX
    2U,	// VASUB_VV
    2U,	// VASUB_VX
    0U,	// VBREV8_V
    0U,	// VBREV_V
    2U,	// VCLMULH_VV
    2U,	// VCLMULH_VX
    2U,	// VCLMUL_VV
    2U,	// VCLMUL_VX
    0U,	// VCLZ_V
    1U,	// VCOMPRESS_VM
    0U,	// VCPOP_M
    0U,	// VCPOP_V
    0U,	// VCTZ_V
    2U,	// VDIVU_VV
    2U,	// VDIVU_VX
    2U,	// VDIV_VV
    2U,	// VDIV_VX
    2U,	// VFADD_VF
    2U,	// VFADD_VV
    0U,	// VFCLASS_V
    0U,	// VFCVT_F_XU_V
    0U,	// VFCVT_F_X_V
    0U,	// VFCVT_RTZ_XU_F_V
    0U,	// VFCVT_RTZ_X_F_V
    0U,	// VFCVT_XU_F_V
    0U,	// VFCVT_X_F_V
    2U,	// VFDIV_VF
    2U,	// VFDIV_VV
    0U,	// VFIRST_M
    59U,	// VFMACC_VF
    59U,	// VFMACC_VV
    59U,	// VFMADD_VF
    59U,	// VFMADD_VV
    2U,	// VFMAX_VF
    2U,	// VFMAX_VV
    0U,	// VFMERGE_VFM
    2U,	// VFMIN_VF
    2U,	// VFMIN_VV
    59U,	// VFMSAC_VF
    59U,	// VFMSAC_VV
    59U,	// VFMSUB_VF
    59U,	// VFMSUB_VV
    2U,	// VFMUL_VF
    2U,	// VFMUL_VV
    0U,	// VFMV_F_S
    0U,	// VFMV_S_F
    0U,	// VFMV_V_F
    0U,	// VFNCVTBF16_F_F_W
    0U,	// VFNCVTBF16_SAT_F_F_W
    0U,	// VFNCVT_F_F_Q
    0U,	// VFNCVT_F_F_W
    0U,	// VFNCVT_F_XU_W
    0U,	// VFNCVT_F_X_W
    0U,	// VFNCVT_ROD_F_F_W
    0U,	// VFNCVT_RTZ_XU_F_W
    0U,	// VFNCVT_RTZ_X_F_W
    0U,	// VFNCVT_SAT_F_F_Q
    0U,	// VFNCVT_XU_F_W
    0U,	// VFNCVT_X_F_W
    59U,	// VFNMACC_VF
    59U,	// VFNMACC_VV
    59U,	// VFNMADD_VF
    59U,	// VFNMADD_VV
    59U,	// VFNMSAC_VF
    59U,	// VFNMSAC_VV
    59U,	// VFNMSUB_VF
    59U,	// VFNMSUB_VV
    2U,	// VFRDIV_VF
    0U,	// VFREC7_V
    2U,	// VFREDMAX_VS
    2U,	// VFREDMIN_VS
    2U,	// VFREDOSUM_VS
    2U,	// VFREDUSUM_VS
    0U,	// VFRSQRT7_V
    2U,	// VFRSUB_VF
    2U,	// VFSGNJN_VF
    2U,	// VFSGNJN_VV
    2U,	// VFSGNJX_VF
    2U,	// VFSGNJX_VV
    2U,	// VFSGNJ_VF
    2U,	// VFSGNJ_VV
    2U,	// VFSLIDE1DOWN_VF
    2U,	// VFSLIDE1UP_VF
    0U,	// VFSQRT_V
    2U,	// VFSUB_VF
    2U,	// VFSUB_VV
    2U,	// VFWADD_VF
    2U,	// VFWADD_VV
    2U,	// VFWADD_WF
    2U,	// VFWADD_WV
    0U,	// VFWCVTBF16_F_F_V
    0U,	// VFWCVT_F_F_V
    0U,	// VFWCVT_F_XU_V
    0U,	// VFWCVT_F_X_V
    0U,	// VFWCVT_RTZ_XU_F_V
    0U,	// VFWCVT_RTZ_X_F_V
    0U,	// VFWCVT_XU_F_V
    0U,	// VFWCVT_X_F_V
    59U,	// VFWMACCBF16_VF
    59U,	// VFWMACCBF16_VV
    59U,	// VFWMACC_VF
    59U,	// VFWMACC_VV
    59U,	// VFWMSAC_VF
    59U,	// VFWMSAC_VV
    2U,	// VFWMUL_VF
    2U,	// VFWMUL_VV
    59U,	// VFWNMACC_VF
    59U,	// VFWNMACC_VV
    59U,	// VFWNMSAC_VF
    59U,	// VFWNMSAC_VV
    2U,	// VFWREDOSUM_VS
    2U,	// VFWREDUSUM_VS
    2U,	// VFWSUB_VF
    2U,	// VFWSUB_VV
    2U,	// VFWSUB_WF
    2U,	// VFWSUB_WV
    1U,	// VGHSH_VS
    1U,	// VGHSH_VV
    0U,	// VGMUL_VS
    0U,	// VGMUL_VV
    0U,	// VID_V
    0U,	// VIOTA_M
    0U,	// VL1RE16_V
    0U,	// VL1RE32_V
    0U,	// VL1RE64_V
    0U,	// VL1RE8_V
    0U,	// VL2RE16_V
    0U,	// VL2RE32_V
    0U,	// VL2RE64_V
    0U,	// VL2RE8_V
    0U,	// VL4RE16_V
    0U,	// VL4RE32_V
    0U,	// VL4RE64_V
    0U,	// VL4RE8_V
    0U,	// VL8RE16_V
    0U,	// VL8RE32_V
    0U,	// VL8RE64_V
    0U,	// VL8RE8_V
    0U,	// VLE16FF_V
    0U,	// VLE16_V
    0U,	// VLE32FF_V
    0U,	// VLE32_V
    0U,	// VLE64FF_V
    0U,	// VLE64_V
    0U,	// VLE8FF_V
    0U,	// VLE8_V
    0U,	// VLM_V
    2U,	// VLOXEI16_V
    2U,	// VLOXEI32_V
    2U,	// VLOXEI64_V
    2U,	// VLOXEI8_V
    2U,	// VLOXSEG2EI16_V
    2U,	// VLOXSEG2EI32_V
    2U,	// VLOXSEG2EI64_V
    2U,	// VLOXSEG2EI8_V
    2U,	// VLOXSEG3EI16_V
    2U,	// VLOXSEG3EI32_V
    2U,	// VLOXSEG3EI64_V
    2U,	// VLOXSEG3EI8_V
    2U,	// VLOXSEG4EI16_V
    2U,	// VLOXSEG4EI32_V
    2U,	// VLOXSEG4EI64_V
    2U,	// VLOXSEG4EI8_V
    2U,	// VLOXSEG5EI16_V
    2U,	// VLOXSEG5EI32_V
    2U,	// VLOXSEG5EI64_V
    2U,	// VLOXSEG5EI8_V
    2U,	// VLOXSEG6EI16_V
    2U,	// VLOXSEG6EI32_V
    2U,	// VLOXSEG6EI64_V
    2U,	// VLOXSEG6EI8_V
    2U,	// VLOXSEG7EI16_V
    2U,	// VLOXSEG7EI32_V
    2U,	// VLOXSEG7EI64_V
    2U,	// VLOXSEG7EI8_V
    2U,	// VLOXSEG8EI16_V
    2U,	// VLOXSEG8EI32_V
    2U,	// VLOXSEG8EI64_V
    2U,	// VLOXSEG8EI8_V
    2U,	// VLSE16_V
    2U,	// VLSE32_V
    2U,	// VLSE64_V
    2U,	// VLSE8_V
    0U,	// VLSEG2E16FF_V
    0U,	// VLSEG2E16_V
    0U,	// VLSEG2E32FF_V
    0U,	// VLSEG2E32_V
    0U,	// VLSEG2E64FF_V
    0U,	// VLSEG2E64_V
    0U,	// VLSEG2E8FF_V
    0U,	// VLSEG2E8_V
    0U,	// VLSEG3E16FF_V
    0U,	// VLSEG3E16_V
    0U,	// VLSEG3E32FF_V
    0U,	// VLSEG3E32_V
    0U,	// VLSEG3E64FF_V
    0U,	// VLSEG3E64_V
    0U,	// VLSEG3E8FF_V
    0U,	// VLSEG3E8_V
    0U,	// VLSEG4E16FF_V
    0U,	// VLSEG4E16_V
    0U,	// VLSEG4E32FF_V
    0U,	// VLSEG4E32_V
    0U,	// VLSEG4E64FF_V
    0U,	// VLSEG4E64_V
    0U,	// VLSEG4E8FF_V
    0U,	// VLSEG4E8_V
    0U,	// VLSEG5E16FF_V
    0U,	// VLSEG5E16_V
    0U,	// VLSEG5E32FF_V
    0U,	// VLSEG5E32_V
    0U,	// VLSEG5E64FF_V
    0U,	// VLSEG5E64_V
    0U,	// VLSEG5E8FF_V
    0U,	// VLSEG5E8_V
    0U,	// VLSEG6E16FF_V
    0U,	// VLSEG6E16_V
    0U,	// VLSEG6E32FF_V
    0U,	// VLSEG6E32_V
    0U,	// VLSEG6E64FF_V
    0U,	// VLSEG6E64_V
    0U,	// VLSEG6E8FF_V
    0U,	// VLSEG6E8_V
    0U,	// VLSEG7E16FF_V
    0U,	// VLSEG7E16_V
    0U,	// VLSEG7E32FF_V
    0U,	// VLSEG7E32_V
    0U,	// VLSEG7E64FF_V
    0U,	// VLSEG7E64_V
    0U,	// VLSEG7E8FF_V
    0U,	// VLSEG7E8_V
    0U,	// VLSEG8E16FF_V
    0U,	// VLSEG8E16_V
    0U,	// VLSEG8E32FF_V
    0U,	// VLSEG8E32_V
    0U,	// VLSEG8E64FF_V
    0U,	// VLSEG8E64_V
    0U,	// VLSEG8E8FF_V
    0U,	// VLSEG8E8_V
    2U,	// VLSSEG2E16_V
    2U,	// VLSSEG2E32_V
    2U,	// VLSSEG2E64_V
    2U,	// VLSSEG2E8_V
    2U,	// VLSSEG3E16_V
    2U,	// VLSSEG3E32_V
    2U,	// VLSSEG3E64_V
    2U,	// VLSSEG3E8_V
    2U,	// VLSSEG4E16_V
    2U,	// VLSSEG4E32_V
    2U,	// VLSSEG4E64_V
    2U,	// VLSSEG4E8_V
    2U,	// VLSSEG5E16_V
    2U,	// VLSSEG5E32_V
    2U,	// VLSSEG5E64_V
    2U,	// VLSSEG5E8_V
    2U,	// VLSSEG6E16_V
    2U,	// VLSSEG6E32_V
    2U,	// VLSSEG6E64_V
    2U,	// VLSSEG6E8_V
    2U,	// VLSSEG7E16_V
    2U,	// VLSSEG7E32_V
    2U,	// VLSSEG7E64_V
    2U,	// VLSSEG7E8_V
    2U,	// VLSSEG8E16_V
    2U,	// VLSSEG8E32_V
    2U,	// VLSSEG8E64_V
    2U,	// VLSSEG8E8_V
    2U,	// VLUXEI16_V
    2U,	// VLUXEI32_V
    2U,	// VLUXEI64_V
    2U,	// VLUXEI8_V
    2U,	// VLUXSEG2EI16_V
    2U,	// VLUXSEG2EI32_V
    2U,	// VLUXSEG2EI64_V
    2U,	// VLUXSEG2EI8_V
    2U,	// VLUXSEG3EI16_V
    2U,	// VLUXSEG3EI32_V
    2U,	// VLUXSEG3EI64_V
    2U,	// VLUXSEG3EI8_V
    2U,	// VLUXSEG4EI16_V
    2U,	// VLUXSEG4EI32_V
    2U,	// VLUXSEG4EI64_V
    2U,	// VLUXSEG4EI8_V
    2U,	// VLUXSEG5EI16_V
    2U,	// VLUXSEG5EI32_V
    2U,	// VLUXSEG5EI64_V
    2U,	// VLUXSEG5EI8_V
    2U,	// VLUXSEG6EI16_V
    2U,	// VLUXSEG6EI32_V
    2U,	// VLUXSEG6EI64_V
    2U,	// VLUXSEG6EI8_V
    2U,	// VLUXSEG7EI16_V
    2U,	// VLUXSEG7EI32_V
    2U,	// VLUXSEG7EI64_V
    2U,	// VLUXSEG7EI8_V
    2U,	// VLUXSEG8EI16_V
    2U,	// VLUXSEG8EI32_V
    2U,	// VLUXSEG8EI64_V
    2U,	// VLUXSEG8EI8_V
    59U,	// VMACC_VV
    59U,	// VMACC_VX
    1U,	// VMADC_VI
    0U,	// VMADC_VIM
    1U,	// VMADC_VV
    0U,	// VMADC_VVM
    1U,	// VMADC_VX
    0U,	// VMADC_VXM
    59U,	// VMADD_VV
    59U,	// VMADD_VX
    1U,	// VMANDN_MM
    1U,	// VMAND_MM
    2U,	// VMAXU_VV
    2U,	// VMAXU_VX
    2U,	// VMAX_VV
    2U,	// VMAX_VX
    0U,	// VMERGE_VIM
    0U,	// VMERGE_VVM
    0U,	// VMERGE_VXM
    2U,	// VMFEQ_VF
    2U,	// VMFEQ_VV
    2U,	// VMFGE_VF
    2U,	// VMFGT_VF
    2U,	// VMFLE_VF
    2U,	// VMFLE_VV
    2U,	// VMFLT_VF
    2U,	// VMFLT_VV
    2U,	// VMFNE_VF
    2U,	// VMFNE_VV
    2U,	// VMINU_VV
    2U,	// VMINU_VX
    2U,	// VMIN_VV
    2U,	// VMIN_VX
    1U,	// VMNAND_MM
    1U,	// VMNOR_MM
    1U,	// VMORN_MM
    1U,	// VMOR_MM
    1U,	// VMSBC_VV
    0U,	// VMSBC_VVM
    1U,	// VMSBC_VX
    0U,	// VMSBC_VXM
    0U,	// VMSBF_M
    2U,	// VMSEQ_VI
    2U,	// VMSEQ_VV
    2U,	// VMSEQ_VX
    2U,	// VMSGTU_VI
    2U,	// VMSGTU_VX
    2U,	// VMSGT_VI
    2U,	// VMSGT_VX
    0U,	// VMSIF_M
    2U,	// VMSLEU_VI
    2U,	// VMSLEU_VV
    2U,	// VMSLEU_VX
    2U,	// VMSLE_VI
    2U,	// VMSLE_VV
    2U,	// VMSLE_VX
    2U,	// VMSLTU_VV
    2U,	// VMSLTU_VX
    2U,	// VMSLT_VV
    2U,	// VMSLT_VX
    2U,	// VMSNE_VI
    2U,	// VMSNE_VV
    2U,	// VMSNE_VX
    0U,	// VMSOF_M
    2U,	// VMULHSU_VV
    2U,	// VMULHSU_VX
    2U,	// VMULHU_VV
    2U,	// VMULHU_VX
    2U,	// VMULH_VV
    2U,	// VMULH_VX
    2U,	// VMUL_VV
    2U,	// VMUL_VX
    0U,	// VMV1R_V
    0U,	// VMV2R_V
    0U,	// VMV4R_V
    0U,	// VMV8R_V
    0U,	// VMV_S_X
    0U,	// VMV_V_I
    0U,	// VMV_V_V
    0U,	// VMV_V_X
    0U,	// VMV_X_S
    1U,	// VMXNOR_MM
    1U,	// VMXOR_MM
    2U,	// VNCLIPU_WI
    2U,	// VNCLIPU_WV
    2U,	// VNCLIPU_WX
    2U,	// VNCLIP_WI
    2U,	// VNCLIP_WV
    2U,	// VNCLIP_WX
    59U,	// VNMSAC_VV
    59U,	// VNMSAC_VX
    59U,	// VNMSUB_VV
    59U,	// VNMSUB_VX
    2U,	// VNSRA_WI
    2U,	// VNSRA_WV
    2U,	// VNSRA_WX
    2U,	// VNSRL_WI
    2U,	// VNSRL_WV
    2U,	// VNSRL_WX
    2U,	// VOR_VI
    2U,	// VOR_VV
    2U,	// VOR_VX
    59U,	// VQDOTSU_VV
    59U,	// VQDOTSU_VX
    59U,	// VQDOTUS_VX
    59U,	// VQDOTU_VV
    59U,	// VQDOTU_VX
    59U,	// VQDOT_VV
    59U,	// VQDOT_VX
    2U,	// VREDAND_VS
    2U,	// VREDMAXU_VS
    2U,	// VREDMAX_VS
    2U,	// VREDMINU_VS
    2U,	// VREDMIN_VS
    2U,	// VREDOR_VS
    2U,	// VREDSUM_VS
    2U,	// VREDXOR_VS
    2U,	// VREMU_VV
    2U,	// VREMU_VX
    2U,	// VREM_VV
    2U,	// VREM_VX
    0U,	// VREV8_V
    2U,	// VRGATHEREI16_VV
    2U,	// VRGATHER_VI
    2U,	// VRGATHER_VV
    2U,	// VRGATHER_VX
    2U,	// VROL_VV
    2U,	// VROL_VX
    2U,	// VROR_VI
    2U,	// VROR_VV
    2U,	// VROR_VX
    2U,	// VRSUB_VI
    2U,	// VRSUB_VX
    0U,	// VS1R_V
    0U,	// VS2R_V
    0U,	// VS4R_V
    0U,	// VS8R_V
    2U,	// VSADDU_VI
    2U,	// VSADDU_VV
    2U,	// VSADDU_VX
    2U,	// VSADD_VI
    2U,	// VSADD_VV
    2U,	// VSADD_VX
    0U,	// VSBC_VVM
    0U,	// VSBC_VXM
    0U,	// VSE16_V
    0U,	// VSE32_V
    0U,	// VSE64_V
    0U,	// VSE8_V
    0U,	// VSETIVLI
    1U,	// VSETVL
    0U,	// VSETVLI
    0U,	// VSEXT_VF2
    0U,	// VSEXT_VF4
    0U,	// VSEXT_VF8
    1U,	// VSHA2CH_VV
    1U,	// VSHA2CL_VV
    1U,	// VSHA2MS_VV
    2U,	// VSLIDE1DOWN_VX
    2U,	// VSLIDE1UP_VX
    2U,	// VSLIDEDOWN_VI
    2U,	// VSLIDEDOWN_VX
    2U,	// VSLIDEUP_VI
    2U,	// VSLIDEUP_VX
    2U,	// VSLL_VI
    2U,	// VSLL_VV
    2U,	// VSLL_VX
    1U,	// VSM3C_VI
    1U,	// VSM3ME_VV
    1U,	// VSM4K_VI
    0U,	// VSM4R_VS
    0U,	// VSM4R_VV
    2U,	// VSMUL_VV
    2U,	// VSMUL_VX
    0U,	// VSM_V
    2U,	// VSOXEI16_V
    2U,	// VSOXEI32_V
    2U,	// VSOXEI64_V
    2U,	// VSOXEI8_V
    2U,	// VSOXSEG2EI16_V
    2U,	// VSOXSEG2EI32_V
    2U,	// VSOXSEG2EI64_V
    2U,	// VSOXSEG2EI8_V
    2U,	// VSOXSEG3EI16_V
    2U,	// VSOXSEG3EI32_V
    2U,	// VSOXSEG3EI64_V
    2U,	// VSOXSEG3EI8_V
    2U,	// VSOXSEG4EI16_V
    2U,	// VSOXSEG4EI32_V
    2U,	// VSOXSEG4EI64_V
    2U,	// VSOXSEG4EI8_V
    2U,	// VSOXSEG5EI16_V
    2U,	// VSOXSEG5EI32_V
    2U,	// VSOXSEG5EI64_V
    2U,	// VSOXSEG5EI8_V
    2U,	// VSOXSEG6EI16_V
    2U,	// VSOXSEG6EI32_V
    2U,	// VSOXSEG6EI64_V
    2U,	// VSOXSEG6EI8_V
    2U,	// VSOXSEG7EI16_V
    2U,	// VSOXSEG7EI32_V
    2U,	// VSOXSEG7EI64_V
    2U,	// VSOXSEG7EI8_V
    2U,	// VSOXSEG8EI16_V
    2U,	// VSOXSEG8EI32_V
    2U,	// VSOXSEG8EI64_V
    2U,	// VSOXSEG8EI8_V
    2U,	// VSRA_VI
    2U,	// VSRA_VV
    2U,	// VSRA_VX
    2U,	// VSRL_VI
    2U,	// VSRL_VV
    2U,	// VSRL_VX
    2U,	// VSSE16_V
    2U,	// VSSE32_V
    2U,	// VSSE64_V
    2U,	// VSSE8_V
    0U,	// VSSEG2E16_V
    0U,	// VSSEG2E32_V
    0U,	// VSSEG2E64_V
    0U,	// VSSEG2E8_V
    0U,	// VSSEG3E16_V
    0U,	// VSSEG3E32_V
    0U,	// VSSEG3E64_V
    0U,	// VSSEG3E8_V
    0U,	// VSSEG4E16_V
    0U,	// VSSEG4E32_V
    0U,	// VSSEG4E64_V
    0U,	// VSSEG4E8_V
    0U,	// VSSEG5E16_V
    0U,	// VSSEG5E32_V
    0U,	// VSSEG5E64_V
    0U,	// VSSEG5E8_V
    0U,	// VSSEG6E16_V
    0U,	// VSSEG6E32_V
    0U,	// VSSEG6E64_V
    0U,	// VSSEG6E8_V
    0U,	// VSSEG7E16_V
    0U,	// VSSEG7E32_V
    0U,	// VSSEG7E64_V
    0U,	// VSSEG7E8_V
    0U,	// VSSEG8E16_V
    0U,	// VSSEG8E32_V
    0U,	// VSSEG8E64_V
    0U,	// VSSEG8E8_V
    2U,	// VSSRA_VI
    2U,	// VSSRA_VV
    2U,	// VSSRA_VX
    2U,	// VSSRL_VI
    2U,	// VSSRL_VV
    2U,	// VSSRL_VX
    2U,	// VSSSEG2E16_V
    2U,	// VSSSEG2E32_V
    2U,	// VSSSEG2E64_V
    2U,	// VSSSEG2E8_V
    2U,	// VSSSEG3E16_V
    2U,	// VSSSEG3E32_V
    2U,	// VSSSEG3E64_V
    2U,	// VSSSEG3E8_V
    2U,	// VSSSEG4E16_V
    2U,	// VSSSEG4E32_V
    2U,	// VSSSEG4E64_V
    2U,	// VSSSEG4E8_V
    2U,	// VSSSEG5E16_V
    2U,	// VSSSEG5E32_V
    2U,	// VSSSEG5E64_V
    2U,	// VSSSEG5E8_V
    2U,	// VSSSEG6E16_V
    2U,	// VSSSEG6E32_V
    2U,	// VSSSEG6E64_V
    2U,	// VSSSEG6E8_V
    2U,	// VSSSEG7E16_V
    2U,	// VSSSEG7E32_V
    2U,	// VSSSEG7E64_V
    2U,	// VSSSEG7E8_V
    2U,	// VSSSEG8E16_V
    2U,	// VSSSEG8E32_V
    2U,	// VSSSEG8E64_V
    2U,	// VSSSEG8E8_V
    2U,	// VSSUBU_VV
    2U,	// VSSUBU_VX
    2U,	// VSSUB_VV
    2U,	// VSSUB_VX
    2U,	// VSUB_VV
    2U,	// VSUB_VX
    2U,	// VSUXEI16_V
    2U,	// VSUXEI32_V
    2U,	// VSUXEI64_V
    2U,	// VSUXEI8_V
    2U,	// VSUXSEG2EI16_V
    2U,	// VSUXSEG2EI32_V
    2U,	// VSUXSEG2EI64_V
    2U,	// VSUXSEG2EI8_V
    2U,	// VSUXSEG3EI16_V
    2U,	// VSUXSEG3EI32_V
    2U,	// VSUXSEG3EI64_V
    2U,	// VSUXSEG3EI8_V
    2U,	// VSUXSEG4EI16_V
    2U,	// VSUXSEG4EI32_V
    2U,	// VSUXSEG4EI64_V
    2U,	// VSUXSEG4EI8_V
    2U,	// VSUXSEG5EI16_V
    2U,	// VSUXSEG5EI32_V
    2U,	// VSUXSEG5EI64_V
    2U,	// VSUXSEG5EI8_V
    2U,	// VSUXSEG6EI16_V
    2U,	// VSUXSEG6EI32_V
    2U,	// VSUXSEG6EI64_V
    2U,	// VSUXSEG6EI8_V
    2U,	// VSUXSEG7EI16_V
    2U,	// VSUXSEG7EI32_V
    2U,	// VSUXSEG7EI64_V
    2U,	// VSUXSEG7EI8_V
    2U,	// VSUXSEG8EI16_V
    2U,	// VSUXSEG8EI32_V
    2U,	// VSUXSEG8EI64_V
    2U,	// VSUXSEG8EI8_V
    1U,	// VT_MASKC
    1U,	// VT_MASKCN
    2U,	// VWADDU_VV
    2U,	// VWADDU_VX
    2U,	// VWADDU_WV
    2U,	// VWADDU_WX
    2U,	// VWADD_VV
    2U,	// VWADD_VX
    2U,	// VWADD_WV
    2U,	// VWADD_WX
    59U,	// VWMACCSU_VV
    59U,	// VWMACCSU_VX
    59U,	// VWMACCUS_VX
    59U,	// VWMACCU_VV
    59U,	// VWMACCU_VX
    59U,	// VWMACC_VV
    59U,	// VWMACC_VX
    2U,	// VWMULSU_VV
    2U,	// VWMULSU_VX
    2U,	// VWMULU_VV
    2U,	// VWMULU_VX
    2U,	// VWMUL_VV
    2U,	// VWMUL_VX
    2U,	// VWREDSUMU_VS
    2U,	// VWREDSUM_VS
    2U,	// VWSLL_VI
    2U,	// VWSLL_VV
    2U,	// VWSLL_VX
    2U,	// VWSUBU_VV
    2U,	// VWSUBU_VX
    2U,	// VWSUBU_WV
    2U,	// VWSUBU_WX
    2U,	// VWSUB_VV
    2U,	// VWSUB_VX
    2U,	// VWSUB_WV
    2U,	// VWSUB_WX
    2U,	// VXOR_VI
    2U,	// VXOR_VV
    2U,	// VXOR_VX
    0U,	// VZEXT_VF2
    0U,	// VZEXT_VF4
    0U,	// VZEXT_VF8
    1U,	// WADD
    1U,	// WADDA
    1U,	// WADDAU
    1U,	// WADDU
    0U,	// WFI
    1U,	// WMACC
    1U,	// WMACCSU
    1U,	// WMACCU
    1U,	// WMUL
    1U,	// WMULSU
    1U,	// WMULU
    0U,	// WRS_NTO
    0U,	// WRS_STO
    1U,	// WSLA
    1U,	// WSLAI
    1U,	// WSLL
    1U,	// WSLLI
    1U,	// WSUB
    1U,	// WSUBA
    1U,	// WSUBAU
    1U,	// WSUBU
    1U,	// WZIP16P
    1U,	// WZIP8P
    1U,	// XNOR
    1U,	// XOR
    1U,	// XORI
    1U,	// XPERM4
    1U,	// XPERM8
    0U,	// ZEXT_H_RV32
    0U,	// ZEXT_H_RV64
    1U,	// ZIP16HP
    1U,	// ZIP16P
    1U,	// ZIP8HP
    1U,	// ZIP8P
    0U,	// ZIP_RV32
  };

  // Emit the opcode for the instruction.
  uint64_t Bits = 0;
  Bits |= (uint64_t)OpInfo0[MI.getOpcode()] << 0;
  Bits |= (uint64_t)OpInfo1[MI.getOpcode()] << 32;
  if (Bits == 0)
    return {nullptr, Bits};
  return {AsmStrs+(Bits & 32767)-1, Bits};

}
/// printInstruction - This method is automatically generated by tablegen
/// from the instruction set description.
LLVM_NO_PROFILE_INSTRUMENT_FUNCTION
void RISCVInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) {
  O << "\t";

  auto MnemonicInfo = getMnemonic(*MI);

  O << MnemonicInfo.first;

  uint64_t Bits = MnemonicInfo.second;
  assert(Bits != 0 && "Cannot print this instruction.");

  // Fragment 0 encoded into 3 bits for 8 unique commands.
  switch ((Bits >> 15) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ...
    return;
    break;
  case 1:
    // PseudoAddTPRel, PseudoCALL, PseudoCALLReg, PseudoCV_ELW, PseudoC_ADDI_...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // PseudoFLD, PseudoFLH, PseudoFLQ, PseudoFLW, PseudoFSD, PseudoFSH, Pseu...
    printOperand(MI, 1, STI, O);
    break;
  case 3:
    // CBO_CLEAN, CBO_FLUSH, CBO_INVAL, CBO_ZERO
    printZeroOffsetMemOp(MI, 0, STI, O);
    return;
    break;
  case 4:
    // CM_POP, CM_POPRET, CM_POPRETZ, CM_PUSH, QC_CM_POP, QC_CM_POPRET, QC_CM...
    printRegList(MI, 0, STI, O);
    O << ", ";
    break;
  case 5:
    // C_J, C_JAL, QC_E_J, QC_E_JAL
    printBranchOperand(MI, Address, 0, STI, O);
    return;
    break;
  case 6:
    // FENCE
    printFenceArg(MI, 0, STI, O);
    O << ", ";
    printFenceArg(MI, 1, STI, O);
    return;
    break;
  case 7:
    // MIPS_PREF
    printOperand(MI, 2, STI, O);
    O << ", ";
    printOperand(MI, 1, STI, O);
    O << '(';
    printOperand(MI, 0, STI, O);
    O << ')';
    return;
    break;
  }


  // Fragment 1 encoded into 3 bits for 7 unique commands.
  switch ((Bits >> 18) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoCV_ELW, PseudoC_ADDI_NOP, PseudoF...
    O << ", ";
    break;
  case 1:
    // PseudoCALL, PseudoTAIL, CM_JALT, CM_JT, C_JALR, C_JR, C_NOP_HINT, C_NO...
    return;
    break;
  case 2:
    // CM_POP, CM_POPRET, CM_POPRETZ, QC_CM_POP, QC_CM_POPRET, QC_CM_POPRETZ
    printStackAdj(MI, 1, STI, O);
    return;
    break;
  case 3:
    // CM_PUSH, QC_CM_PUSH, QC_CM_PUSHFP
    printNegStackAdj(MI, 1, STI, O);
    return;
    break;
  case 4:
    // CV_LBU_ri_inc, CV_LBU_rr_inc, CV_LB_ri_inc, CV_LB_rr_inc, CV_LHU_ri_in...
    O << ", (";
    printOperand(MI, 2, STI, O);
    O << "), ";
    printOperand(MI, 3, STI, O);
    break;
  case 5:
    // PREFETCH_I, PREFETCH_R, PREFETCH_W
    O << '(';
    printOperand(MI, 0, STI, O);
    O << ')';
    return;
    break;
  case 6:
    // VID_V
    printVMaskReg(MI, 1, STI, O);
    return;
    break;
  }


  // Fragment 2 encoded into 4 bits for 10 unique commands.
  switch ((Bits >> 21) & 15) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoCALLReg, PseudoCV_ELW, PseudoLA, PseudoLAImm, Ps...
    printOperand(MI, 1, STI, O);
    break;
  case 1:
    // PseudoC_ADDI_NOP, PseudoFLD, PseudoFLH, PseudoFLQ, PseudoFLW, PseudoFS...
    printOperand(MI, 2, STI, O);
    break;
  case 2:
    // PseudoJump, InsnJ, InsnU, SF_VC_V_FV, SF_VC_V_IV, SF_VC_V_VV, SF_VC_V_...
    printOperand(MI, 0, STI, O);
    break;
  case 3:
    // CSRRC, CSRRCI, CSRRS, CSRRSI, CSRRW, CSRRWI
    printCSRSystemRegister(MI, 1, STI, O);
    O << ", ";
    printOperand(MI, 2, STI, O);
    return;
    break;
  case 4:
    // CV_LBU_ri_inc, CV_LBU_rr_inc, CV_LB_ri_inc, CV_LB_rr_inc, CV_LHU_ri_in...
    return;
    break;
  case 5:
    // CV_LBU_rr, CV_LB_rr, CV_LHU_rr, CV_LH_rr, CV_LW_rr, CV_SB_rr, CV_SH_rr...
    printRegReg(MI, 1, STI, O);
    return;
    break;
  case 6:
    // C_BEQZ, C_BNEZ, JAL
    printBranchOperand(MI, Address, 1, STI, O);
    return;
    break;
  case 7:
    // FLI_D, FLI_H, FLI_Q, FLI_S
    printFPImmOperand(MI, 1, STI, O);
    return;
    break;
  case 8:
    // HLVX_HU, HLVX_WU, HLV_B, HLV_BU, HLV_D, HLV_H, HLV_HU, HLV_W, HLV_WU, ...
    printZeroOffsetMemOp(MI, 1, STI, O);
    break;
  case 9:
    // TH_LBIA, TH_LBIB, TH_LBUIA, TH_LBUIB, TH_LDIA, TH_LDIB, TH_LHIA, TH_LH...
    O << ", ";
    printOperand(MI, 4, STI, O);
    return;
    break;
  }


  // Fragment 3 encoded into 3 bits for 7 unique commands.
  switch ((Bits >> 25) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoFLD, PseudoFLH, PseudoFLQ, PseudoFLW, PseudoFSD,...
    O << ", ";
    break;
  case 1:
    // PseudoCALLReg, PseudoCV_ELW, PseudoC_ADDI_NOP, PseudoJump, PseudoLA, P...
    return;
    break;
  case 2:
    // PseudoTLSDESCCall, CV_ELW, C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FS...
    O << '(';
    printOperand(MI, 1, STI, O);
    break;
  case 3:
    // FCVTMOD_W_D, FCVT_BF16_S, FCVT_D_L, FCVT_D_LU, FCVT_D_LU_INX, FCVT_D_L...
    printFRMArg(MI, 2, STI, O);
    return;
    break;
  case 4:
    // FCVT_D_H, FCVT_D_H_IN32X, FCVT_D_H_INX, FCVT_D_S, FCVT_D_S_IN32X, FCVT...
    printFRMArgLegacy(MI, 2, STI, O);
    return;
    break;
  case 5:
    // NDS_VFWCVT_F_B, NDS_VFWCVT_F_BU, NDS_VFWCVT_F_N, NDS_VFWCVT_F_NU, NDS_...
    printVMaskReg(MI, 2, STI, O);
    return;
    break;
  case 6:
    // TH_LDD, TH_LWD, TH_LWUD, TH_SDD, TH_SWD
    O << ", (";
    printOperand(MI, 2, STI, O);
    O << "), ";
    printOperand(MI, 3, STI, O);
    O << ", ";
    printOperand(MI, 4, STI, O);
    return;
    break;
  }


  // Fragment 4 encoded into 4 bits for 10 unique commands.
  switch ((Bits >> 28) & 15) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, PseudoVMSGEU_VI, PseudoVMSGEU_VX, PseudoVMSGEU_VX_M, P...
    printOperand(MI, 2, STI, O);
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLQ, PseudoFLW, PseudoFSD, PseudoFSH, Pseu...
    printOperand(MI, 0, STI, O);
    break;
  case 2:
    // PseudoTLSDESCCall
    O << "), ";
    printOperand(MI, 3, STI, O);
    return;
    break;
  case 3:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, CV_ADDNR, CV_ADDRNR, CV_ADDUN...
    printOperand(MI, 3, STI, O);
    break;
  case 4:
    // AMOADD_B, AMOADD_B_AQ, AMOADD_B_AQRL, AMOADD_B_RL, AMOADD_D, AMOADD_D_...
    printZeroOffsetMemOp(MI, 2, STI, O);
    return;
    break;
  case 5:
    // AMOCAS_B, AMOCAS_B_AQ, AMOCAS_B_AQRL, AMOCAS_B_RL, AMOCAS_D_RV32, AMOC...
    printZeroOffsetMemOp(MI, 3, STI, O);
    return;
    break;
  case 6:
    // BEQ, BEQI, BGE, BGEU, BLT, BLTU, BNE, BNEI, CV_BEQIMM, CV_BNEIMM, Insn...
    printBranchOperand(MI, Address, 2, STI, O);
    return;
    break;
  case 7:
    // CV_ELW, C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FSDSP, C_FSW, C_FSWSP...
    O << ')';
    return;
    break;
  case 8:
    // MIPS_CCMOV, NDS_LEA_B_ZE, NDS_LEA_D, NDS_LEA_D_ZE, NDS_LEA_H, NDS_LEA_...
    printOperand(MI, 1, STI, O);
    break;
  case 9:
    // VSETIVLI, VSETVLI
    printVTypeI(MI, 2, STI, O);
    return;
    break;
  }


  // Fragment 5 encoded into 3 bits for 6 unique commands.
  switch ((Bits >> 32) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, CV_ADDN, CV_...
    O << ", ";
    break;
  case 1:
    // PseudoFLD, PseudoFLH, PseudoFLQ, PseudoFLW, PseudoFSD, PseudoFSH, Pseu...
    return;
    break;
  case 2:
    // PseudoVMSGEU_VI, PseudoVMSGEU_VX_M, PseudoVMSGE_VI, PseudoVMSGE_VX_M, ...
    printVMaskReg(MI, 3, STI, O);
    return;
    break;
  case 3:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, TH_VMAQASU_VV, TH_VMAQASU_VX,...
    printVMaskReg(MI, 4, STI, O);
    break;
  case 4:
    // FADD_D, FADD_D_IN32X, FADD_D_INX, FADD_H, FADD_H_INX, FADD_Q, FADD_S, ...
    printFRMArg(MI, 3, STI, O);
    return;
    break;
  case 5:
    // MIPS_LDP, MIPS_LWP, MIPS_SDP, MIPS_SWP, QC_LWM, QC_LWMI, QC_SETWM, QC_...
    O << '(';
    break;
  }


  // Fragment 6 encoded into 3 bits for 8 unique commands.
  switch ((Bits >> 35) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, CV_ADDN, CV_...
    printOperand(MI, 3, STI, O);
    break;
  case 1:
    // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T
    O << ", ";
    printOperand(MI, 1, STI, O);
    return;
    break;
  case 2:
    // CV_INSERT, CV_MACHHSN, CV_MACHHSRN, CV_MACHHUN, CV_MACHHURN, CV_MACSN,...
    printOperand(MI, 4, STI, O);
    break;
  case 3:
    // InsnCA, InsnQC_EAI, InsnQC_EI, InsnQC_EI_Mem, InsnR, InsnR4
    printOperand(MI, 0, STI, O);
    O << ", ";
    break;
  case 4:
    // InsnCB
    printBranchOperand(MI, Address, 3, STI, O);
    return;
    break;
  case 5:
    // MIPS_LDP, MIPS_LWP, MIPS_SDP, MIPS_SWP
    printOperand(MI, 2, STI, O);
    O << ')';
    return;
    break;
  case 6:
    // QC_LWM, QC_LWMI, QC_SETWM, QC_SETWMI, QC_SWM, QC_SWMI
    printOperand(MI, 1, STI, O);
    O << ')';
    return;
    break;
  case 7:
    // TH_VMAQASU_VV, TH_VMAQASU_VX, TH_VMAQAUS_VX, TH_VMAQAU_VV, TH_VMAQAU_V...
    return;
    break;
  }


  // Fragment 7 encoded into 3 bits for 6 unique commands.
  switch ((Bits >> 38) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, CV_ADDN, CV_...
    return;
    break;
  case 1:
    // FMADD_D, FMADD_D_IN32X, FMADD_D_INX, FMADD_H, FMADD_H_INX, FMADD_Q, FM...
    printFRMArg(MI, 4, STI, O);
    return;
    break;
  case 2:
    // InsnB, InsnI, InsnQC_EB, InsnQC_EJ, InsnQC_ES
    O << ", ";
    break;
  case 3:
    // InsnCA, InsnQC_EAI, InsnQC_EI, InsnR, InsnR4
    printOperand(MI, 4, STI, O);
    break;
  case 4:
    // InsnCL, InsnCS, InsnI_Mem, InsnS
    O << '(';
    printOperand(MI, 3, STI, O);
    O << ')';
    return;
    break;
  case 5:
    // InsnQC_EI_Mem
    printOperand(MI, 5, STI, O);
    O << '(';
    printOperand(MI, 4, STI, O);
    O << ')';
    return;
    break;
  }


  // Fragment 8 encoded into 3 bits for 5 unique commands.
  switch ((Bits >> 41) & 7) {
  default: llvm_unreachable("Invalid command number.");
  case 0:
    // InsnB, InsnQC_EJ
    printBranchOperand(MI, Address, 4, STI, O);
    return;
    break;
  case 1:
    // InsnCA, InsnQC_EAI
    return;
    break;
  case 2:
    // InsnI, InsnQC_EB
    printOperand(MI, 4, STI, O);
    break;
  case 3:
    // InsnQC_EI, InsnR, InsnR4
    O << ", ";
    printOperand(MI, 5, STI, O);
    break;
  case 4:
    // InsnQC_ES
    printOperand(MI, 5, STI, O);
    O << '(';
    printOperand(MI, 4, STI, O);
    O << ')';
    return;
    break;
  }


  // Fragment 9 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 44) & 1) {
    // InsnQC_EB, InsnR4
    O << ", ";
  } else {
    // InsnI, InsnQC_EI, InsnR
    return;
  }


  // Fragment 10 encoded into 1 bits for 2 unique commands.
  if ((Bits >> 45) & 1) {
    // InsnR4
    printOperand(MI, 6, STI, O);
    return;
  } else {
    // InsnQC_EB
    printBranchOperand(MI, Address, 5, STI, O);
    return;
  }

}


/// getRegisterName - This method is automatically generated by tblgen
/// from the register set description.  This returns the assembler name
/// for the specified register.
const char *RISCVInstPrinter::
getRegisterName(MCRegister Reg, unsigned AltIdx) {
  unsigned RegNo = Reg.id();
  assert(RegNo && RegNo < 573 && "Invalid register number!");


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsABIRegAltName[] = {
  /* 0 */ "fs10\000"
  /* 5 */ "ft10\000"
  /* 10 */ "fa0\000"
  /* 14 */ "fs0\000"
  /* 18 */ "ft0\000"
  /* 22 */ "fs11\000"
  /* 27 */ "ft11\000"
  /* 32 */ "fa1\000"
  /* 36 */ "fs1\000"
  /* 40 */ "ft1\000"
  /* 44 */ "fa2\000"
  /* 48 */ "fs2\000"
  /* 52 */ "ft2\000"
  /* 56 */ "fa3\000"
  /* 60 */ "fs3\000"
  /* 64 */ "ft3\000"
  /* 68 */ "fa4\000"
  /* 72 */ "fs4\000"
  /* 76 */ "ft4\000"
  /* 80 */ "fa5\000"
  /* 84 */ "fs5\000"
  /* 88 */ "ft5\000"
  /* 92 */ "fa6\000"
  /* 96 */ "fs6\000"
  /* 100 */ "ft6\000"
  /* 104 */ "fa7\000"
  /* 108 */ "fs7\000"
  /* 112 */ "ft7\000"
  /* 116 */ "fs8\000"
  /* 120 */ "ft8\000"
  /* 124 */ "fs9\000"
  /* 128 */ "ft9\000"
  /* 132 */ "ra\000"
  /* 135 */ "zero\000"
  /* 140 */ "gp\000"
  /* 143 */ "sp\000"
  /* 146 */ "tp\000"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint8_t RegAsmOffsetABIRegAltName[] = {
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 135, 132, 143, 140, 146, 19, 41, 53, 15, 37, 11, 
    33, 45, 57, 69, 81, 93, 105, 49, 61, 73, 85, 97, 109, 117, 
    125, 1, 23, 65, 77, 89, 101, 18, 40, 52, 64, 76, 88, 100, 
    112, 14, 36, 10, 32, 44, 56, 68, 80, 92, 104, 48, 60, 72, 
    84, 96, 108, 116, 124, 0, 22, 120, 128, 5, 27, 18, 40, 52, 
    64, 76, 88, 100, 112, 14, 36, 10, 32, 44, 56, 68, 80, 92, 
    104, 48, 60, 72, 84, 96, 108, 116, 124, 0, 22, 120, 128, 5, 
    27, 18, 40, 52, 64, 76, 88, 100, 112, 14, 36, 10, 32, 44, 
    56, 68, 80, 92, 104, 48, 60, 72, 84, 96, 108, 116, 124, 0, 
    22, 120, 128, 5, 27, 18, 40, 52, 64, 76, 88, 100, 112, 14, 
    36, 10, 32, 44, 56, 68, 80, 92, 104, 48, 60, 72, 84, 96, 
    108, 116, 124, 0, 22, 120, 128, 5, 27, 135, 132, 143, 140, 146, 
    19, 41, 53, 15, 37, 11, 33, 45, 57, 69, 81, 93, 105, 49, 
    61, 73, 85, 97, 109, 117, 125, 1, 23, 65, 77, 89, 101, 135, 
    135, 132, 143, 140, 146, 19, 41, 53, 15, 37, 11, 33, 45, 57, 
    69, 81, 93, 105, 49, 61, 73, 85, 97, 109, 117, 125, 1, 23, 
    65, 77, 89, 101, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 143, 146, 41, 15, 11, 45, 69, 93, 49, 73, 
    97, 117, 1, 65, 89, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
    4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 
  };


#ifdef __GNUC__
#pragma GCC diagnostic push
#pragma GCC diagnostic ignored "-Woverlength-strings"
#endif
  static const char AsmStrsNoRegAltName[] = {
  /* 0 */ "f10\000"
  /* 4 */ "mt10\000"
  /* 9 */ "v10\000"
  /* 13 */ "x10\000"
  /* 17 */ "f20\000"
  /* 21 */ "v20\000"
  /* 25 */ "x20\000"
  /* 29 */ "f30\000"
  /* 33 */ "v30\000"
  /* 37 */ "x30\000"
  /* 41 */ "f0\000"
  /* 44 */ "mt0\000"
  /* 48 */ "v0\000"
  /* 51 */ "x0\000"
  /* 54 */ "f11\000"
  /* 58 */ "mt11\000"
  /* 63 */ "v11\000"
  /* 67 */ "x11\000"
  /* 71 */ "f21\000"
  /* 75 */ "v21\000"
  /* 79 */ "x21\000"
  /* 83 */ "f31\000"
  /* 87 */ "v31\000"
  /* 91 */ "x31\000"
  /* 95 */ "f1\000"
  /* 98 */ "mt1\000"
  /* 102 */ "v1\000"
  /* 105 */ "x1\000"
  /* 108 */ "f12\000"
  /* 112 */ "mt12\000"
  /* 117 */ "v12\000"
  /* 121 */ "x12\000"
  /* 125 */ "f22\000"
  /* 129 */ "v22\000"
  /* 133 */ "x22\000"
  /* 137 */ "f2\000"
  /* 140 */ "mt2\000"
  /* 144 */ "v2\000"
  /* 147 */ "x2\000"
  /* 150 */ "f13\000"
  /* 154 */ "mt13\000"
  /* 159 */ "v13\000"
  /* 163 */ "x13\000"
  /* 167 */ "f23\000"
  /* 171 */ "v23\000"
  /* 175 */ "x23\000"
  /* 179 */ "f3\000"
  /* 182 */ "mt3\000"
  /* 186 */ "v3\000"
  /* 189 */ "x3\000"
  /* 192 */ "f14\000"
  /* 196 */ "mt14\000"
  /* 201 */ "v14\000"
  /* 205 */ "x14\000"
  /* 209 */ "f24\000"
  /* 213 */ "v24\000"
  /* 217 */ "x24\000"
  /* 221 */ "f4\000"
  /* 224 */ "mt4\000"
  /* 228 */ "v4\000"
  /* 231 */ "x4\000"
  /* 234 */ "f15\000"
  /* 238 */ "mt15\000"
  /* 243 */ "v15\000"
  /* 247 */ "x15\000"
  /* 251 */ "f25\000"
  /* 255 */ "v25\000"
  /* 259 */ "x25\000"
  /* 263 */ "f5\000"
  /* 266 */ "mt5\000"
  /* 270 */ "v5\000"
  /* 273 */ "x5\000"
  /* 276 */ "f16\000"
  /* 280 */ "v16\000"
  /* 284 */ "x16\000"
  /* 288 */ "f26\000"
  /* 292 */ "v26\000"
  /* 296 */ "x26\000"
  /* 300 */ "f6\000"
  /* 303 */ "mt6\000"
  /* 307 */ "v6\000"
  /* 310 */ "x6\000"
  /* 313 */ "f17\000"
  /* 317 */ "v17\000"
  /* 321 */ "x17\000"
  /* 325 */ "f27\000"
  /* 329 */ "v27\000"
  /* 333 */ "x27\000"
  /* 337 */ "f7\000"
  /* 340 */ "mt7\000"
  /* 344 */ "v7\000"
  /* 347 */ "x7\000"
  /* 350 */ "f18\000"
  /* 354 */ "v18\000"
  /* 358 */ "x18\000"
  /* 362 */ "f28\000"
  /* 366 */ "v28\000"
  /* 370 */ "x28\000"
  /* 374 */ "f8\000"
  /* 377 */ "mt8\000"
  /* 381 */ "v8\000"
  /* 384 */ "x8\000"
  /* 387 */ "f19\000"
  /* 391 */ "v19\000"
  /* 395 */ "x19\000"
  /* 399 */ "f29\000"
  /* 403 */ "v29\000"
  /* 407 */ "x29\000"
  /* 411 */ "f9\000"
  /* 414 */ "mt9\000"
  /* 418 */ "v9\000"
  /* 421 */ "x9\000"
  /* 424 */ "vlenb\000"
  /* 430 */ "vtype\000"
  /* 436 */ "sf.vcix_state\000"
  /* 450 */ "vl\000"
  /* 453 */ "frm\000"
  /* 457 */ "vxrm\000"
  /* 462 */ "ssp\000"
  /* 466 */ "fcsr\000"
  /* 471 */ "fflags\000"
  /* 478 */ "vxsat\000"
};
#ifdef __GNUC__
#pragma GCC diagnostic pop
#endif

  static const uint16_t RegAsmOffsetNoRegAltName[] = {
    466, 471, 453, 436, 462, 450, 424, 430, 457, 478, 2, 44, 98, 140, 
    182, 224, 266, 303, 340, 377, 414, 4, 58, 112, 154, 196, 238, 48, 
    102, 144, 186, 228, 270, 307, 344, 381, 418, 9, 63, 117, 159, 201, 
    243, 280, 317, 354, 391, 21, 75, 129, 171, 213, 255, 292, 329, 366, 
    403, 33, 87, 51, 105, 147, 189, 231, 273, 310, 347, 384, 421, 13, 
    67, 121, 163, 205, 247, 284, 321, 358, 395, 25, 79, 133, 175, 217, 
    259, 296, 333, 370, 407, 37, 91, 41, 95, 137, 179, 221, 263, 300, 
    337, 374, 411, 0, 54, 108, 150, 192, 234, 276, 313, 350, 387, 17, 
    71, 125, 167, 209, 251, 288, 325, 362, 399, 29, 83, 41, 95, 137, 
    179, 221, 263, 300, 337, 374, 411, 0, 54, 108, 150, 192, 234, 276, 
    313, 350, 387, 17, 71, 125, 167, 209, 251, 288, 325, 362, 399, 29, 
    83, 41, 95, 137, 179, 221, 263, 300, 337, 374, 411, 0, 54, 108, 
    150, 192, 234, 276, 313, 350, 387, 17, 71, 125, 167, 209, 251, 288, 
    325, 362, 399, 29, 83, 41, 95, 137, 179, 221, 263, 300, 337, 374, 
    411, 0, 54, 108, 150, 192, 234, 276, 313, 350, 387, 17, 71, 125, 
    167, 209, 251, 288, 325, 362, 399, 29, 83, 51, 105, 147, 189, 231, 
    273, 310, 347, 384, 421, 13, 67, 121, 163, 205, 247, 284, 321, 358, 
    395, 25, 79, 133, 175, 217, 259, 296, 333, 370, 407, 37, 91, 51, 
    51, 105, 147, 189, 231, 273, 310, 347, 384, 421, 13, 67, 121, 163, 
    205, 247, 284, 321, 358, 395, 25, 79, 133, 175, 217, 259, 296, 333, 
    370, 407, 37, 91, 48, 48, 48, 144, 228, 228, 307, 381, 381, 381, 
    9, 117, 117, 201, 280, 280, 280, 354, 21, 21, 129, 213, 213, 213, 
    292, 366, 366, 33, 147, 231, 310, 384, 13, 121, 205, 284, 358, 25, 
    133, 217, 296, 370, 37, 102, 144, 186, 228, 270, 307, 344, 381, 418, 
    9, 63, 117, 159, 201, 243, 280, 317, 354, 391, 21, 75, 129, 171, 
    213, 255, 292, 329, 366, 403, 33, 48, 144, 228, 307, 381, 9, 117, 
    201, 280, 354, 21, 129, 213, 292, 366, 48, 228, 381, 117, 280, 21, 
    213, 48, 102, 144, 186, 228, 270, 307, 344, 381, 418, 9, 63, 117, 
    159, 201, 243, 280, 317, 354, 391, 21, 75, 129, 171, 213, 255, 292, 
    329, 366, 403, 48, 144, 228, 307, 381, 9, 117, 201, 280, 354, 21, 
    129, 213, 292, 48, 102, 144, 186, 228, 270, 307, 344, 381, 418, 9, 
    63, 117, 159, 201, 243, 280, 317, 354, 391, 21, 75, 129, 171, 213, 
    255, 292, 329, 366, 48, 144, 228, 307, 381, 9, 117, 201, 280, 354, 
    21, 129, 213, 48, 102, 144, 186, 228, 270, 307, 344, 381, 418, 9, 
    63, 117, 159, 201, 243, 280, 317, 354, 391, 21, 75, 129, 171, 213, 
    255, 292, 329, 48, 102, 144, 186, 228, 270, 307, 344, 381, 418, 9, 
    63, 117, 159, 201, 243, 280, 317, 354, 391, 21, 75, 129, 171, 213, 
    255, 292, 48, 102, 144, 186, 228, 270, 307, 344, 381, 418, 9, 63, 
    117, 159, 201, 243, 280, 317, 354, 391, 21, 75, 129, 171, 213, 255, 
    48, 102, 144, 186, 228, 270, 307, 344, 381, 418, 9, 63, 117, 159, 
    201, 243, 280, 317, 354, 391, 21, 75, 129, 171, 213, 48, 
  };

  switch(AltIdx) {
  default: llvm_unreachable("Invalid register alt name index!");
  case RISCV::ABIRegAltName:
    if (!*(AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1]))
      return getRegisterName(RegNo, RISCV::NoRegAltName);
    return AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1];
  case RISCV::NoRegAltName:
    assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) &&
           "Invalid alt name index for register!");
    return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1];
  }
}

#ifdef PRINT_ALIAS_INSTR
#undef PRINT_ALIAS_INSTR

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex);
bool RISCVInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) {
  static const PatternsForOpcode OpToPatterns[] = {
    {RISCV::ADD, 0, 4 },
    {RISCV::ADDI, 4, 4 },
    {RISCV::ADDIW, 8, 1 },
    {RISCV::ADD_UW, 9, 1 },
    {RISCV::ANDI, 10, 1 },
    {RISCV::AUIPC, 11, 1 },
    {RISCV::BEQ, 12, 1 },
    {RISCV::BGE, 13, 2 },
    {RISCV::BLT, 15, 2 },
    {RISCV::BNE, 17, 1 },
    {RISCV::CSRRC, 18, 1 },
    {RISCV::CSRRCI, 19, 1 },
    {RISCV::CSRRS, 20, 11 },
    {RISCV::CSRRSI, 31, 1 },
    {RISCV::CSRRW, 32, 7 },
    {RISCV::CSRRWI, 39, 5 },
    {RISCV::CV_MULHHSN, 44, 1 },
    {RISCV::CV_MULHHUN, 45, 1 },
    {RISCV::CV_MULSN, 46, 1 },
    {RISCV::CV_MULUN, 47, 1 },
    {RISCV::C_ADD, 48, 4 },
    {RISCV::C_SLLI, 52, 2 },
    {RISCV::FENCE, 54, 2 },
    {RISCV::FSGNJN_D, 56, 1 },
    {RISCV::FSGNJN_D_IN32X, 57, 1 },
    {RISCV::FSGNJN_D_INX, 58, 1 },
    {RISCV::FSGNJN_H, 59, 1 },
    {RISCV::FSGNJN_H_INX, 60, 1 },
    {RISCV::FSGNJN_Q, 61, 1 },
    {RISCV::FSGNJN_S, 62, 1 },
    {RISCV::FSGNJN_S_INX, 63, 1 },
    {RISCV::FSGNJX_D, 64, 1 },
    {RISCV::FSGNJX_D_IN32X, 65, 1 },
    {RISCV::FSGNJX_D_INX, 66, 1 },
    {RISCV::FSGNJX_H, 67, 1 },
    {RISCV::FSGNJX_H_INX, 68, 1 },
    {RISCV::FSGNJX_Q, 69, 1 },
    {RISCV::FSGNJX_S, 70, 1 },
    {RISCV::FSGNJX_S_INX, 71, 1 },
    {RISCV::FSGNJ_D, 72, 1 },
    {RISCV::FSGNJ_D_IN32X, 73, 1 },
    {RISCV::FSGNJ_D_INX, 74, 1 },
    {RISCV::FSGNJ_H, 75, 1 },
    {RISCV::FSGNJ_H_INX, 76, 1 },
    {RISCV::FSGNJ_Q, 77, 1 },
    {RISCV::FSGNJ_S, 78, 1 },
    {RISCV::FSGNJ_S_INX, 79, 1 },
    {RISCV::HFENCE_GVMA, 80, 2 },
    {RISCV::HFENCE_VVMA, 82, 2 },
    {RISCV::JAL, 84, 2 },
    {RISCV::JALR, 86, 6 },
    {RISCV::PACK, 92, 1 },
    {RISCV::PACKW, 93, 1 },
    {RISCV::SFENCE_VMA, 94, 2 },
    {RISCV::SF_CDISCARD_D_L1, 96, 1 },
    {RISCV::SF_CFLUSH_D_L1, 97, 1 },
    {RISCV::SLT, 98, 2 },
    {RISCV::SLTI, 100, 8 },
    {RISCV::SLTIU, 108, 1 },
    {RISCV::SLTU, 109, 1 },
    {RISCV::SUB, 110, 1 },
    {RISCV::SUBW, 111, 1 },
    {RISCV::VFSGNJN_VV, 112, 2 },
    {RISCV::VFSGNJX_VV, 114, 2 },
    {RISCV::VL1RE8_V, 116, 1 },
    {RISCV::VL2RE8_V, 117, 1 },
    {RISCV::VL4RE8_V, 118, 1 },
    {RISCV::VL8RE8_V, 119, 1 },
    {RISCV::VMAND_MM, 120, 1 },
    {RISCV::VMNAND_MM, 121, 1 },
    {RISCV::VMXNOR_MM, 122, 1 },
    {RISCV::VMXOR_MM, 123, 1 },
    {RISCV::VNSRL_WX, 124, 2 },
    {RISCV::VRSUB_VX, 126, 2 },
    {RISCV::VSETVLI, 128, 1 },
    {RISCV::VWADDU_VX, 129, 2 },
    {RISCV::VWADD_VX, 131, 2 },
    {RISCV::VXOR_VI, 133, 2 },
    {RISCV::XORI, 135, 1 },
  };

  static const AliasPattern Patterns[] = {
    // RISCV::ADD - 0
    {0, 0, 3, 4 },
    {7, 4, 3, 4 },
    {16, 8, 3, 4 },
    {23, 12, 3, 4 },
    // RISCV::ADDI - 4
    {31, 16, 3, 3 },
    {35, 19, 3, 5 },
    {50, 24, 3, 3 },
    {60, 27, 3, 3 },
    // RISCV::ADDIW - 8
    {70, 30, 3, 4 },
    // RISCV::ADD_UW - 9
    {84, 34, 3, 5 },
    // RISCV::ANDI - 10
    {98, 39, 3, 3 },
    // RISCV::AUIPC - 11
    {112, 42, 2, 3 },
    // RISCV::BEQ - 12
    {120, 45, 3, 3 },
    // RISCV::BGE - 13
    {134, 48, 3, 3 },
    {148, 51, 3, 3 },
    // RISCV::BLT - 15
    {162, 54, 3, 3 },
    {176, 57, 3, 3 },
    // RISCV::BNE - 17
    {190, 60, 3, 3 },
    // RISCV::CSRRC - 18
    {204, 63, 3, 3 },
    // RISCV::CSRRCI - 19
    {218, 66, 3, 3 },
    // RISCV::CSRRS - 20
    {233, 69, 3, 3 },
    {246, 72, 3, 3 },
    {257, 75, 3, 3 },
    {267, 78, 3, 4 },
    {281, 82, 3, 4 },
    {293, 86, 3, 4 },
    {304, 90, 3, 6 },
    {313, 96, 3, 6 },
    {321, 102, 3, 6 },
    {332, 108, 3, 3 },
    {346, 111, 3, 3 },
    // RISCV::CSRRSI - 31
    {360, 114, 3, 3 },
    // RISCV::CSRRW - 32
    {375, 117, 3, 6 },
    {384, 123, 3, 6 },
    {392, 129, 3, 6 },
    {403, 135, 3, 3 },
    {417, 138, 3, 6 },
    {430, 144, 3, 6 },
    {442, 150, 3, 6 },
    // RISCV::CSRRWI - 39
    {457, 156, 3, 6 },
    {466, 162, 3, 6 },
    {478, 168, 3, 3 },
    {493, 171, 3, 6 },
    {506, 177, 3, 6 },
    // RISCV::CV_MULHHSN - 44
    {522, 183, 4, 6 },
    // RISCV::CV_MULHHUN - 45
    {543, 189, 4, 6 },
    // RISCV::CV_MULSN - 46
    {564, 195, 4, 6 },
    // RISCV::CV_MULUN - 47
    {583, 201, 4, 6 },
    // RISCV::C_ADD - 48
    {602, 207, 3, 5 },
    {611, 212, 3, 5 },
    {622, 217, 3, 5 },
    {631, 222, 3, 5 },
    // RISCV::C_SLLI - 52
    {641, 227, 3, 5 },
    {653, 232, 3, 5 },
    // RISCV::FENCE - 54
    {667, 237, 2, 2 },
    {673, 239, 2, 3 },
    // RISCV::FSGNJN_D - 56
    {679, 242, 3, 4 },
    // RISCV::FSGNJN_D_IN32X - 57
    {679, 246, 3, 5 },
    // RISCV::FSGNJN_D_INX - 58
    {679, 251, 3, 5 },
    // RISCV::FSGNJN_H - 59
    {693, 256, 3, 4 },
    // RISCV::FSGNJN_H_INX - 60
    {693, 260, 3, 4 },
    // RISCV::FSGNJN_Q - 61
    {707, 264, 3, 4 },
    // RISCV::FSGNJN_S - 62
    {721, 268, 3, 4 },
    // RISCV::FSGNJN_S_INX - 63
    {721, 272, 3, 4 },
    // RISCV::FSGNJX_D - 64
    {735, 276, 3, 4 },
    // RISCV::FSGNJX_D_IN32X - 65
    {735, 280, 3, 5 },
    // RISCV::FSGNJX_D_INX - 66
    {735, 285, 3, 5 },
    // RISCV::FSGNJX_H - 67
    {749, 290, 3, 4 },
    // RISCV::FSGNJX_H_INX - 68
    {749, 294, 3, 4 },
    // RISCV::FSGNJX_Q - 69
    {763, 298, 3, 4 },
    // RISCV::FSGNJX_S - 70
    {777, 302, 3, 4 },
    // RISCV::FSGNJX_S_INX - 71
    {777, 306, 3, 4 },
    // RISCV::FSGNJ_D - 72
    {791, 310, 3, 4 },
    // RISCV::FSGNJ_D_IN32X - 73
    {791, 314, 3, 5 },
    // RISCV::FSGNJ_D_INX - 74
    {791, 319, 3, 5 },
    // RISCV::FSGNJ_H - 75
    {804, 324, 3, 4 },
    // RISCV::FSGNJ_H_INX - 76
    {804, 328, 3, 4 },
    // RISCV::FSGNJ_Q - 77
    {817, 332, 3, 4 },
    // RISCV::FSGNJ_S - 78
    {830, 336, 3, 4 },
    // RISCV::FSGNJ_S_INX - 79
    {830, 340, 3, 4 },
    // RISCV::HFENCE_GVMA - 80
    {843, 344, 2, 2 },
    {855, 346, 2, 2 },
    // RISCV::HFENCE_VVMA - 82
    {870, 348, 2, 2 },
    {882, 350, 2, 2 },
    // RISCV::JAL - 84
    {897, 352, 2, 2 },
    {904, 354, 2, 2 },
    // RISCV::JALR - 86
    {913, 356, 3, 3 },
    {917, 359, 3, 3 },
    {923, 362, 3, 3 },
    {931, 365, 3, 3 },
    {943, 368, 3, 3 },
    {953, 371, 3, 3 },
    // RISCV::PACK - 92
    {965, 374, 3, 8 },
    // RISCV::PACKW - 93
    {965, 382, 3, 6 },
    // RISCV::SFENCE_VMA - 94
    {979, 388, 2, 2 },
    {990, 390, 2, 2 },
    // RISCV::SF_CDISCARD_D_L1 - 96
    {1004, 392, 1, 2 },
    // RISCV::SF_CFLUSH_D_L1 - 97
    {1021, 394, 1, 2 },
    // RISCV::SLT - 98
    {1036, 396, 3, 3 },
    {1048, 399, 3, 3 },
    // RISCV::SLTI - 100
    {1060, 402, 3, 5 },
    {1076, 407, 3, 5 },
    {1089, 412, 3, 5 },
    {1099, 417, 3, 5 },
    {1111, 422, 3, 5 },
    {1123, 427, 3, 5 },
    {1135, 432, 3, 5 },
    {1147, 437, 3, 5 },
    // RISCV::SLTIU - 108
    {1162, 442, 3, 3 },
    // RISCV::SLTU - 109
    {1174, 445, 3, 3 },
    // RISCV::SUB - 110
    {1186, 448, 3, 3 },
    // RISCV::SUBW - 111
    {1197, 451, 3, 4 },
    // RISCV::VFSGNJN_VV - 112
    {1209, 455, 4, 6 },
    {1228, 461, 4, 6 },
    // RISCV::VFSGNJX_VV - 114
    {1243, 467, 4, 6 },
    {1262, 473, 4, 6 },
    // RISCV::VL1RE8_V - 116
    {1277, 479, 2, 4 },
    // RISCV::VL2RE8_V - 117
    {1293, 483, 2, 4 },
    // RISCV::VL4RE8_V - 118
    {1309, 487, 2, 4 },
    // RISCV::VL8RE8_V - 119
    {1325, 491, 2, 4 },
    // RISCV::VMAND_MM - 120
    {1341, 495, 3, 5 },
    // RISCV::VMNAND_MM - 121
    {1355, 500, 3, 5 },
    // RISCV::VMXNOR_MM - 122
    {1370, 505, 3, 5 },
    // RISCV::VMXOR_MM - 123
    {1381, 510, 3, 5 },
    // RISCV::VNSRL_WX - 124
    {1392, 515, 4, 6 },
    {1415, 521, 4, 6 },
    // RISCV::VRSUB_VX - 126
    {1434, 527, 4, 6 },
    {1452, 533, 4, 6 },
    // RISCV::VSETVLI - 128
    {1466, 539, 3, 4 },
    // RISCV::VWADDU_VX - 129
    {1490, 543, 4, 6 },
    {1514, 549, 4, 6 },
    // RISCV::VWADD_VX - 131
    {1534, 555, 4, 6 },
    {1557, 561, 4, 6 },
    // RISCV::VXOR_VI - 133
    {1576, 567, 4, 6 },
    {1594, 573, 4, 6 },
    // RISCV::XORI - 135
    {1608, 579, 3, 3 },
  };

  static const AliasPatternCond Conds[] = {
    // (ADD X0, X0, X2) - 0
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X2},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADD X0, X0, X3) - 4
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X3},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADD X0, X0, X4) - 8
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X4},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADD X0, X0, X5) - 12
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X5},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (ADDI X0, X0, 0) - 16
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDI GPR:$rd, X0, hack_bare_symbol_qc_e_li:$sym) - 19
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXqcili},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (ADDI GPR:$rd, X0, simm12_lo:$imm) - 24
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 2},
    // (ADDI GPR:$rd, GPR:$rs, 0) - 27
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (ADDIW GPR:$rd, GPR:$rs, 0) - 30
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (ADD_UW GPR:$rd, GPR:$rs, X0) - 34
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZba},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (ANDI GPR:$rd, GPR:$rs, 255) - 39
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(255)},
    // (AUIPC X0, uimm20:$imm20) - 42
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 3},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZicfilp},
    // (BEQ GPR:$rs, X0, bare_simm13_lsb0:$offset) - 45
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 4},
    // (BGE X0, GPR:$rs, bare_simm13_lsb0:$offset) - 48
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 4},
    // (BGE GPR:$rs, X0, bare_simm13_lsb0:$offset) - 51
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 4},
    // (BLT GPR:$rs, X0, bare_simm13_lsb0:$offset) - 54
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 4},
    // (BLT X0, GPR:$rs, bare_simm13_lsb0:$offset) - 57
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 4},
    // (BNE GPR:$rs, X0, bare_simm13_lsb0:$offset) - 60
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 4},
    // (CSRRC X0, csr_sysreg:$csr, GPR:$rs) - 63
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRCI X0, csr_sysreg:$csr, uimm5:$imm) - 66
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Custom, 5},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 69
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3074)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }, X0) - 72
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3072)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 75
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3073)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0 }, X0) - 78
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3202)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0 }, X0) - 82
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3200)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 1 }, X0) - 86
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3201)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, X0) - 90
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 96
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 102
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRS GPR:$rd, csr_sysreg:$csr, X0) - 108
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (CSRRS X0, csr_sysreg:$csr, GPR:$rs) - 111
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRSI X0, csr_sysreg:$csr, uimm5:$imm) - 114
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Custom, 5},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 117
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 123
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 129
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRW X0, csr_sysreg:$csr, GPR:$rs) - 135
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 138
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(3)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 144
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 150
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 156
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Custom, 5},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 162
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Custom, 5},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRWI X0, csr_sysreg:$csr, uimm5:$imm) - 168
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Custom, 5},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 171
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(2)},
    {AliasPatternCond::K_Custom, 5},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 177
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Custom, 5},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtF},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfinx},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (CV_MULHHSN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 183
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXCVmac},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CV_MULHHUN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 189
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXCVmac},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CV_MULSN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 195
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXCVmac},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (CV_MULUN GPR:$rd1, GPR:$rs1, GPR:$rs2, 0) - 201
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXCVmac},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (C_ADD X0, X2) - 207
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X2},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (C_ADD X0, X3) - 212
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X3},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (C_ADD X0, X4) - 217
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X4},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (C_ADD X0, X5) - 222
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Reg, RISCV::X5},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl},
    // (C_SLLI X0, 0) - 227
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXqcisim},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (C_SLLI X0, uimm5nonzero:$imm) - 232
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Ignore, 0},
    {AliasPatternCond::K_Custom, 6},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXqcisync},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FENCE 15, 15) - 237
    {AliasPatternCond::K_Imm, uint32_t(15)},
    {AliasPatternCond::K_Imm, uint32_t(15)},
    // (FENCE 1, 0) - 239
    {AliasPatternCond::K_Imm, uint32_t(1)},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintpause},
    // (FSGNJN_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 242
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJN_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 246
    {AliasPatternCond::K_RegClass, RISCV::GPRPairRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPairRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FSGNJN_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 251
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FSGNJN_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 256
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJN_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 260
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJN_Q FPR128:$rd, FPR128:$rs, FPR128:$rs) - 264
    {AliasPatternCond::K_RegClass, RISCV::FPR128RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR128RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtQ},
    // (FSGNJN_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 268
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJN_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 272
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FSGNJX_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 276
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJX_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 280
    {AliasPatternCond::K_RegClass, RISCV::GPRPairRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPairRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FSGNJX_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 285
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FSGNJX_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 290
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJX_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 294
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJX_Q FPR128:$rd, FPR128:$rs, FPR128:$rs) - 298
    {AliasPatternCond::K_RegClass, RISCV::FPR128RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR128RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtQ},
    // (FSGNJX_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 302
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJX_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 306
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (FSGNJ_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 310
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD},
    // (FSGNJ_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 314
    {AliasPatternCond::K_RegClass, RISCV::GPRPairRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRPairRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (FSGNJ_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 319
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (FSGNJ_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 324
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh},
    // (FSGNJ_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 328
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx},
    // (FSGNJ_Q FPR128:$rd, FPR128:$rs, FPR128:$rs) - 332
    {AliasPatternCond::K_RegClass, RISCV::FPR128RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR128RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtQ},
    // (FSGNJ_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 336
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF},
    // (FSGNJ_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 340
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx},
    // (HFENCE_GVMA X0, X0) - 344
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (HFENCE_GVMA GPR:$rs, X0) - 346
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (HFENCE_VVMA X0, X0) - 348
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (HFENCE_VVMA GPR:$rs, X0) - 350
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (JAL X0, simm21_lsb0_jal:$offset) - 352
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 7},
    // (JAL X1, simm21_lsb0_jal:$offset) - 354
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Custom, 7},
    // (JALR X0, X1, 0) - 356
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, 0) - 359
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X1, GPR:$rs, 0) - 362
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR GPR:$rd, GPR:$rs, 0) - 365
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(0)},
    // (JALR X0, GPR:$rs, simm12_lo:$offset) - 368
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 2},
    // (JALR X1, GPR:$rs, simm12_lo:$offset) - 371
    {AliasPatternCond::K_Reg, RISCV::X1},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 2},
    // (PACK GPR:$rd, GPR:$rs, X0) - 374
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZbkb},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtP},
    {AliasPatternCond::K_EndOrFeatures, 0},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureStdExtZbb},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (PACKW GPR:$rd, GPR:$rs, X0) - 382
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZbkb},
    {AliasPatternCond::K_NegFeature, RISCV::FeatureStdExtZbb},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (SFENCE_VMA X0, X0) - 388
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SFENCE_VMA GPR:$rs, X0) - 390
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SF_CDISCARD_D_L1 X0) - 392
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXSiFivecdiscarddlone},
    // (SF_CFLUSH_D_L1 X0) - 394
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXSiFivecflushdlone},
    // (SLT GPR:$rd, GPR:$rs, X0) - 396
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    // (SLT GPR:$rd, X0, GPR:$rs) - 399
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SLTI X0, X0, uimm10:$imm) - 402
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Custom, 8},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXqcisim},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SLTI X0, X0, 1536) - 407
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1536)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXqcisim},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SLTI X0, X0, 1792) - 412
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Imm, uint32_t(1792)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXqcisim},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SLTI X0, GPR:$rs1, -2048) - 417
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-2048)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXqcisim},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SLTI X0, GPR:$rs1, -1792) - 422
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1792)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXqcisim},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SLTI X0, GPR:$rs1, -1536) - 427
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1536)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXqcisim},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SLTI X0, GPR:$rs1, -1280) - 432
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1280)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXqcisim},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SLTI X0, GPR:$rs1, -1024) - 437
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1024)},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXqcisim},
    {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit},
    // (SLTIU GPR:$rd, GPR:$rs, 1) - 442
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(1)},
    // (SLTU GPR:$rd, X0, GPR:$rs) - 445
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUB GPR:$rd, X0, GPR:$rs) - 448
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    // (SUBW GPR:$rd, X0, GPR:$rs) - 451
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Feature, RISCV::Feature64Bit},
    // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 455
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 461
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 467
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 473
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL1RE8_V VR:$vd, GPRMemZeroOffset:$rs1) - 479
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL2RE8_V VRM2:$vd, GPRMemZeroOffset:$rs1) - 483
    {AliasPatternCond::K_RegClass, RISCV::VRM2RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL4RE8_V VRM4:$vd, GPRMemZeroOffset:$rs1) - 487
    {AliasPatternCond::K_RegClass, RISCV::VRM4RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VL8RE8_V VRM8:$vd, GPRMemZeroOffset:$rs1) - 491
    {AliasPatternCond::K_RegClass, RISCV::VRM8RegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMAND_MM VR:$vd, VR:$vs, VR:$vs) - 495
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMNAND_MM VR:$vd, VR:$vs, VR:$vs) - 500
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 1},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMXNOR_MM VR:$vd, VR:$vd, VR:$vd) - 505
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VMXOR_MM VR:$vd, VR:$vd, VR:$vd) - 510
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_TiedReg, 0},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VNSRL_WX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 515
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VNSRL_WX VR:$vd, VR:$vs, X0, zero_reg) - 521
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VRSUB_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 527
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VRSUB_VX VR:$vd, VR:$vs, X0, zero_reg) - 533
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VSETVLI GPR:$rd, GPR:$rs1, XSfmmVTypeOp:$vtypei) - 539
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Custom, 9},
    {AliasPatternCond::K_Feature, RISCV::FeatureVendorXSfmmbase},
    // (VWADDU_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 543
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADDU_VX VR:$vd, VR:$vs, X0, zero_reg) - 549
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADD_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 555
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VWADD_VX VR:$vd, VR:$vs, X0, zero_reg) - 561
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Reg, RISCV::X0},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VXOR_VI VR:$vd, VR:$vs, -1, VMaskOp:$vm) - 567
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
    {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (VXOR_VI VR:$vd, VR:$vs, -1, zero_reg) - 573
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::VRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
    {AliasPatternCond::K_Reg, RISCV::NoRegister},
    {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x},
    {AliasPatternCond::K_EndOrFeatures, 0},
    // (XORI GPR:$rd, GPR:$rs, -1) - 579
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID},
    {AliasPatternCond::K_Imm, uint32_t(-1)},
  };

  static const char AsmStrings[] =
    /* 0 */ "ntl.p1\0"
    /* 7 */ "ntl.pall\0"
    /* 16 */ "ntl.s1\0"
    /* 23 */ "ntl.all\0"
    /* 31 */ "nop\0"
    /* 35 */ "qc.e.li $\x01, $\x03\0"
    /* 50 */ "li $\x01, $\x03\0"
    /* 60 */ "mv $\x01, $\x02\0"
    /* 70 */ "sext.w $\x01, $\x02\0"
    /* 84 */ "zext.w $\x01, $\x02\0"
    /* 98 */ "zext.b $\x01, $\x02\0"
    /* 112 */ "lpad $\x02\0"
    /* 120 */ "beqz $\x01, $\xFF\x03\x01\0"
    /* 134 */ "blez $\x02, $\xFF\x03\x01\0"
    /* 148 */ "bgez $\x01, $\xFF\x03\x01\0"
    /* 162 */ "bltz $\x01, $\xFF\x03\x01\0"
    /* 176 */ "bgtz $\x02, $\xFF\x03\x01\0"
    /* 190 */ "bnez $\x01, $\xFF\x03\x01\0"
    /* 204 */ "csrc $\xFF\x02\x02, $\x03\0"
    /* 218 */ "csrci $\xFF\x02\x02, $\x03\0"
    /* 233 */ "rdinstret $\x01\0"
    /* 246 */ "rdcycle $\x01\0"
    /* 257 */ "rdtime $\x01\0"
    /* 267 */ "rdinstreth $\x01\0"
    /* 281 */ "rdcycleh $\x01\0"
    /* 293 */ "rdtimeh $\x01\0"
    /* 304 */ "frcsr $\x01\0"
    /* 313 */ "frrm $\x01\0"
    /* 321 */ "frflags $\x01\0"
    /* 332 */ "csrr $\x01, $\xFF\x02\x02\0"
    /* 346 */ "csrs $\xFF\x02\x02, $\x03\0"
    /* 360 */ "csrsi $\xFF\x02\x02, $\x03\0"
    /* 375 */ "fscsr $\x03\0"
    /* 384 */ "fsrm $\x03\0"
    /* 392 */ "fsflags $\x03\0"
    /* 403 */ "csrw $\xFF\x02\x02, $\x03\0"
    /* 417 */ "fscsr $\x01, $\x03\0"
    /* 430 */ "fsrm $\x01, $\x03\0"
    /* 442 */ "fsflags $\x01, $\x03\0"
    /* 457 */ "fsrmi $\x03\0"
    /* 466 */ "fsflagsi $\x03\0"
    /* 478 */ "csrwi $\xFF\x02\x02, $\x03\0"
    /* 493 */ "fsrmi $\x01, $\x03\0"
    /* 506 */ "fsflagsi $\x01, $\x03\0"
    /* 522 */ "cv.mulhhs $\x01, $\x02, $\x03\0"
    /* 543 */ "cv.mulhhu $\x01, $\x02, $\x03\0"
    /* 564 */ "cv.muls $\x01, $\x02, $\x03\0"
    /* 583 */ "cv.mulu $\x01, $\x02, $\x03\0"
    /* 602 */ "c.ntl.p1\0"
    /* 611 */ "c.ntl.pall\0"
    /* 622 */ "c.ntl.s1\0"
    /* 631 */ "c.ntl.all\0"
    /* 641 */ "qc.c.ptrace\0"
    /* 653 */ "qc.c.delay $\x03\0"
    /* 667 */ "fence\0"
    /* 673 */ "pause\0"
    /* 679 */ "fneg.d $\x01, $\x02\0"
    /* 693 */ "fneg.h $\x01, $\x02\0"
    /* 707 */ "fneg.q $\x01, $\x02\0"
    /* 721 */ "fneg.s $\x01, $\x02\0"
    /* 735 */ "fabs.d $\x01, $\x02\0"
    /* 749 */ "fabs.h $\x01, $\x02\0"
    /* 763 */ "fabs.q $\x01, $\x02\0"
    /* 777 */ "fabs.s $\x01, $\x02\0"
    /* 791 */ "fmv.d $\x01, $\x02\0"
    /* 804 */ "fmv.h $\x01, $\x02\0"
    /* 817 */ "fmv.q $\x01, $\x02\0"
    /* 830 */ "fmv.s $\x01, $\x02\0"
    /* 843 */ "hfence.gvma\0"
    /* 855 */ "hfence.gvma $\x01\0"
    /* 870 */ "hfence.vvma\0"
    /* 882 */ "hfence.vvma $\x01\0"
    /* 897 */ "j $\xFF\x02\x01\0"
    /* 904 */ "jal $\xFF\x02\x01\0"
    /* 913 */ "ret\0"
    /* 917 */ "jr $\x02\0"
    /* 923 */ "jalr $\x02\0"
    /* 931 */ "jalr $\x01, $\x02\0"
    /* 943 */ "jr $\x03($\x02)\0"
    /* 953 */ "jalr $\x03($\x02)\0"
    /* 965 */ "zext.h $\x01, $\x02\0"
    /* 979 */ "sfence.vma\0"
    /* 990 */ "sfence.vma $\x01\0"
    /* 1004 */ "sf.cdiscard.d.l1\0"
    /* 1021 */ "sf.cflush.d.l1\0"
    /* 1036 */ "sltz $\x01, $\x02\0"
    /* 1048 */ "sgtz $\x01, $\x03\0"
    /* 1060 */ "qc.psyscalli $\x03\0"
    /* 1076 */ "qc.pcoredump\0"
    /* 1089 */ "qc.ppregs\0"
    /* 1099 */ "qc.ppreg $\x02\0"
    /* 1111 */ "qc.pputc $\x02\0"
    /* 1123 */ "qc.pputs $\x02\0"
    /* 1135 */ "qc.pexit $\x02\0"
    /* 1147 */ "qc.psyscall $\x02\0"
    /* 1162 */ "seqz $\x01, $\x02\0"
    /* 1174 */ "snez $\x01, $\x03\0"
    /* 1186 */ "neg $\x01, $\x03\0"
    /* 1197 */ "negw $\x01, $\x03\0"
    /* 1209 */ "vfneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1228 */ "vfneg.v $\x01, $\x02\0"
    /* 1243 */ "vfabs.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1262 */ "vfabs.v $\x01, $\x02\0"
    /* 1277 */ "vl1r.v $\x01, $\xFF\x02\x04\0"
    /* 1293 */ "vl2r.v $\x01, $\xFF\x02\x04\0"
    /* 1309 */ "vl4r.v $\x01, $\xFF\x02\x04\0"
    /* 1325 */ "vl8r.v $\x01, $\xFF\x02\x04\0"
    /* 1341 */ "vmmv.m $\x01, $\x02\0"
    /* 1355 */ "vmnot.m $\x01, $\x02\0"
    /* 1370 */ "vmset.m $\x01\0"
    /* 1381 */ "vmclr.m $\x01\0"
    /* 1392 */ "vncvt.x.x.w $\x01, $\x02$\xFF\x04\x03\0"
    /* 1415 */ "vncvt.x.x.w $\x01, $\x02\0"
    /* 1434 */ "vneg.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1452 */ "vneg.v $\x01, $\x02\0"
    /* 1466 */ "sf.vsettnt $\x01, $\x02, $\xFF\x03\x05\0"
    /* 1490 */ "vwcvtu.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1514 */ "vwcvtu.x.x.v $\x01, $\x02\0"
    /* 1534 */ "vwcvt.x.x.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1557 */ "vwcvt.x.x.v $\x01, $\x02\0"
    /* 1576 */ "vnot.v $\x01, $\x02$\xFF\x04\x03\0"
    /* 1594 */ "vnot.v $\x01, $\x02\0"
    /* 1608 */ "not $\x01, $\x02\0"
  ;

#ifndef NDEBUG
  static struct SortCheck {
    SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) {
      assert(std::is_sorted(
                 OpToPatterns.begin(), OpToPatterns.end(),
                 [](const PatternsForOpcode &L, const PatternsForOpcode &R) {
                   return L.Opcode < R.Opcode;
                 }) &&
             "tablegen failed to sort opcode patterns");
    }
  } sortCheckVar(OpToPatterns);
#endif

  AliasMatchingData M {
    ArrayRef(OpToPatterns),
    ArrayRef(Patterns),
    ArrayRef(Conds),
    StringRef(AsmStrings, std::size(AsmStrings)),
    &RISCVInstPrinterValidateMCOperand,
  };
  const char *AsmString = matchAliasPatterns(MI, &STI, M);
  if (!AsmString) return false;

  unsigned I = 0;
  while (AsmString[I] != ' ' && AsmString[I] != '\t' &&
         AsmString[I] != '$' && AsmString[I] != '\0')
    ++I;
  OS << '\t' << StringRef(AsmString, I);
  if (AsmString[I] != '\0') {
    if (AsmString[I] == ' ' || AsmString[I] == '\t') {
      OS << '\t';
      ++I;
    }
    do {
      if (AsmString[I] == '$') {
        ++I;
        if (AsmString[I] == (char)0xff) {
          ++I;
          int OpIdx = AsmString[I++] - 1;
          int PrintMethodIdx = AsmString[I++] - 1;
          printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, OS);
        } else
          printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS);
      } else {
        OS << AsmString[I++];
      }
    } while (AsmString[I] != '\0');
  }

  return true;
}

void RISCVInstPrinter::printCustomAliasOperand(
         const MCInst *MI, uint64_t Address, unsigned OpIdx,
         unsigned PrintMethodIdx,
         const MCSubtargetInfo &STI,
         raw_ostream &OS) {
  switch (PrintMethodIdx) {
  default:
    llvm_unreachable("Unknown PrintMethod kind");
    break;
  case 0:
    printBranchOperand(MI, Address, OpIdx, STI, OS);
    break;
  case 1:
    printCSRSystemRegister(MI, OpIdx, STI, OS);
    break;
  case 2:
    printVMaskReg(MI, OpIdx, STI, OS);
    break;
  case 3:
    printZeroOffsetMemOp(MI, OpIdx, STI, OS);
    break;
  case 4:
    printXSfmmVType(MI, OpIdx, STI, OS);
    break;
  }
}

static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp,
                  const MCSubtargetInfo &STI,
                  unsigned PredicateIndex) {
  switch (PredicateIndex) {
  default:
    llvm_unreachable("Unknown MCOperandPredicate kind");
    break;
  case 1: {

    return MCOp.isExpr() && MCOp.isBareSymbolRef();
  
    }
  case 2: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isInt<12>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 3: {

    int64_t Imm;
    if (!MCOp.evaluateAsConstantImm(Imm))
      return false;
    return isUInt<20>(Imm);
  
    }
  case 4: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<12, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 5: {

    int64_t Imm;
    if (!MCOp.evaluateAsConstantImm(Imm))
      return false;
    return isUInt<5>(Imm);
  
    }
  case 6: {

    int64_t Imm;
    if (!MCOp.evaluateAsConstantImm(Imm))
      return false;
    return (Imm != 0) && isUInt<5>(Imm);;
  
    }
  case 7: {

    int64_t Imm;
    if (MCOp.evaluateAsConstantImm(Imm))
      return isShiftedInt<20, 1>(Imm);
    return MCOp.isBareSymbolRef();
  
    }
  case 8: {

    int64_t Imm;
    if (!MCOp.evaluateAsConstantImm(Imm))
      return false;
    return isUInt<10>(Imm);
  
    }
  case 9: {

    int64_t Imm;
    if (!MCOp.evaluateAsConstantImm(Imm))
      return false;
    if (!isUInt<32>(Imm))
      return false;
    return RISCVVType::isValidXSfmmVType(Imm);
  
    }
  }
}

#endif // PRINT_ALIAS_INSTR
